JP2010268105A - マイクロコンピュータ - Google Patents

Abstract

【課題】外部発振機能で発生したクロックの発振周波数の異常を確認することができるマイクロコンピュータを提供すること。
【解決手段】本発明の一態様に係るマイクロコンピュータは、発振回路１０１、サンプリング回路１０３、サンプリングクロック回路１０６、異常確認回路１０７を備える。発振回路１０１は、ＣＰＵのクロック周波数の第１クロックを固定振動子により発生させる。サンプリングクロック回路１０６は、第１クロックより低い周波数の第２クロックを出力する。サンプリング回路１０３は、第２クロックを用いて第１クロックの周期をカウントし、第１クロックの発振が安定したか否かを判定し、ＣＰＵクロック供給許可信号を出力する。異常確認回路１０７は、第２クロックの周期をカウントすることにより決定される所定の期間内において、第１クロックの発振異常が発生したか否かを判定する。
【選択図】図１

Description

本発明は、マイクロコンピュータに関し、特に外部発振機能を搭載したマイクロコンピュータに関する。

マイクロコンピュータは、ＣＰＵ及び周辺ハードウェアに供給されるクロックにより動作しており、クロックを供給するためにクロックを発生する回路を備えている。その中で外部発振機能は、マイクロコンピュータに接続された発振器を有し、外部からクロックを供給する。外部発振機能は、内部発振機能に比べノイズの影響を受けにくくなる。外部発振機能を用いる場合、発振器から確実に安定したクロックを供給することが重要である。

特許文献１には、確実に発振が安定したことを検出してから、ＣＰＵへクロックを供給することにより、発振不安定時のＣＰＵの暴走を防ぐ技術が記載されている。図６に、特許文献１に記載のクロック出力回路の構成を示す。

図６に示すように、特許文献１に記載のクロック出力回路は、発振回路２、サンプリングクロック回路３、サンプリング回路４、ＣＰＵクロック選択回路５、ＣＰＵ６、オートリセット回路７を備えている。

発振回路２は、ＣＰＵの動作用の任意の周波数の発振クロックａを生成する。サンプリングクロック回路３は、発振回路２のパルス幅をカウントするための発振クロックａの周期に比べて短い周期のサンプリングクロックｂを発生する。オートリセット回路７は、電源電圧の立ち上がりを検出してオートリセット信号ｅを出力する。

サンプリング回路４には、発振クロックａ、サンプリングクロックｂ及びオートリセット信号ｅが入力される。サンプリング回路４は、オートリセット信号ｅによって内部状態が初期化される。初期化完了後、サンプリング回路４は、サンプリングクロックｂにより発振クロックａの周期をカウント計測し、予め設定したカウント値に等価な計測結果を得ると、すなわち発振回路２の発振が安定すると、ＣＰＵクロック供給許可信号ｃを出力する。

ＣＰＵクロック選択回路５には、発振回路２から出力される発振クロックａとＣＰＵクロック供給許可信号ｃとが入力される。ＣＰＵクロック選択回路５は、ＣＰＵクロック供給許可信号ｃが有効な時に発振クロックａをＣＰＵクロックｄとして出力する。ＣＰＵ６は、ＣＰＵクロックｄを入力として、これを動作クロックとして利用する。

ここで、発振クロックａを発生する発振回路２は、発振精度は高いが発振成長に時間を要する水晶発振器などで構成する。また、サンプリングクロックｂを発生するサンプリングクロック回路３は、発振精度は劣るが発振成長が発振開始直後直ちに完了する特徴を持つＣＲ発振器などで構成する。

図７は、サンプリング回路４の構成を示すブロック図である。図７に示すように、サンプリング回路４は、カウンタ１３、一致回路１４、モジュロレジスタ１５、保持回路１６から構成される。

次に、図６のブロック図及び図８のタイミング波形図を参照して説明する。電源投入すると発振回路２及びサンプリングクロック回路３は、発振動作を開始する。この時、サンプリングクロック回路３において発生するサンプリングクロックｂは直ちに発振周期が安定する。

オートリセット回路７から出力するオートリセット信号ｅは、電源投入後、直ちにロウにセットされ、電源電圧の立ち上がりを検出してハイにリセットされる。オートリセット信号ｅがインアクティブハイにセットされると、図７のサンプリング回路４において、カウンタ１３により発振クロックａのハイレベル期間、サンプリングクロックｂのカウントが実行される。オートリセット信号ｅがロウレベルで、サンプリング回路４のカウント値がリセットされる。

カウンタ１３がサンプリングクロックｂをカウントしたカウント値と、モジュロレジスタ１５にあらかじめ設定したモジュロ値との一致を一致回路１４で判定し、一致信号ｇを出力する。特許文献１に記載の例では、発振安定状態の検出精度を上げるため、一致信号ｇが出力されると同時にＣＰＵクロック供給許可信号ｃを出力せずに、この一致信号ｇが２回発生した時点で発振が安定したと判断する構成となっている。

一致信号ｇの出力回数は、保持回路１６においてカウントされる。保持回路１６におけるカウント値が当該保持回路１６内にあらかじめ設定した値「２」に達したとき、保持回路１６はＣＰＵクロック供給許可信号ｃを出力する。

この特許文献１に記載の例では、水晶発振器などの外部発振機能で発生したクロックが、特性の変化や劣化などによりあらかじめ設定した所定値以外の発振周波数で発振してしまった場合、それを確認する機能がない。あらかじめ設定した所定値で発振しなかった場合、ＣＰＵへクロックが供給されず、デッドロック状態になってしまう恐れがあるという問題を有している。

特開平８−１７９８４９号公報

このように、特許文献１に記載の回路では、外部発振機能で発生したクロックの発振周波数の異常を確認することができないという問題がある。

本発明の一態様に係るマイクロコンピュータは、ＣＰＵのクロック周波数の第１クロックを固定振動子により発生させる発振回路と、前記第１クロックより低い周波数の第２クロックを出力するサンプリングクロック回路と、前記第２クロックを用いて前記第１クロックの周期をカウントし、前記第１クロックの発振が安定したか否かを判定し、ＣＰＵクロック供給許可信号を出力するサンプリング回路と、前記第２クロックの周期をカウントすることにより決定される所定の期間内において、前記第１クロックの発振異常が発生したか否かを判定する異常確認回路とを備えるものである。これにより、発振回路から発生する第１クロックが所定の周波数で発振していないことを確認することができる。

本発明によれば、外部発振機能で発生したクロックの発振周波数の異常を確認することができるマイクロコンピュータを提供することができる。

実施の形態１に係るマイクロコンピュータの構成を示す図である。 実施の形態１に係るマイクロコンピュータの一部の構成を説明するブロック図である。 実施の形態１に係るマイクロコンピュータの動作を説明するためのタイミングチャートである。 実施の形態１に係るマイクロコンピュータの動作を説明するためのタイミングチャートである。 実施の形態２に係るマイクロコンピュータの構成を示す図である。 特許文献１に記載のクロック出力回路の構成を示す図である。 特許文献１に記載のクロック出力回路の一部の構成を説明するブロック図である。 特許文献１に記載のクロック出力回路の動作を説明するためのタイミングチャートである。

実施の形態１．
本発明の実施の形態１に係るマイクロコンピュータについて、図１を参照して説明する。図１は、本実施の形態に係るマイクロコンピュータ１００の構成を示す図である。図１に示すように、本実施の形態に係るマイクロコンピュータ１００は、発振回路１０１、オートリセット回路１０２、サンプリング回路１０３、ＣＰＵクロック選択回路１０４、ＣＰＵ１０５、サンプリングクロック回路１０６、異常確認回路１０７、アンド回路１１５を備える。

発振回路１０１は、ＣＰＵの動作用の任意の周波数の発振クロックａを生成する。発振回路１０１は、発振精度は高いが、発振成長に時間を要する固定振動子である水晶発振器、セラミック発振器などで構成することができる。

サンプリングクロック回路１０６は、発振回路１０１のパルス幅をカウントするための発振クロックａの周期に比べて長い周期のサンプリングクロックｂを発生する。すなわち、サンプリングクロックｂの周波数は、発振クロックａの周波数よりも低い。サンプリングクロック回路１０６としては、発振精度は劣るが発振成長が発振開始後ただちに完了するＣＲ発振器、複数のインバータを用いたリングオシレータなどで構成することができる。

オートリセット回路１０２は、電源電圧の立ち上がりを検出してオートリセット信号ｅを出力する。サンプリング回路１０３には、発振クロックａ、サンプリングクロックｂ及びオートリセット信号ｅが入力される。サンプリング回路１０３は、オートリセット信号ｅによって内部状態が初期化される。

初期化完了後、サンプリング回路１０３は、サンプリングクロックｂを用いて発振クロックａの周期をカウントし、予め設定したモジュロ値に等価な計測結果（カウント値）を得ると、すなわち発振回路の発振が安定すると、ＣＰＵクロック供給許可信号ｃを出力する。

なお、サンプリング回路１０３は、発振クロックａの周期をカウントしたカウント値が予め設定したモジュロ値の複数倍となったときにＣＰＵクロック供給許可信号を出力してもよい。これにより、発振回路の発振がより安定した状態でＣＰＵクロック供給許可信号を出力することができる。

ＣＰＵクロック選択回路１０４には、発振回路１０１から出力される発振クロックａとＣＰＵクロック供給許可信号ｃとが入力される。ＣＰＵクロック選択回路１０４は、ＣＰＵクロック供給許可信号ｃが有効な時に発振クロックａをＣＰＵクロックｄとして出力する。ＣＰＵ１０５は、ＣＰＵクロックｄを入力として、これを動作クロックとして利用する。

異常確認回路１０７は、サンプリングクロックｂの周期をカウントすることにより決定される所定の期間（発振異常を確認する確認期間）内において、発振クロックａの発振異常が発生したか否かを判定する。異常確認回路１０７には、サンプリングクロックｂ、ＣＰＵクロック供給許可信号ｃ、オートリセット信号ｅが入力される。

異常確認回路１０７は、この所定の期間内にＣＰＵクロック供給許可信号ｃが出力されない場合に、第１クロックの発振異常が発生したと判定する。具体的には、異常確認回路１０７は、ＣＰＵクロック供給許可信号ｃが出力される前に、サンプリングクロックｂの周期をカウントし予め設定したレジスタ値に等価な計測結果を得ると、オーバーフロー信号ｆを出力する。

アンド回路１１５には、ＣＰＵクロック供給許可信号ｃの反転信号とオーバーフロー信号ｆとが入力される。アンド回路１１５は、ＣＰＵクロック供給許可信号ｃの反転信号と、オーバーフロー信号ｆとがいずれもハイレベルのときに、アラームフラグｈを出力する。

次に、図２を参照して、サンプリング回路１０３、異常確認回路１０７について詳細に説明する。図２は、本実施の形態に係るマイクロコンピュータ１００の一部である、サンプリング回路１０３、異常確認回路１０７の構成を示す図である。

図２に示すように、サンプリング回路１０３は、第１カウンタ１０８、第１一致回路１０９、モジュロレジスタ１１０、保持回路１１１を備える。また、異常確認回路１０７は、第２第２カウンタ１１２、第２一致回路１１３、レジスタ１１４を備える。

第１カウンタ１０８には、発振クロックａ及びサンプリングクロックｂが入力される。第１カウンタ１０８は、オートリセット信号ｅがハイレベル期間の間において、発振クロックａのハイレベル期間のサンプリングクロックｂのカウントを実行する。オートリセット信号ｅがロウレベルになると、第１カウンタ１０８でのカウントは実行されない。

モジュロレジスタ１１０は、第１カウンタ１０８がカウントすべき値（モジュロ値）を記憶している。第１一致回路１０９は、第１カウンタ１０８のカウント値とモジュロレジスタ１１０のモジュロ値との一致を検出する。保持回路１１１は、第１一致回路１０９での一致の回数を保持し、この一致回数が所定の回数に達したときにＣＰＵクロック供給許可信号ｃを出力する。

第２カウンタ１１２には、サンプリングクロックｂ及びＣＰＵクロック供給許可信号ｃが入力される。第２カウンタ１１２は、オートリセット信号ｅがハイレベル期間の間において、サンプリングクロックｂをカウントする。また、ＣＰＵクロック供給許可信号ｃの入力に応じて、第２カウンタ１１２のカウント値はクリアされ、異常確認回路１０７の動作が停止される。レジスタ１１４は、第２カウンタ１１２がカウントすべき値（レジスタ値）を記憶している。第２一致回路１１３は、第２カウンタ１１２のカウント値とレジスタ１１４のレジスタ値との一致を検出し、所定の期間を決定する。

また、第２一致回路１１３は、第２カウンタ１１２によるカウント値とレジスタ１１４に記憶されたレジスタ値との一致を検出した場合に、オーバーフロー信号ｆを出力する。

ここで、図３、４を参照して、本実施の形態に係るマイクロコンピュータ１００の動作について説明する。図３、４は、本実施の形態に係るマイクロコンピュータ１００の動作を説明するための図である。

図３は、予め設定した期間（発振異常を確認する確認期間）内に発振クロックａの発振周期の安定を確認できた場合のタイミングチャートを示す。図４は、予め設定した期間（発振異常を確認する確認期間）内に発振クロックａの発振周期の安定を確認できなかった場合のタイミングチャートを示す。

電源を投入すると、発振回路１０１及びサンプリングクロック回路１０６から発振クロックａ及びサンプリングクロックｂがそれぞれ発振する。発振クロックａは、発振精度は高いが、発振成長に時間を要する水晶発振器などにより発生される。サンプリングクロックｂは、発振精度は劣るが発振成長が発振開始後ただちに完了するＣＲ発振器などにより発生される。

オートリセット信号ｅがインアクティブハイにセットされると同時に第１カウンタ１０８が、発振クロックａのハイレベル期間のサンプリングクロックｂの周期のカウントを始める。第１一致回路１０９は、第１カウンタ１０８がカウントしたサンプリングクロックｂのカウント値と、モジュロレジスタ１５に予め設定したモジュロ値との一致を判定し、一致した場合には一致信号ｇを出力する。カウント値とモジュロ値とが一致し、一致信号ｇが出力された場合に、発振クロックａの発振周期が安定していると判断される。

また、オートリセット信号ｅがインアクティブハイにセットされると同時に、第２カウンタ１１２はサンプリングクロックｂのカウントを開始する。そして、第２カウンタ１１２によりカウントされたサンプリングクロックｂのカウント値と、予め設定したレジスタ１１４のレジスタ値との一致が第２一致回路１１３で判定される。

このように、電源立ち上がり後、第２カウンタ１１２によりサンプリングクロックｂの周期をカウントしたカウント値と、レジスタ１１４に記憶されるレジスタ値との一致を第２一致回路１１３で検出することにより、所定の時間を計測する。すなわち、電源が立ち上がってから、第２カウンタ１１２によりサンプリングクロックｂの周期をカウントしたカウント値と、レジスタ１１４に記憶されるレジスタ値との一致が検出されるまでの期間が、発振異常を確認する確認期間となる。

図３に示すように、第２一致回路１１３で第２カウンタ１１２のカウント値とレジスタ１１４のレジスタ値とが一致すると判定される前に、保持回路１１１により一致信号ｇの出力回数が予め設定した回数に達した場合、保持回路１１１はＣＰＵクロック供給許可信号ｃを出力する。図３に示す例では一致信号ｇが４回出力された場合に、保持回路１１１からＣＰＵクロック供給許可信号ｃが出力される。

保持回路１１１から第２カウンタ１１２にＣＰＵクロック供給許可信号ｃが入力されると、第２カウンタ１１２のカウント値はクリアされ、異常確認回路１０７の動作が停止される。

アンド回路１１５は、ＣＰＵクロック供給許可信号ｃの反転信号がロウレベル、オーバーフロー信号ｆがロウレベルであるため、アラームフラグｈを出力しない。このように、所定の確認期間内に、ＣＰＵクロック供給許可信号ｃが出力された場合には、水晶発振器の発振異常は発生していないと判断することができる。

一方、図４に示す例では、確認期間内において、一度も一致信号ｇが出力されていない。図４に示すように、保持回路１１１により一致信号ｇの出力回数が予め設定した回数に達する前に、第２一致回路１１３で、第２カウンタ１１２のカウント値とレジスタ１１４のレジスタ値とが一致すると判定された場合、第２一致回路１１３は発振クロックａの発振異常であると判定し、オーバーフロー信号ｆを出力する。

アンド回路１１５は、ＣＰＵクロック供給許可信号ｃの反転信号とオーバーフロー信号ｆとがハイレベルのときに、アラームフラグｈを出力する。このように、所定の確認期間内に、ＣＰＵクロック供給許可信号ｃが出力されない場合には、水晶発振器の発振異常が発生していると判断することができる。

このように、本実施の形態では、電源立ち上がり後、第２カウンタ１１２によりサンプリングクロックｂの周期をカウントし、カウントした値とレジスタ１１４に予め設定したレジスタ値の一致を第２一致回路１１３で判定することで所定の時間を計測する。

この所定時間内に、サンプリング回路１０３からＣＰＵクロック供給許可信号ｃが出力されない場合、異常確認回路１０７によりオーバーフロー信号ｆが出力され、水晶発振器などの発振異常を確認することができる。これにより、水晶発振器の特性の変化や劣化による発振異常を確認することが可能となる。
ＣＰＵクロック供給許可信号ｃとオーバーフロー信号ｆとの出力をアンド回路１１５で判定し、アラームフラグｈを出力することにより、水晶発振器の特性の変化や劣化による発振異常を確認することが可能となる。

実施の形態２．
本発明の実施の形態２に係るマイクロコンピュータについて、図５を参照して説明する。図５は、本実施の形態に係るマイクロコンピュータ２００の構成を示す図である。本実施の形態において、実施の形態１と同様の構成要素には、同一の符号を付し、説明を適宜省略する。

図５に示すように、本実施の形態に係るマイクロコンピュータ２００は、実施の形態１に係るマイクロコンピュータ１００と同様の構成を備えている。本実施の形態に係るマイクロコンピュータ２００が実施の形態１と異なる点は、ＣＰＵ１０５から出力されたカウントストップ信号ｉがオートリセット回路１０２及び異常確認回路１０７に入力される点である。

ＣＰＵ１０５は、発振異常を確認する確認期間が経過した任意の時間に、カウントストップ命令を実行する。ＣＰＵ１０５が実行するカウントストップ命令に応じて、発振回路１０１の発振が停止される。また、ＣＰＵ１０５はカウントストップ信号ｉを出力する。カウントストップ信号ｉは、異常確認回路１０７のサンプリングクロックｂのカウントを停止させるとともに、オートリセット回路１０２にカウントストップ情報を伝える。

その後、カウントストップ命令の解除に応じて発振回路１０１が再起動すると、オートリセット回路１０２も再起動して、オートリセット信号ｅを出力する。サンプリング回路１０３は、オートリセット信号ｅにより初期化される。初期化完了後、サンプリング回路１０３は、実施の形態１で説明したように、発振回路１０１の出力が安定したか否かを判定する。また、異常確認回路１０７は、発振回路１０１の再起動に伴って再起動する。その後、異常確認回路１０７により発振回路１０１の発振異常が発生していないかが確認される。

実施の形態１では電源投入後の発振異常を確認していたが、本実施の形態では電源投入後と共に、カウントストップ命令により発振回路１０１を停止した後、発振回路１０１を再起動させた場合の発振異常も検出することができる。

以上説明したように、本発明によれば、発振成長がただちに完了する発振器の発振を用いたサンプリングクロックで予め設定した所定期間を計測し、発振異常を警告することができる。これにより、ＣＰＵのクロックの発振器として高精度の発振周波数を得られる水晶発振器等を利用する際に、水晶発振器などの外部発振のクロックが特性の変化や劣化などによりあらかじめ設定した所定値で発振しなかった場合でも、発振異常を確認することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１００ マイクロコンピュータ
１０１ 発振回路
１０２ オートリセット回路
１０３ サンプリング回路
１０４ ＣＰＵクロック選択回路
１０５ ＣＰＵ
１０６ サンプリングクロック回路
１０７ 異常確認回路
１０８ 第１カウンタ
１０９ 第１一致回路
１１０ モジュロレジスタ
１１１ 保持回路
１１２ 第２カウンタ
１１３ 第２一致回路
１１４ レジスタ
１１５ アンド回路
ａ 発振クロック
ｂ サンプリングクロック
ｃ ＣＰＵクロック供給許可信号
ｅ オートリセット信号
ｆ オーバーフロー信号
ｇ 一致信号
ｈ アラームフラグ
ｉ カウントストップ信号

Claims (11)

1. ＣＰＵのクロック周波数の第１クロックを固定振動子により発生させる発振回路と、
   前記第１クロックより低い周波数の第２クロックを出力するサンプリングクロック回路と、
   前記第２クロックを用いて前記第１クロックの周期をカウントし、前記第１クロックの発振が安定したか否かを判定し、ＣＰＵクロック供給許可信号を出力するサンプリング回路と、
   前記第２クロックの周期をカウントすることにより決定される所定の期間内において、前記第１クロックの発振異常が発生したか否かを判定する異常確認回路と、
   を備えるマイクロコンピュータ。
2. 前記異常確認回路は、前記所定の期間内において、前記ＣＰＵクロック供給許可信号が出力されない場合に、前記第１クロックの発振異常が発生したと判定する請求項１に記載のマイクロコンピュータ。
3. 前記異常確認回路は、
   前記第２クロックの周期をカウントするカウンタと、
   前記カウンタがカウントすべき値を記憶するレジスタと、
   前記カウンタによるカウント値と前記レジスタに記憶された値との一致を検出することにより、前記所定の期間を決定する一致回路とを備える請求項１又は２に記載のマイクロコンピュータ。
4. 前記異常確認回路は、前記ＣＰＵクロック供給許可信号が前記カウンタに入力されるよりも前に、前記一致回路が前記カウンタによるカウント値と前記レジスタに記憶された値との一致を検出した場合に、前記第１クロックの発振異常が発生したと判定することを特徴とする請求項３に記載のマイクロコンピュータ。
5. 前記ＣＰＵクロック供給許可信号の入力に応じて前記カウンタのカウント値がクリアされることを特徴とする請求項３又は４に記載のマイクロコンピュータ。
6. 前記サンプリング回路は、前記第１クロックの周期をカウントしたカウント値が予め設定した値の複数倍となったときに前記ＣＰＵクロック供給許可信号を出力することを特徴とする請求項１〜５のいずれか１項に記載のマイクロコンピュータ。
7. 前記異常確認回路は、前記ＣＰＵからの前記カウントストップ信号に応じて前記第２クロックのカウントを停止し、前記発振回路の再起動に伴って再起動して前記第１クロックの発振異常が発生したか否かを判定することを特徴とする請求項１〜６のいずれか１項に記載のマイクロコンピュータ。
8. 電源電圧の立ち上がりを検出してオートリセット信号を出力するオートリセット回路をさらに備え、
   前記サンプリング回路は、前記オートリセット信号により初期化された後、前記第１クロックの周期をカウントすることを特徴とする請求項１〜７のいずれか１項に記載のマイクロコンピュータ。
9. 前記オートリセット回路は、前記ＣＰＵからのカウントストップ信号により停止され、前記発振回路の再起動に伴って再起動し、前記オートリセット信号を再度出力することを特徴とする請求項８に記載のマイクロコンピュータ。
10. 前記固定振動子は、水晶振動器又はセラミック振動器であることを特徴とする請求項１〜８のいずれか１項に記載のマイクロコンピュータ。
11. 前記サンプリングクロック回路は、ＣＲ発振器又は複数のインバータを用いたリングオシレータを備えることを特徴とする請求項１〜９のいずれか１項に記載のマイクロコンピュータ。

Images