JPH08181588A - クロック断検出回路 - Google Patents

クロック断検出回路

Info

Publication number
JPH08181588A
JPH08181588A JP31958494A JP31958494A JPH08181588A JP H08181588 A JPH08181588 A JP H08181588A JP 31958494 A JP31958494 A JP 31958494A JP 31958494 A JP31958494 A JP 31958494A JP H08181588 A JPH08181588 A JP H08181588A
Authority
JP
Japan
Prior art keywords
clock
detection
output
circuit
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31958494A
Other languages
English (en)
Inventor
Takashi Arai
隆 新井
Masakazu Nakamura
正和 中村
Yasuhiro Ono
恭裕 大野
Hidetoshi Nakahara
英利 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31958494A priority Critical patent/JPH08181588A/ja
Publication of JPH08181588A publication Critical patent/JPH08181588A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】クロック信号の断を検出する回路に関し、クロ
ック断検出の誤りがなく、信頼性の高いクロック断検出
回路を提供することを目的とする。 【構成】保護回路11によって、被検出クロックの断状
態が検出クロックの所定周期連続したことを判定して出
力を発生し、連続検出回路12によって、被検出クロッ
クの復旧状態が検出クロックの所定周期連続したことを
判定して出力を発生し、アラーム出力制御回路13にお
いて、保護回路11の出力発生時セットしてクロック断
アラーム出力を発生するとともに、連続検出回路12の
出力発生時リセットしてクロック断アラーム出力の発生
を停止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、クロック信号の断を検
出する回路に関し、特にクロック断検出の誤りがなく、
信頼性の高いクロック断検出回路に関するものである。
【0002】ディジタル回路は、クロック信号を基準と
して動作するものであり、クロック信号が断になると、
誤動作や動作不能等の重大な障害を発生するため、クロ
ック断検出回路を備えて、クロック信号の断を迅速に検
出することが必要である。
【0003】クロック断検出回路は、被検出クロックと
検出クロックとが、同一周波数であっても、または異な
る周波数であっても、クロック断の判定と復旧の判定と
を、誤りなく行なえるものであることが、要望されてい
る。
【0004】
【従来の技術】図14は、従来のクロック断検出回路を
示したものであって、1,2はnビットカウンタ、3は
インバータ、4はオア回路、5はフリップ・フロップ
(FF)である。
【0005】図14に示されたクロック断検出回路にお
いて、nビットカウンタ1は検出クロックのハイレベル
(“H”)でクリアされ、nビットカウンタ2は検出ク
ロックのローレベル ( "L”)でクリアされながら、検
出クロックをカウントするので、被検出クロック正常時
には、どちらもカウントアップしない。
【0006】被検出クロックが断になると、そのときの
被検出クロックの状態に応じて、どちらかのカウンタが
カウントアップし、保護段数に応じて定められた所定値
をカウントしたとき、カウントオーバーして出力を発生
するので、この状態をFF5で保持して、クロック断ア
ラーム出力を発生する。
【0007】被検出クロックが復旧すると、どちらのカ
ウンタもクリアされて出力を発生しなくなるので、クロ
ック断アラーム出力は停止する。
【0008】
【発明が解決しようとする課題】図14に示された従来
技術の回路では、被検出クロック信号の復旧時における
リセットのための保護回路を有しないため、クロック復
旧がもとの周波数でない場合、例えば被検出クロックの
ラインにノイズが入力した場合でも、カウンタがクリア
されて、クロック断アラーム出力をリセットしてしまう
という問題がある。
【0009】また、被検出クロックと検出クロックとが
同一周波数の場合には、立ち上がりエッジが同期する可
能性があり、カウンタのセットアップに必要な時間がと
れないために、連続パルスによる断判定が不可能になる
場合がある。
【0010】さらに被検出クロックと検出クロックとの
周波数が異なる場合には、クロック断を検出するカウン
タが大きくなって、回路規模が増大するという問題があ
る。
【0011】本発明は、このような従来技術の課題を解
決しようとするものであって、非同期でも、誤りなくク
ロック断と復旧の検出を行なうことができるようにする
ために、クロック断検出回路を二重化するとともに、ク
ロック断検出における断検出/復旧回路を共通化し、被
検出クロックの“H”,“L”のそれぞれの状態でカウ
ントするカウンタを統一化することによって、上述の問
題を解決したクロック断検出回路を提供することを目的
としている。
【0012】
【課題を解決するための手段】
(1) 被検出クロックの断状態が検出クロックの所定周期
連続したことを判定して出力を発生する保護回路11
と、被検出クロックの復旧状態が検出クロックの所定周
期連続したことを判定して出力を発生する連続検出回路
12と、保護回路11の出力発生時セットしてクロック
断アラーム出力を発生するとともに、連続検出回路12
の出力発生時リセットしてクロック断アラーム出力の発
生を停止するアラーム出力制御回路13とを備えて、ク
ロック断検出回路を構成する。
【0013】(2) (1) の場合に、被検出クロックを分周
する分周回路14を備え、保護回路11が、分周された
被検出クロックの断状態の所定周期の連続を判定して出
力を発生し、連続検出回路12が、分周された被検出ク
ロックの復旧状態の所定周期の連続を判定して出力を発
生する。
【0014】(3) (1) の場合に、被検出クロックを検出
クロックによって微分する微分回路15を備え、保護回
路11が、微分された被検出クロックの断状態の所定周
期の連続を判定して出力を発生し、連続検出回路12
が、微分された被検出クロックの復旧状態の所定周期の
連続を判定して出力を発生する。
【0015】(4) 被検出クロックを分周する分周回路1
4と、分周された被検出クロックを検出クロックに応じ
て任意の段数遅延する断検出制御回路23と、断検出制
御回路23のすべての段の出力における状態変化の停止
を検出する一致検出回路24と、断検出制御回路23の
すべての段の出力における状態変化の発生を検出する不
一致検出回路25と、一致検出回路24の出力発生時セ
ットしてクロック断アラーム出力を発生するとともに、
不一致検出回路25の出力発生時リセットしてクロック
断アラーム出力の発生を停止するアラーム出力制御回路
13とを備えて、クロック断検出回路を構成する。
【0016】(5) (4) の場合に、断検出制御回路23
と、一致検出回路24と、不一致検出回路25と、アラ
ーム出力制御回路13とを、検出クロックと、検出クロ
ックを反転したクロックとに対応して二重化して設け、
それぞれのアラーム出力制御回路の出力の論理積をとっ
てクロック断アラーム出力を発生する。
【0017】(6) (4) の場合に、一致検出回路24の出
力発生から検出クロックを所定周期カウントする第1の
カウンタ28と、不一致検出回路25の出力発生から検
出クロックを所定周期カウントする第2のカウンタ29
とを備え、アラーム出力制御回路13が、第1のカウン
タ28の出力発生時セットしてクロック断アラーム出力
を発生するとともに、第2のカウンタ29の出力発生時
リセットしてクロック断アラーム出力の発生を停止す
る。
【0018】(7) 被検出クロックを検出クロックによっ
て微分して微分検出出力を発生する微分回路15と、微
分検出出力によってクリアして検出クロックを所定周期
カウントする第1のカウンタ28と、微分検出出力にお
ける状態変化の停止を検出して微分検出非連続検出出力
を発生する微分検出非連続検出回路30と、微分検出非
連続検出出力によってクリアして検出クロックを所定周
期カウントする第2のカウンタ29と、第1のカウンタ
28の所定周期カウント終了時セットしてクロック断ア
ラーム出力を発生するとともに、第2のカウンタ29の
所定周期カウント終了時リセットしてクロック断アラー
ム出力の発生を停止するアラーム出力制御回路13とを
備えて、クロック断検出回路を構成する。
【0019】(8) 被検出クロックを検出クロックによっ
て微分して微分検出出力を発生する微分回路15と、微
分検出出力によってクリアして検出クロックを所定周期
カウントする第1のカウンタ28と、第1のカウンタ2
8における微分検出出力の発生周期を超える期間のカウ
ント時の出力によってクリアして微分検出出力の発生を
所定周期カウントする第2のカウンタ29と、第1のカ
ウンタ28の所定周期カウント終了時セットしてクロッ
ク断アラーム出力を発生するとともに、第2のカウンタ
29の所定周期カウント終了時リセットしてクロック断
アラーム出力の発生を停止するアラーム出力制御回路1
3とを備えて、クロック断検出回路を構成する。
【0020】
【作用】図1は、本発明の原理的構成を示したものであ
って、11は被検出クロックの断発生後、所定の保護段
数の保護を行なって出力を発生する保護回路、12は被
検出クロックの復旧後、所定の保護段数の保護を行なっ
て出力を発生する連続検出回路、13は被検出クロック
の断を示すクロック断アラーム出力を発生するアラーム
出力制御回路である。
【0021】被検出クロックが断になったとき、保護回
路11は、被検出クロックの断状態が、検出クロックの
所定周期連続したことを判定して出力を発生する。アラ
ーム出力制御回路13は、例えばフリップ・フロップか
らなり、保護回路11の出力発生時セットして、クロッ
ク断アラーム出力を発生する。被検出クロックが復旧し
たとき、連続検出回路12は、被検出クロックの復旧状
態が、検出クロックの所定周期連続したことを判定して
出力を発生する。アラーム出力制御回路13は、連続検
出回路12の出力発生時リセットして、クロック断アラ
ーム出力を停止する。
【0022】このように、図1に示された構成によれ
ば、保護回路11において、検出クロックによって、被
検出クロックの断検出のスレッシュホールド判定を行な
い、連続検出回路12において、被検出クロックの連続
性を検出して、保護回路11と連続検出回路12のそれ
ぞれの出力によって、アラーム出力制御回路13からの
クロック断検出アラーム出力のセット,リセット制御を
行なうので、誤りなくクロック断と復旧の検出を行なう
ことができる。なお、図1に示された構成は、被検出ク
ロックと検出クロックとが、同一周波数の場合に適用す
ることができる。
【0023】
【実施例】図2は、本発明の実施例(1) を示したもので
あって、図1におけると同じものを同じ番号で示し、1
4は被検出クロックを分周する分周回路である。
【0024】分周回路14は、例えば被検出クロックを
2分周して、分周出力を発生する。保護回路11は、こ
の分周出力の断発生時、分周された被検出クロックの断
状態の所定周期の連続を判定して出力を発生することに
よって、所定の保護段数の保護を行なって出力を発生す
る。連続検出回路12は、この分周出力の復旧時、分周
された被検出クロックの復旧状態の所定周期の連続を判
定して出力を発生することによって、所定の保護段数の
保護を行なって出力を発生する。アラーム出力制御回路
13は、保護回路11と連続検出回路12のそれぞれの
出力によって、セット,リセットを行なって、クロック
断アラーム出力の発生,停止を行なう。
【0025】図2に示された構成によれば、被検出クロ
ックと検出クロックとの周波数が同一の場合、分周回路
14を設けて被検出クロックを分周しているので、保護
回路11および連続検出回路12の入力のデューティを
50%にして、その動作を確実にすることができる。ま
た検出クロックと被検出クロックが同一周波数のとき
は、被検出クロックを検出できない場合があるが、分周
回路14を設けることによって、常に正しく被検出クロ
ックを検出して動作することができる。
【0026】図3は、本発明の実施例(2) を示したもの
であって、図1におけると同じものを同じ番号で示し、
15は被検出クロックを微分する微分回路である。
【0027】微分回路15は、検出クロックによって被
検出クロックを微分して、微分検出パルスを発生する。
保護回路11は、微分検出パルスの断発生後、所定の保
護段数の保護を行なって出力を発生し、連続検出回路1
2は、微分検出パルスの復旧後、所定の保護段数の保護
を行なって出力を発生し、アラーム出力制御回路13
は、保護回路11と連続検出回路12のそれぞれの出力
によって、セット,リセットを行なって、クロック断ア
ラーム出力の発生,停止を行なう。
【0028】図3に示された構成によれば、被検出クロ
ックと検出クロックとの周波数が異なるため、基本的に
非同期となる場合に、被検出クロックの変化点を、検出
クロックに同期して検出することによって、検出動作を
迅速にすることができるとともに、クロック断検出の動
作を確実にすることができる。なお、この場合、一般に
検出クロックの周波数を、被検出クロックの周波数より
高くするが、同一周波数であってもよい。
【0029】図4は、本発明の実施例(3) を示したもの
であって、図2におけると同じものを同じ番号で示し、
221,222,, 22n は従続に接続されたn個の遅延
回路(D)であって、断検出制御回路23を構成する。
24は断検出制御回路のすべての段の出力における状態
変化の停止を検出して出力を発生する一致検出回路、2
5は断検出制御回路のすべての段における状態変化の発
生を検出して出力を発生する不一致検出回路である。ま
た図5は、実施例(3) における各部信号を示すタイミン
グチャートである。
【0030】分周回路14は、被検出クロックを例えば
2分周して、分周出力を発生する。断検出制御回路23
における、各遅延回路221,222,, 22n の出力D
1,D2,…,Dnは、分周回路14の分周出力を、検
出クロックでリタイミングして、順次、1周期ずつ遅延
したものとなる。
【0031】一致検出回路24は、各出力D1,D2,
…,Dnの状態がすべて一致したとき、すなわち、断検
出制御回路23のすべての段の出力における状態変化の
停止を検出したとき、例えば“H”となり、一致がとれ
なくなったとき、“L”となる一致検出信号を発生する
ことによって、所定の保護段数の保護を行なったクロッ
ク断検出出力を発生する。
【0032】不一致検出回路25は、各出力D1,D
2,…,Dnの状態がすべて変化点であるとき、すなわ
ち、断検出制御回路23のすべての段の出力における状
態変化の発生を検出したとき、例えば“H”となり、い
ずれかがこのような状態ではなくなったとき、“L”と
なる不一致検出信号を発生することによって、所定の保
護段数の保護を行なったクロック復旧検出出力を発生す
る。
【0033】アラーム出力制御回路13は、一致検出回
路24と不一致検出回路25のそれぞれの出力によっ
て、セット,リセットを行なって、クロック断アラーム
出力の発生,停止を行なう。
【0034】図4に示された実施例では、分周回路14
を設けて被検出クロックを分周しているので、被検出ク
ロックの変化を正しく抽出するとともに、断検出制御回
路23の入力のデューティを50%にして、後段の各部
の動作を確実にすることができる。
【0035】一致検出回路24は、断検出制御回路23
の各出力D1,D2,…,Dnの出力状態が、すべて一
致したことを検出する論理回路を構成することによっ
て、容易に実現できる。また不一致検出回路25は、断
検出制御回路23の各出力D1,D2,…,Dnにおい
て、同時に状態変化を生じたことを検出する論理回路を
構成することによって、容易に実現することができる。
または各出力D1,D2,…,Dnにおいて、“H”と
“L”とが順次交互に発生していることを検出して、不
一致検出信号を発生するようにしてもよい。
【0036】図6は、本発明の実施例(4) を示したもの
であって、図4におけると同じものを同じ番号で示し、
2211, 2212, , 221nは従続に接続されたn個の
遅延回路(D)であって、断検出制御回路231 を構成
し、2221, 2222, , 222nは従続に接続されたn
個の遅延回路(D)であって、断検出制御回路232
構成する。
【0037】241,242 はそれぞれ図4の場合と同様
な一致検出回路、251,252 はそれぞれ図4の場合と
同様な不一致検出回路、131,132 はそれぞれ図4の
場合と同様なアラーム出力制御回路である。26はイン
バータ、27はアンド回路である。また、図7は、実施
例(4) における各部信号を示すタイミングチャートであ
る。
【0038】図6において、分周回路14,断検出制御
回路231,一致検出回路241,不一致検出回路251,
ラーム出力制御回路131 は、図4に示されたものと同
様な第1のクロック断検出回路を構成し、検出クロック
によって動作する。分周回路14,断検出制御回路23
2,一致検出回路242,不一致検出回路252,アラーム出
力制御回路132 は、第2のクロック断検出回路を構成
し、インバータ26を経て反転した検出クロックによっ
て動作する。アンド回路27は、両アラーム出力制御回
路の出力の論理積をとってクロック断アラーム出力を発
生する。
【0039】図6に示されたクロック断検出回路では、
図4に示されたものと同様なクロック断検出回路を二重
化して、一方は検出クロックの立ち上がりで動作し、他
方は検出クロックの立ち下がりで動作するようにしたの
で、クロック断検出の信頼性を向上するとともに、被検
出クロックと検出クロックとが同相の場合でも正しく動
作することができる。
【0040】図8は、本発明の実施例(5) を示したもの
であって、図4におけると同じものを同じ番号で示して
いる。なお、断検出制御回路23は、フリップ・フロッ
プ221,222 からなる場合が示されているが、さらに
多数のフリップ・フロップを有する場合も同様である。
28は検出クロックをnカウントするnビットカウン
タ、29は検出クロックをmカウントするmビットカウ
ンタである。また、図9は、実施例(5) における各部信
号を示すタイミングチャートである。
【0041】図8において、一致検出回路24は、断検
出制御回路23のフリップ・フロップ221,222 の出
力D1,2 の状態が一致したとき、例えば“H”とな
り、不一致のとき“L”となる一致検出信号を出力す
る。不一致検出回路25は、出力D1,2 の状態が不一
致のきとき“H”となり、一致したとき“L”となる不
一致検出信号を発生する。
【0042】nビットカウンタ28は、一致検出信号の
発生時、検出クロックをnカウントし、mビットカウン
ト29は、不一致検出信号の発生時、検出クロックをm
カウントする。アラーム出力制御回路13は、nビット
カウンタ28がフルカウントしたとき“H”となり、m
ビットカウンタ29がフルカウントしたとき“L”にな
ることによって、クロック断アラーム出力を発生する。
【0043】図8に示されたクロック断検出回路では、
図4に示された実施例の場合におけるクロック断検出
と、クロック復旧検出とにおける所定段数の保護を、カ
ウンタによって行なうので、断検出制御回路の構成を簡
単化できる。
【0044】図10は、本発明の実施例(6) を示したも
のであって、図3および図8におけると同じものを同じ
番号で示し、30は、微分回路の出力が連続しなくなっ
たとき、例えば“H”となり、連続して出力されたとき
“L”となる微分検出非連続検出信号を発生する微分検
出非連続検出回路である。また、図11は、実施例(6)
における各部信号を示すタイミングチャートである。
【0045】図10において、微分回路15は、検出ク
ロックによって被検出クロックを微分して、微分検出パ
ルスを発生する。nビットカウンタ28は、微分検出パ
ルスによってクリアされて、被検出クロックの断の期間
に、検出クロックをnカウントする。微分検出非連続検
出回路30は、微分検出パルスが連続して発生しなくな
ったことを検出したとき、すなわち、微分検出出力にお
ける状態変化の停止を検出したとき、“H”となる微分
検出非連続検出信号を出力する。
【0046】mビットカウンタ29は、微分検出非連続
検出信号によってクリアされて、微分検出パルスの復旧
時、検出クロックによってこれをmカウントする。アラ
ーム出力制御回路13は、nビットカウンタ28のフル
カウントによって、セットして“H”となり、mビット
カウンタ29のフルカウントによって、リセットして
“L”となることによって、それぞれ所定の保護段数に
よって、被検出クロックの断と復旧とを示す、クロック
断アラーム出力を発生する。
【0047】図10に示されたクロック断検出回路で
は、クロック断期間の検出を行なうために、図8の回路
に示されたような断検出制御回路を必要としないので、
回路規模を縮小できる。
【0048】図12は、本発明の実施例(7) を示したも
のであって、図10におけると同じものを同じ番号で示
している。また、図13は、実施例(7) における各部信
号を示すタイミングチャートである。
【0049】図12において、微分回路15は、検出ク
ロックによって被検出クロックを微分して、微分検出パ
ルスを発生する。nビットカウンタ28は、微分検出パ
ルスによってクリアされて、検出クロックをカウント
し、被検出クロックの断の期間に、検出クロックをnカ
ウントするとともに、所定値、例えば3(被検出クロッ
クの1周期分)をカウントした以降、クリアされるま
で、微分検出非連続転出信号を出力する。この場合の所
定値は、微分回路15の微分検出出力の発生周期より長
い期間を、検出クロックによってカウントする期間とす
る。
【0050】mビットカウンタ29は、微分検出非連続
検出信号によってクリアされて、微分検出パルスの復旧
時、検出クロックによって微分検出パルスをmカウント
する。アラーム出力制御回路13は、nビットカウンタ
28のフルカウントによって“H”となり、mビットカ
ウンタ29のフルカウントによって、“L”となること
によって、それぞれ所定の保護段数によって、被検出ク
ロックの断と復旧とを示す、クロック断アラーム出力を
発生する。
【0051】図12に示されたクロック断検出回路で
は、クロック断期間の検出を行なうために、図10の回
路における微分検出非連続検出回路を必要としないの
で、回路規模を縮小できる。
【0052】
【発明の効果】以上説明したように本発明によれば、ク
ロック信号の断を検出する回路において、被検出クロッ
クと検出クロックとが同一周波数である場合も、異なる
周波数である場合も、被検出クロックの断判定と復旧判
定とを誤りなく行なうことができるので、クロック断検
出の信頼性を向上することができるとともに、回路規模
の小さいクロック断検出回路を実現することができる。
【図面の簡単な説明】
【図1】本発明の原理的構成を示す図である。
【図2】本発明の実施例(1) を示す図である。
【図3】本発明の実施例(2) を示す図である。
【図4】本発明の実施例(3) を示す図である。
【図5】実施例(3) における各部信号を示すタイミング
チャートである。
【図6】本発明の実施例(4) を示す図である。
【図7】実施例(4) における各部信号を示すタイミング
チャートである。
【図8】本発明の実施例(5) を示す図である。
【図9】実施例(5) における各部信号を示すタイミング
チャートである。
【図10】本発明の実施例(6) を示す図である。
【図11】実施例(6) における各部信号を示すタイミン
グチャートである。
【図12】本発明の実施例(7) を示す図である。
【図13】実施例(7) における各部信号を示すタイミン
グチャートである。
【図14】従来のクロック断検出回路を示す図である。
【符号の説明】
11 保護回路 12 連続検出回路 13 アラーム出力制御回路 14 分周回路 15 微分回路 23 断検出制御回路 24 一致検出回路 25 不一致検出回路 26 インバータ 27 アンド回路 28 nビットカウンタ 29 mビットカウンタ 30 微分検出非連続検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 恭裕 栃木県小山市城東3丁目28番1号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 中原 英利 栃木県小山市城東3丁目28番1号 富士通 ディジタル・テクノロジ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 被検出クロックの断状態が検出クロック
    の所定周期連続したことを判定して出力を発生する保護
    回路と、被検出クロックの復旧状態が検出クロックの所
    定周期連続したことを判定して出力を発生する連続検出
    回路と、前記保護回路の出力発生時セットしてクロック
    断アラーム出力を発生するとともに、前記連続検出回路
    の出力発生時リセットして該クロック断アラーム出力の
    発生を停止するアラーム出力制御回路とを備えてなるこ
    とを特徴とするクロック断検出回路。
  2. 【請求項2】 請求項1に記載のクロック断検出回路に
    おいて、被検出クロックを分周する分周回路を備え、前
    記保護回路が、該分周された被検出クロックの断状態の
    所定周期の連続を判定して出力を発生し、前記連続検出
    回路が、該分周された被検出クロックの復旧状態の所定
    周期の連続を判定して出力を発生することを特徴とする
    クロック断検出回路。
  3. 【請求項3】 請求項1に記載のクロック断検出回路に
    おいて、被検出クロックを検出クロックによって微分す
    る微分回路を備え、前記保護回路が、該微分された被検
    出クロックの断状態の所定周期の連続を判定して出力を
    発生し、前記連続検出回路が、該微分された被検出クロ
    ックの復旧状態の所定周期の連続を判定して出力を発生
    することを特徴とするクロック断検出回路。
  4. 【請求項4】 被検出クロックを分周する分周回路と、
    該分周された被検出クロックを検出クロックに応じて任
    意の段数遅延する断検出制御回路と、該断検出制御回路
    のすべての段の出力における状態変化の停止を検出する
    一致検出回路と、該断検出制御回路のすべての段の出力
    における状態変化の発生を検出する不一致検出回路と、
    前記一致検出回路の出力発生時セットしてクロック断ア
    ラーム出力を発生するとともに、前記不一致検出回路の
    出力発生時リセットして該クロック断アラーム出力の発
    生を停止するアラーム出力制御回路とを備えてなること
    を特徴とするクロック断検出回路。
  5. 【請求項5】 前記断検出制御回路と、一致検出回路
    と、不一致検出回路と、アラーム出力制御回路とを、前
    記検出クロックと該検出クロックを反転したクロックと
    に対応して二重化して設け、それぞれのアラーム出力制
    御回路の出力の論理積をとってクロック断アラーム出力
    を発生することを特徴とする請求項4に記載のクロック
    断検出回路。
  6. 【請求項6】 請求項4に記載のクロック断検出回路に
    おいて、前記一致検出回路の出力発生から前記検出クロ
    ックを所定周期カウントする第1のカウンタと、前記不
    一致検出回路の出力発生から前記検出クロックを所定周
    期カウントする第2のカウンタとを備え、前記アラーム
    出力制御回路が、該第1のカウンタの出力発生時セット
    してクロック断アラーム出力を発生するとともに、該第
    2のカウンタの出力発生時リセットして該クロック断ア
    ラーム出力の発生を停止することを特徴とするクロック
    断検出回路。
  7. 【請求項7】 被検出クロックを検出クロックによって
    微分して微分検出出力を発生する微分回路と、該微分検
    出出力によってクリアして検出クロックを所定周期カウ
    ントする第1のカウンタと、該微分検出出力における状
    態変化の停止を検出して微分検出非連続検出出力を発生
    する微分検出非連続検出回路と、該微分検出非連続検出
    出力によってクリアして検出クロックを所定周期カウン
    トする第2のカウンタと、前記第1のカウンタの前記所
    定周期カウント終了時セットしてクロック断アラーム出
    力を発生するとともに、前記第2のカウンタの前記所定
    周期カウント終了時リセットして該クロック断アラーム
    出力の発生を停止するアラーム出力制御回路とを備えて
    なることを特徴とするクロック断検出回路。
  8. 【請求項8】 被検出クロックを検出クロックによって
    微分して微分検出出力を発生する微分回路と、該微分検
    出出力によってクリアして検出クロックを所定周期カウ
    ントする第1のカウンタと、該第1のカウンタにおける
    前記微分検出出力の発生周期を超える期間のカウント時
    の出力によってクリアして該微分検出出力の発生を所定
    周期カウントする第2のカウンタと、前記第1のカウン
    タの前記所定周期カウント終了時セットしてクロック断
    アラーム出力を発生するとともに、前記第2のカウンタ
    の前記所定周期カウント終了時リセットして該クロック
    断アラーム出力の発生を停止するアラーム出力制御回路
    とを備えてなることを特徴とするクロック断検出回路。
JP31958494A 1994-12-22 1994-12-22 クロック断検出回路 Withdrawn JPH08181588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31958494A JPH08181588A (ja) 1994-12-22 1994-12-22 クロック断検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31958494A JPH08181588A (ja) 1994-12-22 1994-12-22 クロック断検出回路

Publications (1)

Publication Number Publication Date
JPH08181588A true JPH08181588A (ja) 1996-07-12

Family

ID=18111904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31958494A Withdrawn JPH08181588A (ja) 1994-12-22 1994-12-22 クロック断検出回路

Country Status (1)

Country Link
JP (1) JPH08181588A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268105A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp マイクロコンピュータ
JP2012529804A (ja) * 2009-06-10 2012-11-22 中興通訊股▲ふん▼有限公司 クロック検出方法及びその装置
KR20190078109A (ko) * 2017-12-26 2019-07-04 에스케이하이닉스 주식회사 클럭 모니터링 회로
JP2020141223A (ja) * 2019-02-27 2020-09-03 ローム株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268105A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp マイクロコンピュータ
JP2012529804A (ja) * 2009-06-10 2012-11-22 中興通訊股▲ふん▼有限公司 クロック検出方法及びその装置
KR20190078109A (ko) * 2017-12-26 2019-07-04 에스케이하이닉스 주식회사 클럭 모니터링 회로
JP2020141223A (ja) * 2019-02-27 2020-09-03 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7167024B2 (en) Methods and circuitry for implementing first-in first-out structure
US4156200A (en) High reliability active-standby clock arrangement
US7046047B2 (en) Clock switching circuit
JP2001326566A (ja) クロック異常検出回路
JPH08181588A (ja) クロック断検出回路
JPH11220385A (ja) クロック信号生成回路及びデータ信号生成回路
JP2637800B2 (ja) 同期機能不全検出
JPH01144738A (ja) ウインドウ法同期保護回路
JPH08316946A (ja) クロック断検出回路
WO2000004639A1 (en) Clock pulse degradation detector
EP0766392B1 (en) Edge detection circuit with improved detection reliability
US5990813A (en) Method and apparatus for synchronizing external data to an internal timing signal
JP3586578B2 (ja) エッジ検出回路
CN112688670A (zh) 具有抗噪性和毛刺事件跟踪的去抖动电路
JP2827904B2 (ja) バイポーラクロック擾乱検出回路
KR100373333B1 (ko) 비동기전달모드 셀 동기 신호의 오류 검출 장치
JPH0282812A (ja) クロック切換方式
JPS61501661A (ja) 並列同期動作
KR100219596B1 (ko) 전송 라인의 상태 판별장치
JPH0766731A (ja) Cmi符号復号回路
JPS61131654A (ja) 3状態信号復号方式
JPS62213337A (ja) フレ−ム同期保護方式
JPH05259837A (ja) 論理回路のグリッチ除去回路
JPH0556022A (ja) 伝送路切替回路
JPH0691514B2 (ja) ビツト列一致判定回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305