JPH0766731A - Ｃｍｉ符号復号回路 - Google Patents
Ｃｍｉ符号復号回路Info
- Publication number
- JPH0766731A JPH0766731A JP5210603A JP21060393A JPH0766731A JP H0766731 A JPH0766731 A JP H0766731A JP 5210603 A JP5210603 A JP 5210603A JP 21060393 A JP21060393 A JP 21060393A JP H0766731 A JPH0766731 A JP H0766731A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- decoding
- cmi
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 回路内部で復号用クロックを生成し、符号誤
りに対する前方保護機能を備えると共に、前方保護段数
を符号誤りの発生率に応じて設定できるＣＭＩ符号復号
回路を提供する。 【構成】 復号用クロック生成手段によって２逓倍クロ
ック信号から復号用クロック信号が生成される。ＣＭＩ
符号の立ち下がりを検出する手段を有し、その立ち下が
りのタイミングによってＣＭＩ符号信号と復号用クロッ
ク信号との同期が調整される。同期の調整は前方保護手
段によって同期はずれが検出された場合に行われる。符
号誤り発生率に応じて、前方保護の段数が前方保護段数
設定手段によって設定される。
りに対する前方保護機能を備えると共に、前方保護段数
を符号誤りの発生率に応じて設定できるＣＭＩ符号復号
回路を提供する。 【構成】 復号用クロック生成手段によって２逓倍クロ
ック信号から復号用クロック信号が生成される。ＣＭＩ
符号の立ち下がりを検出する手段を有し、その立ち下が
りのタイミングによってＣＭＩ符号信号と復号用クロッ
ク信号との同期が調整される。同期の調整は前方保護手
段によって同期はずれが検出された場合に行われる。符
号誤り発生率に応じて、前方保護の段数が前方保護段数
設定手段によって設定される。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号の有線伝
送系で用いられるＣＭＩ(Coded Mark Inversion)符号の
復号回路に関する。
送系で用いられるＣＭＩ(Coded Mark Inversion)符号の
復号回路に関する。
【０００２】
【従来の技術】ＣＭＩ符号とは、原データ“０”に対し
て“０１”を対応させ、また原データ“１”に対して
“１１”と“００”を交互に対応させるという符号則に
基いた符号である。ＣＭＩ符号は、(1) “０”符号の連
続及び“１”符号の連続が防止できるため、受信信号か
ら確実なクロック抽出が行える、(2) 符号化及び復号化
に要する回路の規模が小さくて済む、(3) 符号則のチェ
ックにより簡単に符号誤りが検出できる、等の利点を有
するため、伝送路符号として広く用いられている。
て“０１”を対応させ、また原データ“１”に対して
“１１”と“００”を交互に対応させるという符号則に
基いた符号である。ＣＭＩ符号は、(1) “０”符号の連
続及び“１”符号の連続が防止できるため、受信信号か
ら確実なクロック抽出が行える、(2) 符号化及び復号化
に要する回路の規模が小さくて済む、(3) 符号則のチェ
ックにより簡単に符号誤りが検出できる、等の利点を有
するため、伝送路符号として広く用いられている。
【０００３】このようなＣＭＩ符号の復号を行うための
従来の復号回路について、図４及び図５を用いて説明す
る。図４は従来のＣＭＩ符号復号回路の回路図であり、
図５は図４の回路の要部の波形を示すタイムチャートで
ある。
従来の復号回路について、図４及び図５を用いて説明す
る。図４は従来のＣＭＩ符号復号回路の回路図であり、
図５は図４の回路の要部の波形を示すタイムチャートで
ある。
【０００４】ＣＭＩ符号入力端子１にはＣＭＩ符号信号
Ｂが入力され、クロック入力端子２にはＣＭＩ符号信号
Ｂの復号のためのクロック信号Ａが入力される。ポジテ
ィブエッジＤフリップフロップ（以下、Ｐ−ＤＦＦと略
する）５はＣＭＩ符号信号Ｂをクロック信号Ａの立ち上
がりのタイミングでラッチし、ネガティブエッジＤフリ
ップフロップ（以下、Ｎ−ＤＦＦと略する）７はＣＭＩ
符号信号Ｂをクロック信号Ａの立ち下がりのタイミング
でラッチする。本従来例においては、図５に示したよう
に、クロック信号ＡはＣＭＩ符号信号Ｂに対して位相が
９０°遅れているので、クロック信号Ａの立ち上がりは
各ＣＭＩ符号の前半ビットを示し、クロック信号Ａの立
ち下がりは各ＣＭＩ符号の後半ビットを示すようになっ
ている。従って、Ｐ−ＤＦＦ５はＣＭＩ符号信号Ｂの各
符号の前半ビットをラッチし、Ｎ−ＤＦＦ７はＣＭＩ符
号信号Ｂの各符号の後半ビットをラッチすることにな
る。Ｐ−ＤＦＦ５の出力端子Ｑにおける出力波形は図５
の波形Ｃのようになり、Ｎ−ＤＦＦ７の出力端子Ｑにお
ける出力波形は図５の波形Ｄのようになる。
Ｂが入力され、クロック入力端子２にはＣＭＩ符号信号
Ｂの復号のためのクロック信号Ａが入力される。ポジテ
ィブエッジＤフリップフロップ（以下、Ｐ−ＤＦＦと略
する）５はＣＭＩ符号信号Ｂをクロック信号Ａの立ち上
がりのタイミングでラッチし、ネガティブエッジＤフリ
ップフロップ（以下、Ｎ−ＤＦＦと略する）７はＣＭＩ
符号信号Ｂをクロック信号Ａの立ち下がりのタイミング
でラッチする。本従来例においては、図５に示したよう
に、クロック信号ＡはＣＭＩ符号信号Ｂに対して位相が
９０°遅れているので、クロック信号Ａの立ち上がりは
各ＣＭＩ符号の前半ビットを示し、クロック信号Ａの立
ち下がりは各ＣＭＩ符号の後半ビットを示すようになっ
ている。従って、Ｐ−ＤＦＦ５はＣＭＩ符号信号Ｂの各
符号の前半ビットをラッチし、Ｎ−ＤＦＦ７はＣＭＩ符
号信号Ｂの各符号の後半ビットをラッチすることにな
る。Ｐ−ＤＦＦ５の出力端子Ｑにおける出力波形は図５
の波形Ｃのようになり、Ｎ−ＤＦＦ７の出力端子Ｑにお
ける出力波形は図５の波形Ｄのようになる。
【０００５】このようなＰ−ＤＦＦ５のＱ出力とＮ−Ｄ
ＦＦ７のＱ出力とは、ＥＸＮＯＲ素子８によって排他的
論理和の反転をとられる。この操作によって、ＣＭＩ符
号信号Ｂの各符号の前半ビットと後半ビットが比較さ
れ、双方が同じ値の場合には“１”を、異なる値の場合
には“０”がＥＸＮＯＲ素子８から出力される。すなわ
ち、ＣＭＩ符号が復号されたことになる。ＥＸＮＯＲ素
子８の出力は図５の波形Ｅのようになる。そして、この
ＥＸＮＯＲ素子８の出力をクロック信号Ａの立ち上がり
のタイミングでＰ−ＤＦＦ６でラッチすることにより、
ＣＭＩ符号信号Ｂと同周波数の復号データＦが得られ
る。この復号データＦは復号データ出力端子３から出力
される。
ＦＦ７のＱ出力とは、ＥＸＮＯＲ素子８によって排他的
論理和の反転をとられる。この操作によって、ＣＭＩ符
号信号Ｂの各符号の前半ビットと後半ビットが比較さ
れ、双方が同じ値の場合には“１”を、異なる値の場合
には“０”がＥＸＮＯＲ素子８から出力される。すなわ
ち、ＣＭＩ符号が復号されたことになる。ＥＸＮＯＲ素
子８の出力は図５の波形Ｅのようになる。そして、この
ＥＸＮＯＲ素子８の出力をクロック信号Ａの立ち上がり
のタイミングでＰ−ＤＦＦ６でラッチすることにより、
ＣＭＩ符号信号Ｂと同周波数の復号データＦが得られ
る。この復号データＦは復号データ出力端子３から出力
される。
【０００６】なお、回路の初期化はリセット端子４に
“０”のパルスを入力することによって行われる。
“０”のパルスを入力することによって行われる。
【０００７】
【発明が解決しようとする課題】従来のＣＭＩ符号復号
回路は以上のように構成されているので、正確な復号が
行われるためには、クロックの立ち上がりがＣＭＩデー
タの前半部で起こり、クロックの立ち下がりがＣＭＩデ
ータの後半部で起こるように、クロック信号とＣＭＩデ
ータ信号との位相関係が調整されていなければならな
い。従って、この条件を満たすように周辺回路を構成す
る必要があり、もしこの条件が満されなければ、正しい
復号が行えないなどという問題があった。
回路は以上のように構成されているので、正確な復号が
行われるためには、クロックの立ち上がりがＣＭＩデー
タの前半部で起こり、クロックの立ち下がりがＣＭＩデ
ータの後半部で起こるように、クロック信号とＣＭＩデ
ータ信号との位相関係が調整されていなければならな
い。従って、この条件を満たすように周辺回路を構成す
る必要があり、もしこの条件が満されなければ、正しい
復号が行えないなどという問題があった。
【０００８】本発明は前述の問題点を解決するためにな
されたものであり、前述の位相条件を満たすようなクロ
ック信号を回路内部で得ることができるＣＭＩ符号復号
回路を提供することを目的とする。また、本発明は、Ｃ
ＭＩ符号信号とクロック信号との同期はずれが検出され
た場合にクロックタイミングを調整して同期を回復する
と共に、単なる符号誤りの場合にはクロックタイミング
の調整が行われないように前方保護を行うことができる
ＣＭＩ符号復号回路を提供することを目的とし、更にこ
の前方保護の段数を符号誤りの発生率に応じて設定変更
することができるＣＭＩ符号復号回路を提供することを
目的とする。
されたものであり、前述の位相条件を満たすようなクロ
ック信号を回路内部で得ることができるＣＭＩ符号復号
回路を提供することを目的とする。また、本発明は、Ｃ
ＭＩ符号信号とクロック信号との同期はずれが検出され
た場合にクロックタイミングを調整して同期を回復する
と共に、単なる符号誤りの場合にはクロックタイミング
の調整が行われないように前方保護を行うことができる
ＣＭＩ符号復号回路を提供することを目的とし、更にこ
の前方保護の段数を符号誤りの発生率に応じて設定変更
することができるＣＭＩ符号復号回路を提供することを
目的とする。
【０００９】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明にかかるＣＭＩ符号復号回路は、ＣＭＩ符
号信号の周波数の２倍の周波数をもつ２逓倍クロック信
号からＣＭＩ符号信号の周波数と同じ周波数の復号用ク
ロック信号を生成する復号用クロック生成手段と、前記
２逓倍クロック信号を用いてＣＭＩ符号信号の立ち下が
りを検出する立ち下がり検出手段と、前記立ち下がり検
出手段の出力と前記復号用クロック信号とからＣＭＩ符
号信号の符号誤りを検出する符号誤り検出手段と、前記
符号誤りが所定回数連続した場合にのみＣＭＩ符号信号
と復号用クロック信号との同期はずれが生じたものと判
定することにより、復号用クロックの前方保護を行う前
方保護手段と、前記前方保護手段によって同期はずれが
検出されたときに前記立ち下がり検出手段の出力を用い
て復号用クロック信号の同期を調整する復号用クロック
同期調整手段とを含み、更に前記前方保護手段における
同期はずれの判定基準となる符号誤りの連続回数を設定
する前方保護段数設定手段を含むことを特徴とする。
めに、本発明にかかるＣＭＩ符号復号回路は、ＣＭＩ符
号信号の周波数の２倍の周波数をもつ２逓倍クロック信
号からＣＭＩ符号信号の周波数と同じ周波数の復号用ク
ロック信号を生成する復号用クロック生成手段と、前記
２逓倍クロック信号を用いてＣＭＩ符号信号の立ち下が
りを検出する立ち下がり検出手段と、前記立ち下がり検
出手段の出力と前記復号用クロック信号とからＣＭＩ符
号信号の符号誤りを検出する符号誤り検出手段と、前記
符号誤りが所定回数連続した場合にのみＣＭＩ符号信号
と復号用クロック信号との同期はずれが生じたものと判
定することにより、復号用クロックの前方保護を行う前
方保護手段と、前記前方保護手段によって同期はずれが
検出されたときに前記立ち下がり検出手段の出力を用い
て復号用クロック信号の同期を調整する復号用クロック
同期調整手段とを含み、更に前記前方保護手段における
同期はずれの判定基準となる符号誤りの連続回数を設定
する前方保護段数設定手段を含むことを特徴とする。
【００１０】
【作用】本発明は以上のような構成を有しており、復号
用クロック生成手段により２逓倍クロック信号から復号
用クロック信号が生成される。この復号用クロック信号
のクロックタイミングは、ＣＭＩ符号のパターンが“０
１”、“００”、“１１”に限られるため、ＣＭＩ符号
信号の“１”から“０”への変化はデータの区切り目に
しか発生しないことに注目し、ＣＭＩ符号の立ち下がり
のタイミングをトリガとして調整される。これにより、
同期はずれが起こった場合に自動的に同期の回復を行う
ことができる。また、前方保護手段を備えることによ
り、単なる符号誤りの時にはクロックタイミングの調整
を行わなくすることができ、更にこの前方保護手段の段
数を変更可能にしたことにより、例えば誤り発生率が高
ければ保護段数を増やすなど、符号誤りの発生率に応じ
て前方保護段数を変えることができる。
用クロック生成手段により２逓倍クロック信号から復号
用クロック信号が生成される。この復号用クロック信号
のクロックタイミングは、ＣＭＩ符号のパターンが“０
１”、“００”、“１１”に限られるため、ＣＭＩ符号
信号の“１”から“０”への変化はデータの区切り目に
しか発生しないことに注目し、ＣＭＩ符号の立ち下がり
のタイミングをトリガとして調整される。これにより、
同期はずれが起こった場合に自動的に同期の回復を行う
ことができる。また、前方保護手段を備えることによ
り、単なる符号誤りの時にはクロックタイミングの調整
を行わなくすることができ、更にこの前方保護手段の段
数を変更可能にしたことにより、例えば誤り発生率が高
ければ保護段数を増やすなど、符号誤りの発生率に応じ
て前方保護段数を変えることができる。
【００１１】
【実施例】以下、本発明の実施例を図面に基いて説明す
る。なお、図４と同一の構成には同一符号を付してい
る。
る。なお、図４と同一の構成には同一符号を付してい
る。
【００１２】図１は、本発明の第１実施例に係るＣＭＩ
符号復号回路の回路図である。図１において、１１はＣ
ＭＩ符号信号の２倍の周波数を持つ２逓倍クロック信号
の入力端子である。この２逓倍クロック信号について
は、受信したＣＭＩ符号信号から再生する技術が確立さ
れているので、本実施例においてもこの技術により生成
した２逓倍クロック信号を用いる。１２はＣＭＩ符号復
号クロック出力端子であり、この端子からの出力は復号
後のデータ処理・伝送用のクロックとして用いられる。
１３は２逓倍クロック入力端子１１からの２逓倍クロッ
ク信号の立ち上がりでＣＭＩ符号信号をラッチするＰ−
ＤＦＦであり、１４はＰ−ＤＦＦ１３の出力とＣＭＩ符
号信号の反転との論理積をとることによりＣＭＩ符号信
号の立ち下がりを検出するＡＮＤ素子である。また、１
５はＣＭＩ符号信号の符号誤りを検出するためのＡＮＤ
素子、１６は２逓倍クロック信号の立ち下がりでＡＮＤ
素子１４の出力をラッチするＮ−ＤＦＦ、１７は２逓倍
クロック信号をＮ−ＤＦＦ１６の出力によりゲートする
ＡＮＤ素子、１８は連続した符号誤りをラッチするシフ
トレジスタ、１９は、シフトレジスタ１８の出力を受
け、符号誤りが４つ連続した場合に“１”を出力するこ
とにより、符号誤りの連続制限を検出するＡＮＤ素子、
２０はＡＮＤ素子１９の出力に従って、復号用クロック
信号を自走クロックのままにするか、それともＣＭＩ符
号信号の立ち下がりに基いて生成し直すかを選択するセ
レクタ、２１は復号用クロック信号生成のためのＰ−Ｄ
ＦＦである。なお、５〜８は従来技術で説明した回路の
場合と同じ構成である。
符号復号回路の回路図である。図１において、１１はＣ
ＭＩ符号信号の２倍の周波数を持つ２逓倍クロック信号
の入力端子である。この２逓倍クロック信号について
は、受信したＣＭＩ符号信号から再生する技術が確立さ
れているので、本実施例においてもこの技術により生成
した２逓倍クロック信号を用いる。１２はＣＭＩ符号復
号クロック出力端子であり、この端子からの出力は復号
後のデータ処理・伝送用のクロックとして用いられる。
１３は２逓倍クロック入力端子１１からの２逓倍クロッ
ク信号の立ち上がりでＣＭＩ符号信号をラッチするＰ−
ＤＦＦであり、１４はＰ−ＤＦＦ１３の出力とＣＭＩ符
号信号の反転との論理積をとることによりＣＭＩ符号信
号の立ち下がりを検出するＡＮＤ素子である。また、１
５はＣＭＩ符号信号の符号誤りを検出するためのＡＮＤ
素子、１６は２逓倍クロック信号の立ち下がりでＡＮＤ
素子１４の出力をラッチするＮ−ＤＦＦ、１７は２逓倍
クロック信号をＮ−ＤＦＦ１６の出力によりゲートする
ＡＮＤ素子、１８は連続した符号誤りをラッチするシフ
トレジスタ、１９は、シフトレジスタ１８の出力を受
け、符号誤りが４つ連続した場合に“１”を出力するこ
とにより、符号誤りの連続制限を検出するＡＮＤ素子、
２０はＡＮＤ素子１９の出力に従って、復号用クロック
信号を自走クロックのままにするか、それともＣＭＩ符
号信号の立ち下がりに基いて生成し直すかを選択するセ
レクタ、２１は復号用クロック信号生成のためのＰ−Ｄ
ＦＦである。なお、５〜８は従来技術で説明した回路の
場合と同じ構成である。
【００１３】次にこの回路の動作について説明する。Ｃ
ＭＩ符号入力端子１から入力されたＣＭＩ符号信号は、
２逓倍クロック入力端子からの２逓倍クロック信号の立
ち上がりのタイミングでＰ−ＤＦＦ１３にラッチされ
る。このＰ−ＤＦＦ１３の出力は、２逓倍クロック信号
の立ち上がりでラッチされるまでの時間だけ位相が遅れ
た、ＣＭＩ符号信号と同波形の信号になる。
ＭＩ符号入力端子１から入力されたＣＭＩ符号信号は、
２逓倍クロック入力端子からの２逓倍クロック信号の立
ち上がりのタイミングでＰ−ＤＦＦ１３にラッチされ
る。このＰ−ＤＦＦ１３の出力は、２逓倍クロック信号
の立ち上がりでラッチされるまでの時間だけ位相が遅れ
た、ＣＭＩ符号信号と同波形の信号になる。
【００１４】Ｐ−ＤＦＦ１３の出力は、ＡＮＤ素子１４
において、ＣＭＩ符号信号の反転との論理積をとられ
る。この論理積は、ＣＭＩ符号信号が“０”でかつＰ−
ＤＦＦ１３の出力が“１”のときに“１”となる。すな
わち、この論理積は、ＣＭＩ符号信号が“１”から
“０”に変わった直後に“１”になるので、これにより
ＣＭＩ符号信号の立ち下がりが検出できる。
において、ＣＭＩ符号信号の反転との論理積をとられ
る。この論理積は、ＣＭＩ符号信号が“０”でかつＰ−
ＤＦＦ１３の出力が“１”のときに“１”となる。すな
わち、この論理積は、ＣＭＩ符号信号が“１”から
“０”に変わった直後に“１”になるので、これにより
ＣＭＩ符号信号の立ち下がりが検出できる。
【００１５】ＡＮＤ素子１５はＣＭＩ符号信号の符号誤
りを検出するためのものである。ＣＭＩ符号信号の
“１”から“０”への変化、すなわち立ち下がりが、Ｃ
ＭＩ符号信号のデータの区切り目でない時に発生してい
れば、それが符号誤りである。ＡＮＤ素子１５は、この
ようなデータの区切り目でないときのＣＭＩ符号信号の
立ち下がりを検出することにより、符号誤りを検出す
る。より具体的には、ＡＮＤ素子１５は、ＡＮＤ素子１
４の出力と復号用クロック生成Ｐ−ＤＦＦ２１の出力で
ある復号用クロック信号との論理積をとることにより、
復号用クロック信号が“１”のときに起こるＣＭＩ符号
信号の立ち下がりを検出している。このように復号用ク
ロック信号が“１”の時にＣＭＩ符号信号の立ち下がり
が起こった場合、復号用クロック信号の立ち上がりでの
ＣＭＩ符号信号の値が“１”、復号用クロック信号の立
ち下がりでのＣＭＩ符号信号の値が“０”となる。この
場合、ＣＭＩ符号の前半ビットが“１”、後半ビットが
“０”であることになり、ＣＭＩ符号則に反し、復号が
できなくなる。よって、このような状態が起こった時、
符号誤りと判定される。もし、このような状態が連続し
た場合は、単なる突発的な符号誤りではなく、ＣＭＩ符
号信号と復号用クロック信号との同期がはずれているも
のと判定され、同期の回復が図られることになるが、同
期の回復についての詳細は後述する。
りを検出するためのものである。ＣＭＩ符号信号の
“１”から“０”への変化、すなわち立ち下がりが、Ｃ
ＭＩ符号信号のデータの区切り目でない時に発生してい
れば、それが符号誤りである。ＡＮＤ素子１５は、この
ようなデータの区切り目でないときのＣＭＩ符号信号の
立ち下がりを検出することにより、符号誤りを検出す
る。より具体的には、ＡＮＤ素子１５は、ＡＮＤ素子１
４の出力と復号用クロック生成Ｐ−ＤＦＦ２１の出力で
ある復号用クロック信号との論理積をとることにより、
復号用クロック信号が“１”のときに起こるＣＭＩ符号
信号の立ち下がりを検出している。このように復号用ク
ロック信号が“１”の時にＣＭＩ符号信号の立ち下がり
が起こった場合、復号用クロック信号の立ち上がりでの
ＣＭＩ符号信号の値が“１”、復号用クロック信号の立
ち下がりでのＣＭＩ符号信号の値が“０”となる。この
場合、ＣＭＩ符号の前半ビットが“１”、後半ビットが
“０”であることになり、ＣＭＩ符号則に反し、復号が
できなくなる。よって、このような状態が起こった時、
符号誤りと判定される。もし、このような状態が連続し
た場合は、単なる突発的な符号誤りではなく、ＣＭＩ符
号信号と復号用クロック信号との同期がはずれているも
のと判定され、同期の回復が図られることになるが、同
期の回復についての詳細は後述する。
【００１６】なお、ＡＮＤ素子１５では、さらにＡＮＤ
素子１９の出力の反転との論理積がとられているが、こ
れは本実施例においては４回連続して符号誤りが発生し
た場合には復号用クロックを生成し直すので、その際に
連続誤り数のカウントを一旦中止するためである。
素子１９の出力の反転との論理積がとられているが、こ
れは本実施例においては４回連続して符号誤りが発生し
た場合には復号用クロックを生成し直すので、その際に
連続誤り数のカウントを一旦中止するためである。
【００１７】さて、ＡＮＤ素子１５で検出されたＣＭＩ
符号信号の符号誤りは、シフトレジスタ１８にラッチさ
れる。シフトレジスタ１８へのラッチのタイミングは、
ＡＮＤ素子１７の出力信号、すなわちＰ−ＤＦＦ１６の
出力によってゲートされた２逓倍クロック信号によって
与えられる。ＡＮＤ素子１７の出力はＣＭＩ符号信号の
立ち下がりを示しているので、シフトレジスタ１８には
ＣＭＩ符号信号の立ち下がり毎に、その立ち下がりが符
号誤りによるものであれば“１”、符号誤りでなければ
“０”がラッチされることになる。
符号信号の符号誤りは、シフトレジスタ１８にラッチさ
れる。シフトレジスタ１８へのラッチのタイミングは、
ＡＮＤ素子１７の出力信号、すなわちＰ−ＤＦＦ１６の
出力によってゲートされた２逓倍クロック信号によって
与えられる。ＡＮＤ素子１７の出力はＣＭＩ符号信号の
立ち下がりを示しているので、シフトレジスタ１８には
ＣＭＩ符号信号の立ち下がり毎に、その立ち下がりが符
号誤りによるものであれば“１”、符号誤りでなければ
“０”がラッチされることになる。
【００１８】本実施例ではシフトレジスタ１８の段数が
４段であるため、符号誤りが４回連続するとＡＮＤ素子
１９の出力が“１”になり、同期はずれが生じたものと
判定される。これが前方保護であり、単なる突発的な符
号誤りによってクロックタイミングが変わらないように
なっている。同期はずれと判定された場合には、以下の
ように同期の回復が行われる。
４段であるため、符号誤りが４回連続するとＡＮＤ素子
１９の出力が“１”になり、同期はずれが生じたものと
判定される。これが前方保護であり、単なる突発的な符
号誤りによってクロックタイミングが変わらないように
なっている。同期はずれと判定された場合には、以下の
ように同期の回復が行われる。
【００１９】まず、ＡＮＤ素子１９の出力が“１”に変
わると、セレクタ２０がＢ入力側に切り替わって、ＡＮ
Ｄ素子１４の出力が復号用クロック生成Ｐ−ＤＦＦ２１
の入力とされる。このときのＡＮＤ素子１４の出力はＣ
ＭＩ符号信号の区切り目状態を表す“１”であり、この
出力“１”が２逓倍クロック信号によってＰ−ＤＦＦ２
１にラッチされる。これにより、復号用クロックのタイ
ミングが調整されたことになる。
わると、セレクタ２０がＢ入力側に切り替わって、ＡＮ
Ｄ素子１４の出力が復号用クロック生成Ｐ−ＤＦＦ２１
の入力とされる。このときのＡＮＤ素子１４の出力はＣ
ＭＩ符号信号の区切り目状態を表す“１”であり、この
出力“１”が２逓倍クロック信号によってＰ−ＤＦＦ２
１にラッチされる。これにより、復号用クロックのタイ
ミングが調整されたことになる。
【００２０】同時に、ＡＮＤ素子１９の出力は、反転さ
れてＡＮＤ素子１５の入力となるので、ＡＮＤ素子１９
の出力が“１”になるとＡＮＤ素子１５の出力は“０”
になる。従って、シフトレジスタ１８には次に“０”が
ラッチされ、連続誤り数のカウントは一旦中断される。
このようにしてシフトレジスタ１８に“０”がラッチさ
れると、ＡＮＤ素子１９の出力が“０”になる。ＡＮＤ
素子１９の出力が“０”になるとセレクタ２０がＡ入力
側に切り替わり、復号用クロック生成Ｐ−ＤＦＦ２１は
自分自身のＱ出力の反転を入力とするようになる。以
降、復号用クロック生成Ｐ−ＤＦＦ２１は、自分自身の
Ｑ出力の反転を２逓倍クロック信号によってラッチする
ことにより、“０”、“１”の出力を交互に繰り返す。
すなわち、このような復号用クロック生成Ｐ−ＤＦＦ２
１のトグル動作により、復号用クロックが得られる。
れてＡＮＤ素子１５の入力となるので、ＡＮＤ素子１９
の出力が“１”になるとＡＮＤ素子１５の出力は“０”
になる。従って、シフトレジスタ１８には次に“０”が
ラッチされ、連続誤り数のカウントは一旦中断される。
このようにしてシフトレジスタ１８に“０”がラッチさ
れると、ＡＮＤ素子１９の出力が“０”になる。ＡＮＤ
素子１９の出力が“０”になるとセレクタ２０がＡ入力
側に切り替わり、復号用クロック生成Ｐ−ＤＦＦ２１は
自分自身のＱ出力の反転を入力とするようになる。以
降、復号用クロック生成Ｐ−ＤＦＦ２１は、自分自身の
Ｑ出力の反転を２逓倍クロック信号によってラッチする
ことにより、“０”、“１”の出力を交互に繰り返す。
すなわち、このような復号用クロック生成Ｐ−ＤＦＦ２
１のトグル動作により、復号用クロックが得られる。
【００２１】このように、本実施例では、連続４回の符
号誤りが検出され同期はずれと判定された場合、セレク
タ２０を切り替えてＡＮＤ素子１４の出力を復号用クロ
ック生成Ｐ−ＤＦＦ２１の入力とすることにより、ＣＭ
Ｉ符号信号の立ち下がりのタイミングを基準にしてクロ
ックタイミングを調整している。そして、クロックタイ
ミングの調整の後は、Ｐ−ＤＦＦ２１のトグル動作によ
り復号用クロック信号が生成される。
号誤りが検出され同期はずれと判定された場合、セレク
タ２０を切り替えてＡＮＤ素子１４の出力を復号用クロ
ック生成Ｐ−ＤＦＦ２１の入力とすることにより、ＣＭ
Ｉ符号信号の立ち下がりのタイミングを基準にしてクロ
ックタイミングを調整している。そして、クロックタイ
ミングの調整の後は、Ｐ−ＤＦＦ２１のトグル動作によ
り復号用クロック信号が生成される。
【００２２】このあと、このようにして生成され、同期
が調整された復号用クロックを用いて、Ｐ−ＤＦＦ５お
よび６、Ｎ−ＤＦＦ７、ＥＸＮＯＲ素子８によってＣＭ
Ｉ符号信号の復号が行われるが、この復号動作は従来技
術のものと同様である。
が調整された復号用クロックを用いて、Ｐ−ＤＦＦ５お
よび６、Ｎ−ＤＦＦ７、ＥＸＮＯＲ素子８によってＣＭ
Ｉ符号信号の復号が行われるが、この復号動作は従来技
術のものと同様である。
【００２３】次に本発明の第２実施例について図２に基
いて説明する。
いて説明する。
【００２４】上記第１実施例ではＣＭＩ符号誤りの前方
保護段数が固定されていたが、本実施例は符号誤りの度
合いに応じて前方保護段数を変更できるようにしたもの
である。本実施例では、図２に示すように、ｎ段のシフ
トレジスタ２３を設け、前方保護段数外部設定端子２２
からの入力によって、シフトレジスタ２３の有効段数を
任意に設定することが可能である。これにより、例えば
符号誤りが頻発するような状況ならシフトレジスタ２３
の有効段数を増やして前方保護段数を増やすなど、符号
誤りの発生率に応じて前方保護段数を変更することでき
る。
保護段数が固定されていたが、本実施例は符号誤りの度
合いに応じて前方保護段数を変更できるようにしたもの
である。本実施例では、図２に示すように、ｎ段のシフ
トレジスタ２３を設け、前方保護段数外部設定端子２２
からの入力によって、シフトレジスタ２３の有効段数を
任意に設定することが可能である。これにより、例えば
符号誤りが頻発するような状況ならシフトレジスタ２３
の有効段数を増やして前方保護段数を増やすなど、符号
誤りの発生率に応じて前方保護段数を変更することでき
る。
【００２５】なお、上記第２実施例ではシフトレジスタ
２３の有効段数の設定を外部設定端子２２からの入力に
よって行っていたが、第３実施例として、図３に示すよ
うにメモリ２４を設け、このメモリ２４をデータ端子２
５、アドレス端子２６および書き込みイネーブル端子２
７によってコントロールすることにより、シフトレジス
タ２３の段数を任意に設定できるようにすることも可能
である。
２３の有効段数の設定を外部設定端子２２からの入力に
よって行っていたが、第３実施例として、図３に示すよ
うにメモリ２４を設け、このメモリ２４をデータ端子２
５、アドレス端子２６および書き込みイネーブル端子２
７によってコントロールすることにより、シフトレジス
タ２３の段数を任意に設定できるようにすることも可能
である。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
ＣＭＩ符号信号に同期した復号用クロック信号をＣＭＩ
復号回路内部で得ることができると共に、符号誤り発生
率に応じて前方保護の段数を任意に設定することができ
る。
ＣＭＩ符号信号に同期した復号用クロック信号をＣＭＩ
復号回路内部で得ることができると共に、符号誤り発生
率に応じて前方保護の段数を任意に設定することができ
る。
【図１】本発明の第１実施例に係るＣＭＩ符号復号回路
の回路図である。
の回路図である。
【図２】本発明の第２実施例に係るＣＭＩ符号復号回路
の回路図である。
の回路図である。
【図３】本発明の第３実施例に係るＣＭＩ符号復号回路
の回路図である。
の回路図である。
【図４】従来のＣＭＩ符号復号回路を示す回路図であ
る。
る。
【図５】従来のＣＭＩ符号復号回路の動作を示すタイム
チャートである。
チャートである。
１ ＣＭＩ符号入力端子 ３ 復号データ出力端子 ４ リセット端子 ５ ポジティブエッジＤフリップフロップ ６ ポジティブエッジＤフリップフロップ ７ ネガティブエッジＤフリップフロップ ８ ＥＸＮＯＲ素子 １１ ２逓倍クロック入力端子 １２ ＣＭＩ符号復号クロック出力端子 １３ ポジティブエッジＤフリップフロップ １４ ＡＮＤ素子 １５ ＡＮＤ素子 １６ ネガティブエッジＤフリップフロップ １７ ＡＮＤ素子 １８ シフトレジスタ １９ ＡＮＤ素子 ２０ セレクタ ２１ 復号用クロック生成ポジティブエッジＤフリップ
フロップ ２２ 前方保護段数外部設定端子 ２３ ｎ段シフトレジスタ
フロップ ２２ 前方保護段数外部設定端子 ２３ ｎ段シフトレジスタ
Claims (2)
- 【請求項１】 ＣＭＩ符号信号の周波数の２倍の周波数
をもつ２逓倍クロック信号からＣＭＩ符号信号の周波数
と同じ周波数の復号用クロック信号を生成する復号用ク
ロック生成手段と、 前記２逓倍クロック信号を用いてＣＭＩ符号信号の立ち
下がりを検出する立ち下がり検出手段と、 前記立ち下がり検出手段の出力と前記復号用クロック信
号とからＣＭＩ符号信号の符号誤りを検出する符号誤り
検出手段と、 前記符号誤りが所定回数連続する場合にのみＣＭＩ符号
信号と復号用クロック信号との同期はずれが生じたもの
と判定することにより、復号用クロックの前方保護を行
う前方保護手段と、 前記前方保護手段によって同期はずれが検出されたとき
に前記立ち下がり検出手段の出力を用いて復号用クロッ
ク信号の同期を調整する復号用クロック同期調整手段
と、 を含むことを特徴とするＣＭＩ符号復号回路。 - 【請求項２】 ＣＭＩ符号信号の周波数の２倍の周波数
をもつ２逓倍クロック信号からＣＭＩ符号信号の周波数
と同じ周波数の復号用クロック信号を生成する復号用ク
ロック生成手段と、 前記２逓倍クロック信号を用いてＣＭＩ符号信号の立ち
下がりを検出する立ち下がり検出手段と、 前記立ち下がり検出手段の出力と前記復号用クロック信
号とからＣＭＩ符号信号の符号誤りを検出する符号誤り
検出手段と、 前記符号誤りが所定回数連続した場合にのみＣＭＩ符号
信号と復号用クロック信号との同期はずれが生じたもの
と判定することにより、復号用クロックの前方保護を行
う前方保護手段と、 前記前方保護手段によって同期はずれが検出されたとき
に前記立ち下がり検出手段の出力を用いて復号用クロッ
ク信号の同期を調整する復号用クロック同期調整手段
と、 前記前方保護手段における同期はずれの判定基準となる
符号誤りの連続回数を設定する前方保護段数設定手段
と、 を含むことを特徴とするＣＭＩ符号復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5210603A JPH0766731A (ja) | 1993-08-25 | 1993-08-25 | Ｃｍｉ符号復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5210603A JPH0766731A (ja) | 1993-08-25 | 1993-08-25 | Ｃｍｉ符号復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766731A true JPH0766731A (ja) | 1995-03-10 |
Family
ID=16592066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5210603A Pending JPH0766731A (ja) | 1993-08-25 | 1993-08-25 | Ｃｍｉ符号復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766731A (ja) |
-
1993
- 1993-08-25 JP JP5210603A patent/JPH0766731A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5194828A (en) | Double PLL device | |
| KR0153952B1 (ko) | 고속 디지털 데이터 리타이밍 장치 | |
| JP2002281007A (ja) | 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路 | |
| JPS60227541A (ja) | ディジタルｐｌｌ回路 | |
| JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
| US5689530A (en) | Data recovery circuit with large retime margin | |
| US5610953A (en) | Asynchronous low latency data recovery apparatus and method | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| JP2003134097A (ja) | データ復元回路及びデータ復元方法 | |
| US6298104B1 (en) | Clock recovery circuit | |
| US5592519A (en) | Dual frequency clock recovery using common multitap line | |
| JPH07131448A (ja) | 位相比較回路 | |
| US6339833B1 (en) | Automatic recovery from clock signal loss | |
| US6222392B1 (en) | Signal monitoring circuit for detecting asynchronous clock loss | |
| JPH0766731A (ja) | Ｃｍｉ符号復号回路 | |
| US6891417B2 (en) | Circuits and methods for alignment of signals in integrated circuits | |
| US4327442A (en) | Clock recovery device | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| US5148450A (en) | Digital phase-locked loop | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JP2891814B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| JPH06104741A (ja) | ディジタルｐｌｌ装置 |