JP3586578B2 - エッジ検出回路 - Google Patents
エッジ検出回路 Download PDFInfo
- Publication number
- JP3586578B2 JP3586578B2 JP02413599A JP2413599A JP3586578B2 JP 3586578 B2 JP3586578 B2 JP 3586578B2 JP 02413599 A JP02413599 A JP 02413599A JP 2413599 A JP2413599 A JP 2413599A JP 3586578 B2 JP3586578 B2 JP 3586578B2
- Authority
- JP
- Japan
- Prior art keywords
- edge detection
- input
- edge
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はエッジ検出回路に関し、特にクロック断検出回路やアラーム（エラー）検出回路等に用いられるエッジ検出回路に関する。
【０００２】
【従来の技術】
従来、エッジ検出回路においては、入力した信号の立上りまたは立下りのエッジを検出しており、クロック断検出やエラーパルス検出等の検出回路に用いられている。
【０００３】
このエッジ検出回路としては、特開平９−９３０９９号公報に記載された回路例がある。図９はこの公報に記載されたエッジ検出回路の一例を示している。図９において、エッジ検出回路は４個のＤ−フリップフロップ（以下、ＦＦとする）１１〜１４を直列に接続しかつ入力信号が１番目のＤ−ＦＦ１１に入力される第１のＤ−ＦＦ群と、エッジ検出を行うか否かを指示するエッジ検出制御信号を受けかつ２個のＤ−ＦＦ２１，２２を直列に接続した第２のＤ−ＦＦ群と、第１のＤ−ＦＦ群の１段目の出力と第２のＤ−ＦＦ群の１段目の反転出力及びその２段目の出力とを入力とするアンド（ＡＮＤ）回路５１と、このアンド回路５１の出力を受ける第３のＤ−ＦＦ３１と、第１のＤ−ＦＦ群の正転及び反転各出力を入力とするアンド回路４１，４２と、アンド回路４１，４２の出力を入力とするオア（ＯＲ）回路６１とから構成されている。
【０００４】
Ｄ−ＦＦ１１〜１４，２１，２２はクロックＣＬＫの立上り同期で、Ｄ−ＦＦ３１はクロックＣＬＫの立下り同期で動作し、またＤ−ＦＦ１１はリセット付きＦＦ、Ｄ−ＦＦ１３はセット付きＦＦ、Ｄ−ＦＦ１４はセット、リセット付きＦＦである。
【０００５】
次に、上記のエッジ検出回路の動作について説明する。Ｄ−ＦＦ１１〜１４は入力信号ＩＮを受け、クロックＣＬＫの立上りに同期してＤ−ＦＦ１１からＤ−ＦＦ１４へと順次入力信号ＩＮをシフトする。アンド回路４１はＤ−ＦＦ１１〜１３の出力とＤ−ＦＦ１４の反転出力とを入力し、入力信号ＩＮの立上りエッジの検出を行う。アンド回路４２はＤ−ＦＦ１１〜１３の反転出力とＤ−ＦＦ１４の出力とを入力することで、入力信号ＩＮの立下りエッジ検出を行う。
【０００６】
Ｄ−ＦＦ２１，２２はエッジ検出制御信号ＥＮＢを受け、アンド回路５１はＤ−ＦＦ１１，２２の出力とＤ−ＦＦ２１の反転出力とを入力し、Ｄ−ＦＦ３１はアンド回路５１の出力を入力する。また、エッジ検出信号ＥＮＢをＤ−ＦＦ１１のリセット端子に入力し、Ｄ−ＦＦ２１の出力をＤ−ＦＦ１４のリセット端子に入力し、Ｄ−ＦＦ３１の出力をＤ−ＦＦ１３，１４のセット端子に入力する。
【０００７】
エッジ検出制御信号ＥＮＢはクロックＣＬＫに同期した信号で、これがロウ・レベルの時にエッジ検出状態、ハイ・レベルの時にエッジ非検出状態をそれぞれ示す信号である。エッジ検出制御信号ＥＮＢがハイ・レベルになるとＤ−ＦＦ１１がリセットされ、次のクロックＣＬＫの立上りに同期してＤ−ＦＦ１４がリセットされる。
【０００８】
Ｄ−ＦＦ１１の出力がハイ・レベルの時、エッジ検出制御信号ＥＮＢの立下りエッジをＤ−ＦＦ２１，２２及びアンド回路５１で検出し、クロックＣＬＫの立下りでＤ−ＦＦ３１の出力がハイ・レベルになってＤ−ＦＦ１３，１４をセットする。
【０００９】
【発明が解決しようとする課題】
上述した従来のエッジ検出回路では、任意に設定した測定基準パルス信号を基にパルス間隔毎の立上りまたは立下りのエッジ検出を行うため、測定基準パルス信号をエッジ検出制御信号ＥＮＢに入力すると、測定基準パルス信号入力がロウ・レベルの区間ではエッジ検出を行うが、測定基準パルス信号入力がハイ・レベルとなる区間では入力信号が入力されるＤ−ＦＦ１１がリセット状態となり、入力信号を受付けなくなってしまう。
【００１０】
このため、エッジ検出制御信号ＥＮＢがハイ・レベルとなる区間はエッジ非検出区間であると同時に、エッジ未検出となるデット・タイム区間となってしまうという問題がある。
【００１１】
また、入力信号ＩＮをクロックＣＬＫの立上りに同期してＤ−ＦＦ１１からＤ−ＦＦ１４へと順次シフトし、各Ｄ−ＦＦ１１〜１４の正転及び反転出力をアンド回路４１，４２に入力することで入力信号のエッジ検出を行うようになっているため、入力信号のパルス幅がクロックＣＬＫ入力の４周期以上でないと、シフトした入力信号がアンド回路４１，４２で相互に打ち消し合い、入力信号の立上り及び立下りのエッジが無くなる。このため、入力信号のパルス幅がクロックＣＬＫの３周期以内であると、立上りまたは立下りのエッジ検出ができないという問題もある。
【００１２】
そこで、本発明の目的は上記の問題点を解消し、測定基準パルス入力によるエッジ検出回路のリセット時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイムを除去することができるエッジ検出回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によるエッジ検出回路は、任意にパルス信号発生間隔を設定した一定期間を示す測定基準パルス信号の入力によって前記測定基準パルス信号のパルス間隔毎に入力信号の立上り及び立下りのうちの少なくとも一方を検出するエッジ検出回路であって、各々異なるリセット時間を有する第１及び第２のエッジ検出手段を備え、前記測定基準パルスの入力で前記第１のエッジ検出手段がリセットされた時に前記入力信号の立上り及び立下りのうちの少なくとも一方を前記第２のエッジ検出手段で検出するよう構成している。
【００１４】
すなわち、本発明のエッジ検出回路は、任意に設定した測定基準パルス信号の入力によって測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路において、測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路を、リセット時間の異なる２系統のＤ−ＦＦで構成している。
【００１５】
このリセット時間の異なる２系統のエッジ検出回路において、第１のエッジ検出回路は入力信号のエッジでセットされ、測定基準パルスの立上りでリセットされる。一方、第２のエッジ検出回路は第１のエッジ検出回路がリセットされる時に検出可能状態となり、入力信号のエッジ検出を行う。
【００１６】
第２のエッジ検出回路のリセットは測定基準パルスの立下りで行う。これによって、第１のエッジ検出回路が未検出期間に見逃した入力信号のエッジを第２のエッジ検出回路が検出し、これを検出期間にある第１のエッジ検出回路に再び入力させて検出させることが可能となる。
【００１７】
したがって、測定基準パルス入力によるエッジ検出回路クリア時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイム期間を除去するという効果が得られる。また、測定基準パルスをクロックＣＬＫの二倍の周期にすることで、一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出回路に切換えることが可能となる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるエッジ検出回路の構成を示す図である。図において、本発明の一実施例によるエッジ検出回路はＤ−フリップフロップ（以下、ＦＦとする）Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２と、オア（ＯＲ）回路Ｄ１〜Ｄ３と、アンド（ＡＮＤ）回路Ｅ１と、ｎ段カウンタＦ１と、デコーダＧ１とから構成されている。
【００１９】
Ｄ−ＦＦＡ１，Ｂ１はクロックＣＬＫの立下り同期、Ｄ−ＦＦＡ２，Ｂ２，Ｃ１，Ｃ２はクロックＣＬＫの立上り同期で動作するＤ−ＦＦである。また、Ｄ−ＦＦＡ１，Ｂ１はリセット付きのＤ−ＦＦである。
【００２０】
ｎ段カウンタＦ１はクロックの立上り同期で、０値から（２ｎ −１）値までのカウント・アップ動作するカウンタ回路である。また、ｎ段カウンタＦ１は（２ｎ −１）値までカウント・アップしたら０値に戻り、再度カウント・アップを開始するカウンタ回路である。
【００２１】
デコーダＧ１はｎ本のデータ入力で表せられる２ｎ 値から、１値または複数値をデコードして出力するデコーダ回路である。また、デコーダＧ１はｍ本のデコーダ制御信号入力ＣＮＴによって２ｍ 通りの出力が得られる。
【００２２】
入力信号ＩＮはＤ−ＦＦＣ１に入力され、シフト・レジスタ動作のＤ−ＦＦＣ１，Ｃ２でクロックＣＬＫの立上りに同期して順次シフトされる。アンド回路Ｅ１はＤ−ＦＦＣ１の正転出力とＤ−ＦＦＣ２の反転出力とが入力され、入力信号ＩＮから入力される立上りエッジを持ったパルスがクロックＣＬＫの周期の２倍以上になっても、常に入力信号ＩＮの立上りエッジを基にクロックＣＬＫの１周期のハイ・レベルのパルスを微分整形して出力する。
【００２３】
オア回路Ｄ１はＤ−ＦＦＡ１，Ｂ２の出力とアンド回路Ｅ１の出力とが入力され、Ｄ−ＦＦＡ１はオア回路Ｄ１の出力が入力される。また、デコーダＧ１の出力をＤ−ＦＦＡ１のリセット端子に入力する。
【００２４】
同様に、オア回路Ｄ２はＤ−ＦＦＢ１の出力とアンド回路Ｅ１の出力とが入力され、Ｄ−ＦＦＢ１はオア回路Ｄ２の出力が入力される。また、デコーダＧ１の反転出力をＤ−ＦＦＢ１のリセット端子に入力する。
【００２５】
このため、アンド回路Ｅ１からの入力信号ＩＮのパルスがオア回路Ｄ１を通ってＤ−ＦＦＡ１に入力されると、Ｄ−ＦＦＡ１からオア回路Ｄ１への帰還ループによって、デコーダＧ１からの測定基準パルスがリセット端子に入力されない限り、Ｄ−ＦＦＡ１はハイ・レベルを保持し続けることとなる。オア回路Ｄ２及びＤ−ＦＦＢ１の構成も上記のオア回路Ｄ１及びＤ−ＦＦＡ１の構成と同様であり、同様の動作となる。
【００２６】
Ｄ−ＦＦＡ１，Ｂ１のリセット条件はＤ−ＦＦＡ１がデコードＧ１から出力される測定基準パルスのハイ・レベルでリセット状態とし、Ｄ−ＦＦＢ１は測定基準パルスのロウ・レベルでリセット状態となる。
【００２７】
Ｄ−ＦＦＡ１，Ｂ１のリセット条件を上記のような異なったリセット条件とするのは、一定間隔にＤ−ＦＦＡ１のリセット端子に入力されるデコードＧ１からの測定基準パルス出力によるＤ−ＦＦＡ１のリセット状態時に、アンド回路Ｅ１からの入力信号ＩＮのパルスが入力されてもリセット条件の異なるＤ−ＦＦＢ１でアンド回路Ｅ１からの入力ＩＮのパルスを検出するためである。
【００２８】
Ｄ−ＦＦＢ２はＤ−ＦＦＢ１の出力を入力とし、クロックＣＬＫに同期してＤ−ＦＦＢ１の出力をシフト出力し、Ｄ−ＦＦＡ１のリセット状態の解除後にＤ−ＦＦＢ１のエッジ検出結果をＤ−ＦＦＡ１に反映させるために設けられている。
【００２９】
したがって、任意に設定した一定期間でのエッジ検出における入力信号ＩＮのエッジ未検出となるデット・タイムを除去することができる。また、デコーダＧ１のデコード値を奇数値または偶数値に設定し、測定基準パルスをクロックＣＬＫの二倍の周期にすることで一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出に切換えることができる。
【００３０】
オア回路Ｄ３はエッジ検出を行うＤ−ＦＦを、異なるリセット条件でＤ−ＦＦＡ１とＤ−ＦＦＢ１との２系統に分けているため、Ｄ−ＦＦＡ１，Ｂ１夫々の出力を入力として２つのエッジ検出信号を１つのエッジ検出信号にする。Ｄ−ＦＦＡ２はオア回路Ｄ３で１つにまとめたエッジ検出信号をクロックＣＬＫに同期してシフトし、エッジ検出信号出力ＯＵＴとする。
【００３１】
ｎ段カウンタＦ１はｎ本の出力を持ち、クロックＣＬＫの立上りに同期してカウント・アップした値を出力する。デコーダＧ１はｎ段カウンタＦ１からのカウント・アップ値出力ｎ本が入力され、設定した値が入力された時にのみハイ・パルスを出力する。したがって、（ｎ段カウンタＦ１）＋（デコーダＧ１）の回路によって、一定間隔の測定基準パルスを生成する。また、デコーダＧ１に入力するｍ本のデコード制御信号ＣＮＴによって、デコーダＧ１は２ｍ 通りの測定基準パルスを出力することができる。上記のｎ段カウンタＦ１及びデコーダＧ１については当業者にとってよく知られているので、その詳細な構成及び動作についての説明は省略する。
【００３２】
図２は図１のエッジ検出回路に入力される入力信号が測定基準パルス間に入力された時の動作を示すタイミングチャートである。これら図１及び図２を参照して本発明の一実施例の動作について説明する。
【００３３】
以下、デコーダＧ１のデコード値によって任意に設定した一定期間に、立上りエッジを持ったパルスが入力信号ＩＮから入力された時のエッジ検出動作について説明する。
【００３４】
任意に設定可能な入力信号ＩＮの立上りエッジ検出測定期間ｔ１，ｔ２，・・・において、立上りエッジを持ったパルスが入力信号ＩＮから入力されると、クロックＣＬＫに同期してＤ−ＦＦＣ１，Ｃ２でシフトされ、Ｄ−ＦＦＣ１の出力及びＤ−ＦＦＣ２の反転出力を入力とするアンド回路Ｅ１でクロックＣＬＫに同期したクロックＣＬＫの１周期幅のパルスに微分整形して出力する。
【００３５】
Ｄ−ＦＦＡ１はオア回路Ｄ１を介して、このアンド回路Ｅ１から出力された入力信号ＩＮのパルスをクロックＣＬＫの反転に同期して取込み、デコードＧ１からの測定基準パルスのハイ・パルスが出力されるまで、Ｄ−ＦＦＡ１はハイ・レベルを保持し続ける。Ｄ−ＦＦＡ１の出力がオア回路Ｄ３を介してＤ−ＦＦＡ２に入力され、入力されたＤ−ＦＦＡ１の出力がクロックＣＬＫの正転に同期してシフト出力され、エッジ検出信号ＯＵＴとして出力される。
【００３６】
尚、測定基準パルスはハイ・パルスであるため、Ｄ−ＦＦＢ１はリセット状態であり、Ｄ−ＦＦＢ１及びＤ−ＦＦＢ１の出力をクロックＣＬＫの正転に同期してシフトするＤ−ＦＦＢ２は共にロウ・レベルを出力する。
【００３７】
図３は図１のエッジ検出回路において一定期間の測定制御を行う測定基準パルスをまたぐ、入力信号ＩＮからの立上りエッジを持ったパルスが入力された時の動作を示すタイミングチャートである。
【００３８】
この図３に示すように、入力信号ＩＮから入力される立上りエッジを持ったパルスが測定期間を示す測定基準パルス周期より長いパルスであった場合等によって、測定基準パルスをまたいで立上りエッジを持ったパルスが入力信号ＩＮから入力されてもＤ−ＦＦＣ１，Ｃ２及びアンド回路Ｅ１によって、最小パルス幅となるクロックＣＬＫの１周期幅のパルスに微分整形するため、エッジ検出信号出力は入力信号ＩＮの立上りエッジのあった測定期間でのみ出力され、次の測定期間に誤ってエッジ検出信号を出力することはない。
【００３９】
図４は図１のエッジ検出回路において立上りエッジを持ったパルスが入力信号ＩＮより入力され、アンド回路Ｅ１から微分整形された出力パルスが一定期間の測定制御を行う測定基準パルスと一致する時の動作を示すタイミングチャートである。
【００４０】
この図４に示すように、Ｄ−ＦＦＡ１は測定基準パルスのハイ・レベルでリセット状態となり、測定基準パルスのハイ・レベル内にアンド回路Ｅ１からの入力信号ＩＮの微分整形パルスが入力されても受付けないが、Ｄ−ＦＦＡ１のリセット条件と異なる（正反対の）リセット条件であるＤ−ＦＦＢ１が測定基準パルスのハイ・レベルで動作状態となり、アンド回路Ｅ１からの入力信号ＩＮの微分整形パルスを受付ける。
【００４１】
このため、Ｄ−ＦＦＡ１がリセット状態となる測定基準パルスのハイ・レベル時に入力信号ＩＮから立上りエッジを持ったパルスが入力されても、立上りエッジの未検出を防ぐことができる。
【００４２】
また、Ｄ−ＦＦＢ１の出力をクロックＣＬＫに同期してシフトするＤ−ＦＦＢ２の出力がオア回路Ｄ１を介してＤ−ＦＦＡ１に入力されるため、測定基準パルスがハイ・レベル（Ｄ−ＦＦＡ１がリセット状態）の時に、Ｄ−ＦＦＢ１で行ったエッジ検出結果を測定基準パルスがロウ・レベルとなり、リセット状態から正常動作状態へ復帰したＤ−ＦＦＡ１に反映させることができる。
【００４３】
図５は図１のｎ段カウンタＦ１及びデコーダＧ１によって生成出力される測定基準パルスの例を示すタイミングチャートである。仮に、ｎ段カウンタＦ１の段数を４段とすると、この４段カウンタのカウント値出力は図５のタイミングチャートに示すように、クロックＣＬＫに同期して０〜Ｆｈｅｘの値を出力する。
【００４４】
デコーダＧ１はこのカウント値出力を受け、任意の値をデコードすることによって、任意に一定間隔の測定基準パルスを生成出力することができる。図５の測定基準パルス＃１はデコーダＧ１のデコード値をＦｈｅｘにした時に生成出力される測定基準パルスである。また、測定基準パルス＃２はデコーダＧ１のデコード値を奇数値にした場合の測定基準パルスであり、測定基準パルス＃３はデコード値を０〜２ｈｅｘと連続した値にした場合の測定基準パルスである。
【００４５】
図６は本発明の他の実施例によるエッジ検出回路の構成を示す図である。図において、本発明の他の実施例によるエッジ検出回路はエッジ検出／エッジ非検出制御入力とするＥＮＢ入力を増やし、インバータＨ１及びデコードＧ１の出力とＤ−ＦＦＡ１，Ｂ１のリセット入力間にオア回路Ｄ４，アンド回路Ｅ２を追加した以外は図１に示す本発明の一実施例と同様の構成となっており、同一構成要素には同一符号を付してある。
【００４６】
追加したオア回路Ｄ４にはデコードＧ１の出力と、新たに増やしたエッジ検出／エッジ非検出制御入力ＥＮＢを入力し、このオア回路Ｄ４の出力をＤ−ＦＦＡ１のリセット入力とする。同様に、追加したアンド回路Ｅ２にもデコードＧ１の出力と、追加したインバータＨ１に入力して反転としたエッジ検出／エッジ非検出制御入力ＥＮＢとを入力し、このアンド回路Ｅ２の出力をＤ−ＦＦＢ１のリセット入力とする。
【００４７】
したがって、新たに増やしたエッジ検出／エッジ非検出制御入力ＥＮＢがロウ・レベルの時はＤ−ＦＦＡ１，Ｂ１が正常動作するが、エッジ検出／エッジ非検出制御入力ＥＮＢをハイ・レベルにすると、Ｄ−ＦＦＡ１，Ｂ１は共にリセット状態となり、入力信号ＩＮのパルスであるアンド回路Ｅ１の出力を受付けなくなる。すなわち、エッジ検出／エッジ非検出制御入力ＥＮＢによって、入力信号ＩＮのエッジ検出動作を行うか（検出）／行わないか（非検出）の制御が可能となる。
【００４８】
図７は本発明の別の実施例によるエッジ検出回路の構成を示す図である。図において、本発明の別の実施例によるエッジ検出回路はＤ−ＦＦＪ１とアンド回路Ｅ３とｎ段カウンタＦ２とｎｂｉｔＤ−ＦＦＫ１とを追加し、Ｄ−ＦＦＡ１，Ｂ１のリセット入力をデコーダＧ１の出力から追加したアンド回路Ｅ３の出力に変更し、デコードＧ１の出力を追加したｎ段カウンタＦ２の同期リセット端子及びｎｂｉｔＤ−ＦＦＫ１のイネーブル端子に入力するようにした以外は図１に示す本発明の一実施例と同様の構成となっており、同一構成要素には同一符号を付してある。
【００４９】
図８は本発明の別の実施例によるエッジ検出回路の動作を示すタイムチャートである。これら図７及び図８を参照して本発明の別の実施例によるエッジ検出回路で、一定期間内で複数のエッジ検出を行い、その都度エッジ検出パルスを出力する場合の動作について説明する。
【００５０】
本発明の一実施例によるエッジ検出回路の動作説明で説明したように、Ｄ−ＦＦＡ２から出力されるエッジ検出信号とＤ−ＦＦＡ１から出力されるエッジ検出信号とをクロックＣＬＫに同期してシフト出力するＤ−ＦＦＪ１の出力をアンド回路Ｅ３に入力することで、Ｄ−ＦＦＡ２から出力されたエッジ検出信号を微分整形する。
【００５１】
このアンド回路Ｅ３から出力された微分整形パルスをＤ−ＦＦＡ１，Ｂ１のリセット端子に入力し、エッジ検出時にハイ・レべルを保持するための（Ｄ−ＦＦＡ１とオア回路Ｄ１との間）及び（Ｄ−ＦＦＢ１とオア回路Ｄ２との間）の帰還ループをクリアする。したがって、アンド回路Ｅ３は入力信号ＩＮの立上りエッジ毎に検出されたエッジ検出信号を出力することができる。
【００５２】
ｎ段カウンタＦ２は入力信号ＩＮの立上りエッジ検出毎にエッジ検出信号を出力するアンド回路Ｅ３の出力をカウント・アップ動作イネーブル端子に入力し、検出されたエッジの数をクロックＣＬＫの反転に同期してカウントする。また、ｎ段カウンタＦ２はクロックＣＬＫの正転同期リセット端子にデコーダＧ１から出力される測定基準パルスを入力し、測定基準パルス毎にエッジ検出カウント値をクリアする。
【００５３】
ｎｂｉｔＤ−ＦＦＫ１は動作イネーブル端子にデコーダＧ１から出力される測定基準パルスが入力される。このため、ｎ段カウンタＦ２のカウント値がデコーダＧ１から出力される測定基準パルスによってクリアされる直前に、ｎ段カウンタＦ２のカウント値を取込み、次の測定基準パルスが入力されるまで保持し続ける。
【００５４】
尚、上述した実施例では立上りエッジのみを検出しているが、立下りエッジのみを検出する場合や両エッジを検出する場合にも適用可能である。つまり、立下りエッジ検出をする場合にはアンド回路Ｅ１をノア（ＮＯＲ）回路に変更すればよく、両エッジを検出する場合にはアンド回路Ｅ１を排他的論理和（ＥＸ−ＯＲ）回路に変更し、Ｄ−ＦＦＣ２の反転出力を正転出力にすればよい。
【００５５】
このように、任意に設定した測定基準パルス信号の入力によって、測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路を、リセット条件の異なる２系統のＤ−ＦＦＡ１，Ａ２，Ｂ１，Ｂ２で構成することで、測定基準パルス入力によるエッジ検出回路クリア時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイム期間を除去することができる。
【００５６】
また、測定基準パルスをクロックＣＬＫの二倍の周期にすることで、一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出回路に切換えることができる。
【００５７】
さらに、エッジ検出回路の回路規模を小さくすることができ、測定基準パルス間で一度立上りまたは立下りのエッジを検出した後に、エッジ検出回路を構成するＤ−ＦＦのデータ入力を固定することができ、消費電力を抑えることができるという効果がある。
【００５８】
さらにまた、入力信号が割込み信号と入力データ信号とを兼用する場合のように２つ以上の機能を持たせる場合にも有効であり、割込み信号として使う時にはエッジ検出状態にし、入力データ信号として使う時にはエッジ非検出状態とすることによって、上記と同様の効果が得られる。
【００５９】
【発明の効果】
以上説明したように本発明のエッジ検出回路によれば、任意にパルス信号発生間隔を設定した一定期間を示す測定基準パルス信号の入力によって測定基準パルス信号のパルス間隔毎に入力信号の立上り及び立下りのうちの少なくとも一方を検出するエッジ検出回路において、各々異なるリセット時間を有する第１及び第２のエッジ検出手段を持ち、測定基準パルスの入力で第１のエッジ検出手段がクリアされた時に入力信号の立上り及び立下りのうちの少なくとも一方を第２のエッジ検出手段で検出することによって、測定基準パルス入力によるエッジ検出回路のリセット時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイムを除去することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例によるエッジ検出回路の構成を示す図である。
【図２】図１のエッジ検出回路に入力される入力信号が測定基準パルス間に入力された時の動作を示すタイミングチャートである。
【図３】図１のエッジ検出回路において一定期間の測定制御を行う測定基準パルスをまたぐ、入力信号からの立上りエッジを持ったパルスが入力された時の動作を示すタイミングチャートである。
【図４】図１のエッジ検出回路において立上りエッジを持ったパルスが入力信号より入力され、アンド回路から微分整形された出力パルスが一定期間の測定制御を行う測定基準パルスと一致する時の動作を示すタイミングチャートである。
【図５】図１のｎ段カウンタ及びデコーダによって生成出力される測定基準パルスの例を示すタイミングチャートである。
【図６】本発明の他の実施例によるエッジ検出回路の構成を示す図である。
【図７】本発明の別の実施例によるエッジ検出回路の構成を示す図である。
【図８】本発明の別の実施例によるエッジ検出回路の動作を示すタイムチャートである。
【図９】従来例によるエッジ検出回路の構成を示す図である。
【符号の説明】
Ａ１，Ａ２，Ｂ１，Ｂ２，
Ｃ１，Ｃ２，Ｊ１ Ｄ−フリップフロップ
Ｄ１，Ｄ２，Ｄ３，Ｄ４ オア回路
Ｅ１，Ｅ２，Ｅ３ アンド回路
Ｆ１，Ｆ２ ｎ段カウンタ
Ｇ１ デコーダ
Ｈ１ インバータ
Ｋ１ ｎｂｉｔＤ−フリップフロップ
【発明の属する技術分野】
本発明はエッジ検出回路に関し、特にクロック断検出回路やアラーム（エラー）検出回路等に用いられるエッジ検出回路に関する。
【０００２】
【従来の技術】
従来、エッジ検出回路においては、入力した信号の立上りまたは立下りのエッジを検出しており、クロック断検出やエラーパルス検出等の検出回路に用いられている。
【０００３】
このエッジ検出回路としては、特開平９−９３０９９号公報に記載された回路例がある。図９はこの公報に記載されたエッジ検出回路の一例を示している。図９において、エッジ検出回路は４個のＤ−フリップフロップ（以下、ＦＦとする）１１〜１４を直列に接続しかつ入力信号が１番目のＤ−ＦＦ１１に入力される第１のＤ−ＦＦ群と、エッジ検出を行うか否かを指示するエッジ検出制御信号を受けかつ２個のＤ−ＦＦ２１，２２を直列に接続した第２のＤ−ＦＦ群と、第１のＤ−ＦＦ群の１段目の出力と第２のＤ−ＦＦ群の１段目の反転出力及びその２段目の出力とを入力とするアンド（ＡＮＤ）回路５１と、このアンド回路５１の出力を受ける第３のＤ−ＦＦ３１と、第１のＤ−ＦＦ群の正転及び反転各出力を入力とするアンド回路４１，４２と、アンド回路４１，４２の出力を入力とするオア（ＯＲ）回路６１とから構成されている。
【０００４】
Ｄ−ＦＦ１１〜１４，２１，２２はクロックＣＬＫの立上り同期で、Ｄ−ＦＦ３１はクロックＣＬＫの立下り同期で動作し、またＤ−ＦＦ１１はリセット付きＦＦ、Ｄ−ＦＦ１３はセット付きＦＦ、Ｄ−ＦＦ１４はセット、リセット付きＦＦである。
【０００５】
次に、上記のエッジ検出回路の動作について説明する。Ｄ−ＦＦ１１〜１４は入力信号ＩＮを受け、クロックＣＬＫの立上りに同期してＤ−ＦＦ１１からＤ−ＦＦ１４へと順次入力信号ＩＮをシフトする。アンド回路４１はＤ−ＦＦ１１〜１３の出力とＤ−ＦＦ１４の反転出力とを入力し、入力信号ＩＮの立上りエッジの検出を行う。アンド回路４２はＤ−ＦＦ１１〜１３の反転出力とＤ−ＦＦ１４の出力とを入力することで、入力信号ＩＮの立下りエッジ検出を行う。
【０００６】
Ｄ−ＦＦ２１，２２はエッジ検出制御信号ＥＮＢを受け、アンド回路５１はＤ−ＦＦ１１，２２の出力とＤ−ＦＦ２１の反転出力とを入力し、Ｄ−ＦＦ３１はアンド回路５１の出力を入力する。また、エッジ検出信号ＥＮＢをＤ−ＦＦ１１のリセット端子に入力し、Ｄ−ＦＦ２１の出力をＤ−ＦＦ１４のリセット端子に入力し、Ｄ−ＦＦ３１の出力をＤ−ＦＦ１３，１４のセット端子に入力する。
【０００７】
エッジ検出制御信号ＥＮＢはクロックＣＬＫに同期した信号で、これがロウ・レベルの時にエッジ検出状態、ハイ・レベルの時にエッジ非検出状態をそれぞれ示す信号である。エッジ検出制御信号ＥＮＢがハイ・レベルになるとＤ−ＦＦ１１がリセットされ、次のクロックＣＬＫの立上りに同期してＤ−ＦＦ１４がリセットされる。
【０００８】
Ｄ−ＦＦ１１の出力がハイ・レベルの時、エッジ検出制御信号ＥＮＢの立下りエッジをＤ−ＦＦ２１，２２及びアンド回路５１で検出し、クロックＣＬＫの立下りでＤ−ＦＦ３１の出力がハイ・レベルになってＤ−ＦＦ１３，１４をセットする。
【０００９】
【発明が解決しようとする課題】
上述した従来のエッジ検出回路では、任意に設定した測定基準パルス信号を基にパルス間隔毎の立上りまたは立下りのエッジ検出を行うため、測定基準パルス信号をエッジ検出制御信号ＥＮＢに入力すると、測定基準パルス信号入力がロウ・レベルの区間ではエッジ検出を行うが、測定基準パルス信号入力がハイ・レベルとなる区間では入力信号が入力されるＤ−ＦＦ１１がリセット状態となり、入力信号を受付けなくなってしまう。
【００１０】
このため、エッジ検出制御信号ＥＮＢがハイ・レベルとなる区間はエッジ非検出区間であると同時に、エッジ未検出となるデット・タイム区間となってしまうという問題がある。
【００１１】
また、入力信号ＩＮをクロックＣＬＫの立上りに同期してＤ−ＦＦ１１からＤ−ＦＦ１４へと順次シフトし、各Ｄ−ＦＦ１１〜１４の正転及び反転出力をアンド回路４１，４２に入力することで入力信号のエッジ検出を行うようになっているため、入力信号のパルス幅がクロックＣＬＫ入力の４周期以上でないと、シフトした入力信号がアンド回路４１，４２で相互に打ち消し合い、入力信号の立上り及び立下りのエッジが無くなる。このため、入力信号のパルス幅がクロックＣＬＫの３周期以内であると、立上りまたは立下りのエッジ検出ができないという問題もある。
【００１２】
そこで、本発明の目的は上記の問題点を解消し、測定基準パルス入力によるエッジ検出回路のリセット時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイムを除去することができるエッジ検出回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によるエッジ検出回路は、任意にパルス信号発生間隔を設定した一定期間を示す測定基準パルス信号の入力によって前記測定基準パルス信号のパルス間隔毎に入力信号の立上り及び立下りのうちの少なくとも一方を検出するエッジ検出回路であって、各々異なるリセット時間を有する第１及び第２のエッジ検出手段を備え、前記測定基準パルスの入力で前記第１のエッジ検出手段がリセットされた時に前記入力信号の立上り及び立下りのうちの少なくとも一方を前記第２のエッジ検出手段で検出するよう構成している。
【００１４】
すなわち、本発明のエッジ検出回路は、任意に設定した測定基準パルス信号の入力によって測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路において、測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路を、リセット時間の異なる２系統のＤ−ＦＦで構成している。
【００１５】
このリセット時間の異なる２系統のエッジ検出回路において、第１のエッジ検出回路は入力信号のエッジでセットされ、測定基準パルスの立上りでリセットされる。一方、第２のエッジ検出回路は第１のエッジ検出回路がリセットされる時に検出可能状態となり、入力信号のエッジ検出を行う。
【００１６】
第２のエッジ検出回路のリセットは測定基準パルスの立下りで行う。これによって、第１のエッジ検出回路が未検出期間に見逃した入力信号のエッジを第２のエッジ検出回路が検出し、これを検出期間にある第１のエッジ検出回路に再び入力させて検出させることが可能となる。
【００１７】
したがって、測定基準パルス入力によるエッジ検出回路クリア時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイム期間を除去するという効果が得られる。また、測定基準パルスをクロックＣＬＫの二倍の周期にすることで、一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出回路に切換えることが可能となる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるエッジ検出回路の構成を示す図である。図において、本発明の一実施例によるエッジ検出回路はＤ−フリップフロップ（以下、ＦＦとする）Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２と、オア（ＯＲ）回路Ｄ１〜Ｄ３と、アンド（ＡＮＤ）回路Ｅ１と、ｎ段カウンタＦ１と、デコーダＧ１とから構成されている。
【００１９】
Ｄ−ＦＦＡ１，Ｂ１はクロックＣＬＫの立下り同期、Ｄ−ＦＦＡ２，Ｂ２，Ｃ１，Ｃ２はクロックＣＬＫの立上り同期で動作するＤ−ＦＦである。また、Ｄ−ＦＦＡ１，Ｂ１はリセット付きのＤ−ＦＦである。
【００２０】
ｎ段カウンタＦ１はクロックの立上り同期で、０値から（２ｎ −１）値までのカウント・アップ動作するカウンタ回路である。また、ｎ段カウンタＦ１は（２ｎ −１）値までカウント・アップしたら０値に戻り、再度カウント・アップを開始するカウンタ回路である。
【００２１】
デコーダＧ１はｎ本のデータ入力で表せられる２ｎ 値から、１値または複数値をデコードして出力するデコーダ回路である。また、デコーダＧ１はｍ本のデコーダ制御信号入力ＣＮＴによって２ｍ 通りの出力が得られる。
【００２２】
入力信号ＩＮはＤ−ＦＦＣ１に入力され、シフト・レジスタ動作のＤ−ＦＦＣ１，Ｃ２でクロックＣＬＫの立上りに同期して順次シフトされる。アンド回路Ｅ１はＤ−ＦＦＣ１の正転出力とＤ−ＦＦＣ２の反転出力とが入力され、入力信号ＩＮから入力される立上りエッジを持ったパルスがクロックＣＬＫの周期の２倍以上になっても、常に入力信号ＩＮの立上りエッジを基にクロックＣＬＫの１周期のハイ・レベルのパルスを微分整形して出力する。
【００２３】
オア回路Ｄ１はＤ−ＦＦＡ１，Ｂ２の出力とアンド回路Ｅ１の出力とが入力され、Ｄ−ＦＦＡ１はオア回路Ｄ１の出力が入力される。また、デコーダＧ１の出力をＤ−ＦＦＡ１のリセット端子に入力する。
【００２４】
同様に、オア回路Ｄ２はＤ−ＦＦＢ１の出力とアンド回路Ｅ１の出力とが入力され、Ｄ−ＦＦＢ１はオア回路Ｄ２の出力が入力される。また、デコーダＧ１の反転出力をＤ−ＦＦＢ１のリセット端子に入力する。
【００２５】
このため、アンド回路Ｅ１からの入力信号ＩＮのパルスがオア回路Ｄ１を通ってＤ−ＦＦＡ１に入力されると、Ｄ−ＦＦＡ１からオア回路Ｄ１への帰還ループによって、デコーダＧ１からの測定基準パルスがリセット端子に入力されない限り、Ｄ−ＦＦＡ１はハイ・レベルを保持し続けることとなる。オア回路Ｄ２及びＤ−ＦＦＢ１の構成も上記のオア回路Ｄ１及びＤ−ＦＦＡ１の構成と同様であり、同様の動作となる。
【００２６】
Ｄ−ＦＦＡ１，Ｂ１のリセット条件はＤ−ＦＦＡ１がデコードＧ１から出力される測定基準パルスのハイ・レベルでリセット状態とし、Ｄ−ＦＦＢ１は測定基準パルスのロウ・レベルでリセット状態となる。
【００２７】
Ｄ−ＦＦＡ１，Ｂ１のリセット条件を上記のような異なったリセット条件とするのは、一定間隔にＤ−ＦＦＡ１のリセット端子に入力されるデコードＧ１からの測定基準パルス出力によるＤ−ＦＦＡ１のリセット状態時に、アンド回路Ｅ１からの入力信号ＩＮのパルスが入力されてもリセット条件の異なるＤ−ＦＦＢ１でアンド回路Ｅ１からの入力ＩＮのパルスを検出するためである。
【００２８】
Ｄ−ＦＦＢ２はＤ−ＦＦＢ１の出力を入力とし、クロックＣＬＫに同期してＤ−ＦＦＢ１の出力をシフト出力し、Ｄ−ＦＦＡ１のリセット状態の解除後にＤ−ＦＦＢ１のエッジ検出結果をＤ−ＦＦＡ１に反映させるために設けられている。
【００２９】
したがって、任意に設定した一定期間でのエッジ検出における入力信号ＩＮのエッジ未検出となるデット・タイムを除去することができる。また、デコーダＧ１のデコード値を奇数値または偶数値に設定し、測定基準パルスをクロックＣＬＫの二倍の周期にすることで一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出に切換えることができる。
【００３０】
オア回路Ｄ３はエッジ検出を行うＤ−ＦＦを、異なるリセット条件でＤ−ＦＦＡ１とＤ−ＦＦＢ１との２系統に分けているため、Ｄ−ＦＦＡ１，Ｂ１夫々の出力を入力として２つのエッジ検出信号を１つのエッジ検出信号にする。Ｄ−ＦＦＡ２はオア回路Ｄ３で１つにまとめたエッジ検出信号をクロックＣＬＫに同期してシフトし、エッジ検出信号出力ＯＵＴとする。
【００３１】
ｎ段カウンタＦ１はｎ本の出力を持ち、クロックＣＬＫの立上りに同期してカウント・アップした値を出力する。デコーダＧ１はｎ段カウンタＦ１からのカウント・アップ値出力ｎ本が入力され、設定した値が入力された時にのみハイ・パルスを出力する。したがって、（ｎ段カウンタＦ１）＋（デコーダＧ１）の回路によって、一定間隔の測定基準パルスを生成する。また、デコーダＧ１に入力するｍ本のデコード制御信号ＣＮＴによって、デコーダＧ１は２ｍ 通りの測定基準パルスを出力することができる。上記のｎ段カウンタＦ１及びデコーダＧ１については当業者にとってよく知られているので、その詳細な構成及び動作についての説明は省略する。
【００３２】
図２は図１のエッジ検出回路に入力される入力信号が測定基準パルス間に入力された時の動作を示すタイミングチャートである。これら図１及び図２を参照して本発明の一実施例の動作について説明する。
【００３３】
以下、デコーダＧ１のデコード値によって任意に設定した一定期間に、立上りエッジを持ったパルスが入力信号ＩＮから入力された時のエッジ検出動作について説明する。
【００３４】
任意に設定可能な入力信号ＩＮの立上りエッジ検出測定期間ｔ１，ｔ２，・・・において、立上りエッジを持ったパルスが入力信号ＩＮから入力されると、クロックＣＬＫに同期してＤ−ＦＦＣ１，Ｃ２でシフトされ、Ｄ−ＦＦＣ１の出力及びＤ−ＦＦＣ２の反転出力を入力とするアンド回路Ｅ１でクロックＣＬＫに同期したクロックＣＬＫの１周期幅のパルスに微分整形して出力する。
【００３５】
Ｄ−ＦＦＡ１はオア回路Ｄ１を介して、このアンド回路Ｅ１から出力された入力信号ＩＮのパルスをクロックＣＬＫの反転に同期して取込み、デコードＧ１からの測定基準パルスのハイ・パルスが出力されるまで、Ｄ−ＦＦＡ１はハイ・レベルを保持し続ける。Ｄ−ＦＦＡ１の出力がオア回路Ｄ３を介してＤ−ＦＦＡ２に入力され、入力されたＤ−ＦＦＡ１の出力がクロックＣＬＫの正転に同期してシフト出力され、エッジ検出信号ＯＵＴとして出力される。
【００３６】
尚、測定基準パルスはハイ・パルスであるため、Ｄ−ＦＦＢ１はリセット状態であり、Ｄ−ＦＦＢ１及びＤ−ＦＦＢ１の出力をクロックＣＬＫの正転に同期してシフトするＤ−ＦＦＢ２は共にロウ・レベルを出力する。
【００３７】
図３は図１のエッジ検出回路において一定期間の測定制御を行う測定基準パルスをまたぐ、入力信号ＩＮからの立上りエッジを持ったパルスが入力された時の動作を示すタイミングチャートである。
【００３８】
この図３に示すように、入力信号ＩＮから入力される立上りエッジを持ったパルスが測定期間を示す測定基準パルス周期より長いパルスであった場合等によって、測定基準パルスをまたいで立上りエッジを持ったパルスが入力信号ＩＮから入力されてもＤ−ＦＦＣ１，Ｃ２及びアンド回路Ｅ１によって、最小パルス幅となるクロックＣＬＫの１周期幅のパルスに微分整形するため、エッジ検出信号出力は入力信号ＩＮの立上りエッジのあった測定期間でのみ出力され、次の測定期間に誤ってエッジ検出信号を出力することはない。
【００３９】
図４は図１のエッジ検出回路において立上りエッジを持ったパルスが入力信号ＩＮより入力され、アンド回路Ｅ１から微分整形された出力パルスが一定期間の測定制御を行う測定基準パルスと一致する時の動作を示すタイミングチャートである。
【００４０】
この図４に示すように、Ｄ−ＦＦＡ１は測定基準パルスのハイ・レベルでリセット状態となり、測定基準パルスのハイ・レベル内にアンド回路Ｅ１からの入力信号ＩＮの微分整形パルスが入力されても受付けないが、Ｄ−ＦＦＡ１のリセット条件と異なる（正反対の）リセット条件であるＤ−ＦＦＢ１が測定基準パルスのハイ・レベルで動作状態となり、アンド回路Ｅ１からの入力信号ＩＮの微分整形パルスを受付ける。
【００４１】
このため、Ｄ−ＦＦＡ１がリセット状態となる測定基準パルスのハイ・レベル時に入力信号ＩＮから立上りエッジを持ったパルスが入力されても、立上りエッジの未検出を防ぐことができる。
【００４２】
また、Ｄ−ＦＦＢ１の出力をクロックＣＬＫに同期してシフトするＤ−ＦＦＢ２の出力がオア回路Ｄ１を介してＤ−ＦＦＡ１に入力されるため、測定基準パルスがハイ・レベル（Ｄ−ＦＦＡ１がリセット状態）の時に、Ｄ−ＦＦＢ１で行ったエッジ検出結果を測定基準パルスがロウ・レベルとなり、リセット状態から正常動作状態へ復帰したＤ−ＦＦＡ１に反映させることができる。
【００４３】
図５は図１のｎ段カウンタＦ１及びデコーダＧ１によって生成出力される測定基準パルスの例を示すタイミングチャートである。仮に、ｎ段カウンタＦ１の段数を４段とすると、この４段カウンタのカウント値出力は図５のタイミングチャートに示すように、クロックＣＬＫに同期して０〜Ｆｈｅｘの値を出力する。
【００４４】
デコーダＧ１はこのカウント値出力を受け、任意の値をデコードすることによって、任意に一定間隔の測定基準パルスを生成出力することができる。図５の測定基準パルス＃１はデコーダＧ１のデコード値をＦｈｅｘにした時に生成出力される測定基準パルスである。また、測定基準パルス＃２はデコーダＧ１のデコード値を奇数値にした場合の測定基準パルスであり、測定基準パルス＃３はデコード値を０〜２ｈｅｘと連続した値にした場合の測定基準パルスである。
【００４５】
図６は本発明の他の実施例によるエッジ検出回路の構成を示す図である。図において、本発明の他の実施例によるエッジ検出回路はエッジ検出／エッジ非検出制御入力とするＥＮＢ入力を増やし、インバータＨ１及びデコードＧ１の出力とＤ−ＦＦＡ１，Ｂ１のリセット入力間にオア回路Ｄ４，アンド回路Ｅ２を追加した以外は図１に示す本発明の一実施例と同様の構成となっており、同一構成要素には同一符号を付してある。
【００４６】
追加したオア回路Ｄ４にはデコードＧ１の出力と、新たに増やしたエッジ検出／エッジ非検出制御入力ＥＮＢを入力し、このオア回路Ｄ４の出力をＤ−ＦＦＡ１のリセット入力とする。同様に、追加したアンド回路Ｅ２にもデコードＧ１の出力と、追加したインバータＨ１に入力して反転としたエッジ検出／エッジ非検出制御入力ＥＮＢとを入力し、このアンド回路Ｅ２の出力をＤ−ＦＦＢ１のリセット入力とする。
【００４７】
したがって、新たに増やしたエッジ検出／エッジ非検出制御入力ＥＮＢがロウ・レベルの時はＤ−ＦＦＡ１，Ｂ１が正常動作するが、エッジ検出／エッジ非検出制御入力ＥＮＢをハイ・レベルにすると、Ｄ−ＦＦＡ１，Ｂ１は共にリセット状態となり、入力信号ＩＮのパルスであるアンド回路Ｅ１の出力を受付けなくなる。すなわち、エッジ検出／エッジ非検出制御入力ＥＮＢによって、入力信号ＩＮのエッジ検出動作を行うか（検出）／行わないか（非検出）の制御が可能となる。
【００４８】
図７は本発明の別の実施例によるエッジ検出回路の構成を示す図である。図において、本発明の別の実施例によるエッジ検出回路はＤ−ＦＦＪ１とアンド回路Ｅ３とｎ段カウンタＦ２とｎｂｉｔＤ−ＦＦＫ１とを追加し、Ｄ−ＦＦＡ１，Ｂ１のリセット入力をデコーダＧ１の出力から追加したアンド回路Ｅ３の出力に変更し、デコードＧ１の出力を追加したｎ段カウンタＦ２の同期リセット端子及びｎｂｉｔＤ−ＦＦＫ１のイネーブル端子に入力するようにした以外は図１に示す本発明の一実施例と同様の構成となっており、同一構成要素には同一符号を付してある。
【００４９】
図８は本発明の別の実施例によるエッジ検出回路の動作を示すタイムチャートである。これら図７及び図８を参照して本発明の別の実施例によるエッジ検出回路で、一定期間内で複数のエッジ検出を行い、その都度エッジ検出パルスを出力する場合の動作について説明する。
【００５０】
本発明の一実施例によるエッジ検出回路の動作説明で説明したように、Ｄ−ＦＦＡ２から出力されるエッジ検出信号とＤ−ＦＦＡ１から出力されるエッジ検出信号とをクロックＣＬＫに同期してシフト出力するＤ−ＦＦＪ１の出力をアンド回路Ｅ３に入力することで、Ｄ−ＦＦＡ２から出力されたエッジ検出信号を微分整形する。
【００５１】
このアンド回路Ｅ３から出力された微分整形パルスをＤ−ＦＦＡ１，Ｂ１のリセット端子に入力し、エッジ検出時にハイ・レべルを保持するための（Ｄ−ＦＦＡ１とオア回路Ｄ１との間）及び（Ｄ−ＦＦＢ１とオア回路Ｄ２との間）の帰還ループをクリアする。したがって、アンド回路Ｅ３は入力信号ＩＮの立上りエッジ毎に検出されたエッジ検出信号を出力することができる。
【００５２】
ｎ段カウンタＦ２は入力信号ＩＮの立上りエッジ検出毎にエッジ検出信号を出力するアンド回路Ｅ３の出力をカウント・アップ動作イネーブル端子に入力し、検出されたエッジの数をクロックＣＬＫの反転に同期してカウントする。また、ｎ段カウンタＦ２はクロックＣＬＫの正転同期リセット端子にデコーダＧ１から出力される測定基準パルスを入力し、測定基準パルス毎にエッジ検出カウント値をクリアする。
【００５３】
ｎｂｉｔＤ−ＦＦＫ１は動作イネーブル端子にデコーダＧ１から出力される測定基準パルスが入力される。このため、ｎ段カウンタＦ２のカウント値がデコーダＧ１から出力される測定基準パルスによってクリアされる直前に、ｎ段カウンタＦ２のカウント値を取込み、次の測定基準パルスが入力されるまで保持し続ける。
【００５４】
尚、上述した実施例では立上りエッジのみを検出しているが、立下りエッジのみを検出する場合や両エッジを検出する場合にも適用可能である。つまり、立下りエッジ検出をする場合にはアンド回路Ｅ１をノア（ＮＯＲ）回路に変更すればよく、両エッジを検出する場合にはアンド回路Ｅ１を排他的論理和（ＥＸ−ＯＲ）回路に変更し、Ｄ−ＦＦＣ２の反転出力を正転出力にすればよい。
【００５５】
このように、任意に設定した測定基準パルス信号の入力によって、測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路を、リセット条件の異なる２系統のＤ−ＦＦＡ１，Ａ２，Ｂ１，Ｂ２で構成することで、測定基準パルス入力によるエッジ検出回路クリア時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイム期間を除去することができる。
【００５６】
また、測定基準パルスをクロックＣＬＫの二倍の周期にすることで、一定期間の制限を無くし、入力信号ＩＮのエッジを検出したら常に検出パルスを出力するエッジ検出回路に切換えることができる。
【００５７】
さらに、エッジ検出回路の回路規模を小さくすることができ、測定基準パルス間で一度立上りまたは立下りのエッジを検出した後に、エッジ検出回路を構成するＤ−ＦＦのデータ入力を固定することができ、消費電力を抑えることができるという効果がある。
【００５８】
さらにまた、入力信号が割込み信号と入力データ信号とを兼用する場合のように２つ以上の機能を持たせる場合にも有効であり、割込み信号として使う時にはエッジ検出状態にし、入力データ信号として使う時にはエッジ非検出状態とすることによって、上記と同様の効果が得られる。
【００５９】
【発明の効果】
以上説明したように本発明のエッジ検出回路によれば、任意にパルス信号発生間隔を設定した一定期間を示す測定基準パルス信号の入力によって測定基準パルス信号のパルス間隔毎に入力信号の立上り及び立下りのうちの少なくとも一方を検出するエッジ検出回路において、各々異なるリセット時間を有する第１及び第２のエッジ検出手段を持ち、測定基準パルスの入力で第１のエッジ検出手段がクリアされた時に入力信号の立上り及び立下りのうちの少なくとも一方を第２のエッジ検出手段で検出することによって、測定基準パルス入力によるエッジ検出回路のリセット時の入力信号の立上りまたは立下りエッジの未検出期間であるデット・タイムを除去することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例によるエッジ検出回路の構成を示す図である。
【図２】図１のエッジ検出回路に入力される入力信号が測定基準パルス間に入力された時の動作を示すタイミングチャートである。
【図３】図１のエッジ検出回路において一定期間の測定制御を行う測定基準パルスをまたぐ、入力信号からの立上りエッジを持ったパルスが入力された時の動作を示すタイミングチャートである。
【図４】図１のエッジ検出回路において立上りエッジを持ったパルスが入力信号より入力され、アンド回路から微分整形された出力パルスが一定期間の測定制御を行う測定基準パルスと一致する時の動作を示すタイミングチャートである。
【図５】図１のｎ段カウンタ及びデコーダによって生成出力される測定基準パルスの例を示すタイミングチャートである。
【図６】本発明の他の実施例によるエッジ検出回路の構成を示す図である。
【図７】本発明の別の実施例によるエッジ検出回路の構成を示す図である。
【図８】本発明の別の実施例によるエッジ検出回路の動作を示すタイムチャートである。
【図９】従来例によるエッジ検出回路の構成を示す図である。
【符号の説明】
Ａ１，Ａ２，Ｂ１，Ｂ２，
Ｃ１，Ｃ２，Ｊ１ Ｄ−フリップフロップ
Ｄ１，Ｄ２，Ｄ３，Ｄ４ オア回路
Ｅ１，Ｅ２，Ｅ３ アンド回路
Ｆ１，Ｆ２ ｎ段カウンタ
Ｇ１ デコーダ
Ｈ１ インバータ
Ｋ１ ｎｂｉｔＤ−フリップフロップ
Claims (4)
- 入力信号の立上りまたは立下りを検出するエッジ検出回路において、
測定期間の周期を定める測定基準パルスを発生するパルス発生手段と、
前記測定基準パルスをリセット入力とし前記測定期間毎に前記入力信号の立ち上がりまたは立ち下がりを検出する第１のエッジ検出手段と、
前記測定基準パルスの反転出力をリセット入力とし前記第１のエッジ検出手段のリセット期間中における前記入力信号の立ち上がりまたは立ち下がり第２のエッジ検出手段とを備えることを特徴とするエッジ検出回路。 - 前記第１のエッジ検出手段の入力を、前記入力信号と前記第２のエッジ検出手段の出力との論理和とすることを特徴とする請求項１記載のエッジ検出回路。
- 前記１及び第２のエッジ検出手段は、Ｄ−フリップフロップ回路からなることを特徴とする請求項１又は請求項２記載のエッジ検出回路。
- 前記パルス発生手段は、クロックを入力とするカウンタと、このカウンタ出力を入力として前記測定基準パルスを発生するデコーダとからなることを特徴とする請求項１または請求項２記載のエッジ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02413599A JP3586578B2 (ja) | 1999-02-01 | 1999-02-01 | エッジ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02413599A JP3586578B2 (ja) | 1999-02-01 | 1999-02-01 | エッジ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224014A JP2000224014A (ja) | 2000-08-11 |
| JP3586578B2 true JP3586578B2 (ja) | 2004-11-10 |
Family
ID=12129884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02413599A Expired - Fee Related JP3586578B2 (ja) | 1999-02-01 | 1999-02-01 | エッジ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3586578B2 (ja) |
-
1999
- 1999-02-01 JP JP02413599A patent/JP3586578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000224014A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
| JP3597782B2 (ja) | クロック信号補正回路および半導体装置 | |
| JP3827947B2 (ja) | クロック異常検出装置 | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JP3586578B2 (ja) | エッジ検出回路 | |
| JP2660769B2 (ja) | 同期デジタルクロック用スケーラ | |
| JP2682520B2 (ja) | エッジ検出回路 | |
| JPH08316946A (ja) | クロック断検出回路 | |
| JP2003174359A (ja) | 分周比可変型奇数分周回路 | |
| CN211826248U (zh) | 一种脉冲检测电路及检测脉冲信号的设备 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| CN112824910A (zh) | 一种脉冲检测电路和脉冲检测方法 | |
| JP6721340B2 (ja) | 半導体集積回路 | |
| JP2529401B2 (ja) | タイミング信号発生回路 | |
| JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| CN112688670A (zh) | 具有抗噪性和毛刺事件跟踪的去抖动电路 | |
| JP2606569B2 (ja) | フレームパルス出力監視回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS61131654A (ja) | ３状態信号復号方式 | |
| JP2005260457A (ja) | クロック断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |