JP2006246367A - 半導体集積回路及び半導体集積回路のリセット解除方法 - Google Patents
半導体集積回路及び半導体集積回路のリセット解除方法 Download PDFInfo
- Publication number
- JP2006246367A JP2006246367A JP2005062660A JP2005062660A JP2006246367A JP 2006246367 A JP2006246367 A JP 2006246367A JP 2005062660 A JP2005062660 A JP 2005062660A JP 2005062660 A JP2005062660 A JP 2005062660A JP 2006246367 A JP2006246367 A JP 2006246367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- oscillation signal
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】 本発明は、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能な半導体集積回路を提供することを目的とする。
【解決手段】 半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と基準電圧回路の出力端とに結合され発振信号の電圧と基準電圧との比較結果を出力する比較器と、比較器の出力端に結合され比較結果に応じて発振信号が基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。
【選択図】 図1
【解決手段】 半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と基準電圧回路の出力端とに結合され発振信号の電圧と基準電圧との比較結果を出力する比較器と、比較器の出力端に結合され比較結果に応じて発振信号が基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。
【選択図】 図1
Description
本発明は、一般に半導体集積回路に関し、詳しくは発振器が生成した発振信号に基づいて動作する半導体集積回路に関する。
多くの半導体集積回路においては、発振器によって発生されるクロック信号に基づいて動作が制御される。高精度なクロック信号を生成するためには、通常水晶発振器が用いられる。水晶発振器は、外付けの水晶振動子の共鳴効果を利用して、高精度の発振周波数で発振する。RC発振回路と比較して通常1000倍以上の精度を有し、温度に対する周波数依存も小さい。
半導体集積回路に電源投入した直後においては、発振器の発振が始まったばかりであり発振信号は安定していない。この発振安定待ち時間における発振信号の振幅は充分ではなく、また発振波形が乱れやすい状態となっている。この状態の発振信号を半導体集積回路のクロック信号として用いると、回路の誤動作につながる危険性がある。
このような回路の誤動作を避けるためには、発振器の発振信号が安定するまで待ってから、半導体集積回路の動作を開始する構成とすればよい。従来、発振器の発振信号が安定するまで待つ技術としては、半導体集積回路内部にタイマ及び発振安定待ち設定レジスタを設け、タイマの出力と発振安定待ち設定レジスタの格納値とを比較する構成がある。この構成では、タイマの出力が示す時間経過が、発振安定待ち設定レジスタに格納される設定時間を越えると、十分な時間が経過してものとして、半導体集積回路の内部リセットを解除して動作を開始させる。
また特許文献1には、バッファ回路の閾値を利用して発振振幅が所定レベルを超えたことを検出する発振振幅検出手段により、発振が安定したことを検出する構成が開示されている。
特開2003−216265号公報
発振回路では、発振子の特性の違いや動作条件の違いなどにより、発振が安定するまでの発振安定時間が個々の製品や動作環境により異なる。タイマの出力と発振安定待ち設定レジスタの格納値とを比較する構成では、このような製品毎或いは動作環境毎の違いを考慮することなく、固定の設定時間により振幅安定に必要な時間を確保していることになる。従って、小さなマージンでは動作に信頼性がなく、また十分な信頼性を確保するために大きなマージンを確保したのでは無駄な待ち時間が増えることになる。
以上を鑑みて本発明は、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能な半導体集積回路を提供することを目的とする。
本発明による半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と該基準電圧回路の出力端とに結合され該発振信号の電圧と該基準電圧との比較結果を出力する比較器と、該比較器の出力端に結合され該比較結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。
また本発明による半導体集積回路のリセット解除方法は、所定の基準電圧を生成し、発振信号の電圧と該基準電圧とを比較し、該比較の結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号をアサートし、該安定状態検出信号のアサートに応答して内部回路のリセットを解除する各段階を含むことを特徴とする。
本発明の少なくとも1つの実施例によれば、発振信号の振幅を所定の基準電圧と比較することにより、発振信号の振幅が十分大きく発振が安定した状態となったか否かを判定する。従って、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能となる。
以下に本発明の実施例を添付の図面を用いて詳細に説明する。
図1は、本発明による発振信号安定状態検出回路の構成の一例を示す図である。図1の発振信号安定状態検出回路10は、発振器11が発振する発振信号が安定状態になったか否かを判断する回路であり、基準電圧回路12、比較器13、及びフリップフロップ14を含む。
発振器11は、例えば水晶発振器等の発振器であり、本発明が適用される半導体集積回路に内蔵されてよい。水晶発振器程の精度が必要でないのであれば、用途に応じて例えばセラミック発振器等であってもよい。半導体集積回路に電源投入された直後は、発振器11の発振が始まったばかりであり発振信号は安定していない。この発振安定待ち時間における発振信号の振幅は充分ではなく、また発振波形が乱れやすい状態となっている。この状態の発振信号を半導体集積回路のクロック信号として用いると、半導体集積回路の誤動作につながる危険性がある。
このようなシステムの誤動作を避けるためには、発振器11の発振信号が安定するまで待ってから、半導体集積回路の動作を開始する必要がある。本発明による発振信号安定状態検出回路10においては、発振器11の発信する発振信号の振幅を所定の基準電圧と比較することにより、発振信号の振幅が十分大きく発振が安定した状態となったか否かを判定する。
発振信号安定状態検出回路10の基準電圧回路12は、比較対象となる基準電圧を生成する回路である。基準電圧回路12が発生した基準電圧は比較器13の一方の入力に供給される。比較器13のもう一方の入力は、発振器11が発生する発振信号を受け取る。比較器13は、発振器11が発生する発振信号と基準電圧回路12が発生した基準電圧とを比較し、発振信号が基準電圧を上回るときにその出力を例えばHIGHにする。比較器13の出力は、フリップフロップ14のクロック入力端子CKに供給される。
フリップフロップ14は、Dフリップフロップであり、クロック入力端子CKに供給される信号の立ち上がりエッジに応答してデータ入力端子Dに供給される信号を内部に取り込む。この場合、データ入力端子DはHIGH固定であり、比較器13からクロック入力端子CKに供給される信号が立ち上がると、フリップフロップ14はHIGHを取り込む。なお電源投入直後において、フリップフロップ14はリセット入力Rに供給される外部リセット信号により、リセット状態(LOWを格納した状態)となっている。
フリップフロップ14がHIGHを取り込むと、その反転出力/QがLOWとなる。反転出力/QのLOWへの変化により、半導体集積回路の内部リセットを解除してその動作を開始させる。この反転出力/Q(或いは非反転出力Q(図示せず))が、発振信号の安定状態を検出した安定状態検出信号となる。
図2は、図1の発振信号安定状態検出回路10の回路の動作を説明するための図である。図2の(a)は発振器11の発振信号出力、(b)は比較器13の比較結果出力、(c)はフリップフロップ14の反転出力を示す。図2の(a)には、発振器11の発振信号出力に重ねて、基準電圧回路12が出力する基準電圧VTHが示される。
半導体集積回路の電源投入直後には、(a)の発振器出力は振幅が小さく、安定した発振状態とはなっていない。このとき発振器出力は基準電圧VTHよりも常に低い電圧となっており、(b)の比較器出力はLOWのままである。従って、(c)のフリップフロップ出力はHIGHである。
その後時間の経過に伴い、(a)の発振器出力の振幅が徐々に大きくなっていく。振幅が十分に大きくなり、発振器出力が基準電圧VTHを超えると、(b)の比較器出力はHIGHとなる。基準電圧VTHの比較対象である発振器出力は振動しているので、発振器出力の振幅が十分に大きくなった後、(b)の比較器出力はHIGHとLOWとを繰り返すクロック信号となる。
(b)の比較器出力の最初の立ち上がりエッジに応答して、(c)のフリップフロップ出力はHIGHからLOWに変化する。このフリップフロップ出力のLOW状態は、発振信号が十分に安定した状態にあることを示す。
基準電圧回路12が生成する基準電圧も、半導体集積回路の電源投入時に電圧ゼロから立ち上がることになる。しかし基準電圧回路12は例えば抵抗分割により外部電源電圧を分圧する分圧器で構成され、電源ゼロから所定の基準電圧VTHに立ち上がるまでの時間は、発振器11が安定するまでの時間に比較して格段に短い。従って、基準電圧回路12の電圧VTHの電源投入時の変動が、発振信号安定状態検出回路10の動作に悪影響を与えることはない。
図3は、基準電圧回路12の回路構成の一例を示す図である。図3に示す基準電圧回路12は、直列に接続された抵抗21及び22を含む。抵抗21及び22の直列接続は、外部電源電圧VDDとグラウンド電圧との間に接続される。抵抗21と抵抗22との間の接続点が基準電圧VTHを生成する。基準電圧VTHは図1に示されるように比較器13の一方の入力に供給される。
図4は、本発明を適用した半導体集積回路の構成の一例を示す図である。図4において、図1と同一の構成要素は同一の番号で参照し、その説明は省略する。
図4に示す半導体集積回路100は、発振信号安定状態検出回路10、発振器11、クロック生成モジュール101、コア回路102、及びAND回路103を含む。半導体記憶装置100の外部端子には、水晶発振子105が外付けされている。水晶発振子105の共鳴効果を利用して発振器11が所定の周波数で発振する。発振器11が生成した発振信号は、発振信号安定状態検出回路10及びAND回路103に供給される。
発振信号安定状態検出回路10は、発振器11からの発振信号の振幅を所定の基準電圧と比較することにより、電源投入後に発振信号が安定状態になったか否かを検出する。発振信号が安定状態になると、発振信号安定状態検出回路10は発振信号の安定状態を示す出力信号をHIGHにする。即ち例えば、図1でフリップフロップ14の反転出力/Qではなく非反転出力Qを出力すればよい。
発振信号安定状態検出回路10からの安定状態検出信号がLOWの場合、AND回路103は、発振器11からの発振信号を遮断する。発振信号安定状態検出回路10からの安定状態検出信号がHIGHになると、AND回路103は、発振器11からの発振信号を通過させて、クロック生成モジュール101に供給する。
クロック生成モジュール101は、発振器11からAND回路103を介して供給される安定した発振信号に基づいて、種々のクロック信号を生成し、コア回路102に供給する。コア回路102は、クロック生成モジュール101から供給されるクロック信号に基づいて動作をする。
このようにして本発明を適用した半導体集積回路においては、発振器11からの発振信号の振幅を所定の基準電圧と比較することにより、電源投入後に発振信号が安定状態になったか否かを検出する。その検出結果に基づいて、安定した発振信号をクロック生成モジュール101に供給してクロック信号を生成するので、安定したクロック信号に基づいた安定した回路動作を実現することができる。
図4の構成は、本発明を適用した半導体集積回路の一例であり、コア回路のリセットを解除する構成はこれに限られるものではない。例えばコア回路にリセット入力端があるとして、そのリセット入力端へのリセット入力信号を発振信号安定状態検出回路10からの安定状態検出信号に応じてディスエーブルする構成等であってもよい。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
10 発振信号安定状態検出回路
11 発振器
12 基準電圧回路
13 比較器
14 フリップフロップ
11 発振器
12 基準電圧回路
13 比較器
14 フリップフロップ
Claims (7)
- 所定の基準電圧を出力する基準電圧回路と、
発振信号供給端と該基準電圧回路の出力端とに結合され該発振信号の電圧と該基準電圧との比較結果を出力する比較器と、
該比較器の出力端に結合され該比較結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路
を含むことを特徴とする半導体集積回路。 - 該発振信号を該発振信号供給端に供給する発振器を更に含むことを特徴とする請求項1記載の半導体集積回路。
- 該基準電圧回路は複数の抵抗が直列に接続された抵抗列を含むことを特徴とする請求項1記載の半導体集積回路。
- 該検出回路は該比較結果をトリガとして所定の信号レベルを取り込むフリップフロップ回路であることを特徴とする請求項1記載の半導体集積回路。
- 該安定状態検出信号に応答しリセット状態が解除されるコア回路を更に含むことを特徴とする請求項1記載の半導体集積回路。
- 該発振信号供給端と該検出回路の出力端とに結合され該安定状態検出信号に応じて該発振信号の通過/遮断を制御するゲート回路と、
該ゲート回路を介して該発振信号供給端に結合され該ゲート回路を通過する該発振信号に基づいてクロック信号を生成するクロック生成回路と、
該クロック信号に基づいて動作するコア回路
を更に含むことを特徴とする請求項1記載の半導体集積回路。 - 所定の基準電圧を生成し、
発振信号の電圧と該基準電圧とを比較し、
該比較の結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号をアサートし、
該安定状態検出信号のアサートに応答して内部回路のリセットを解除する
各段階を含むことを特徴とする半導体集積回路のリセット解除方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062660A JP2006246367A (ja) | 2005-03-07 | 2005-03-07 | 半導体集積回路及び半導体集積回路のリセット解除方法 |
US11/272,068 US7310026B2 (en) | 2005-03-07 | 2005-11-14 | Semiconductor integrated circuit with function to detect state of stable oscillation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062660A JP2006246367A (ja) | 2005-03-07 | 2005-03-07 | 半導体集積回路及び半導体集積回路のリセット解除方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006246367A true JP2006246367A (ja) | 2006-09-14 |
Family
ID=36943580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005062660A Pending JP2006246367A (ja) | 2005-03-07 | 2005-03-07 | 半導体集積回路及び半導体集積回路のリセット解除方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7310026B2 (ja) |
JP (1) | JP2006246367A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101697527B1 (ko) * | 2015-10-06 | 2017-01-19 | 울산과학기술원 | 디지털 회로의 오동작을 방지하기 위한 보호 회로 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090079510A1 (en) * | 2006-09-05 | 2009-03-26 | Meik Wilhelm Widmer | Integrated circuit and receiver of a global positioning system (gps) |
JP5904167B2 (ja) | 2013-07-17 | 2016-04-13 | 株式会社デンソー | リセット信号制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6904791A (ja) * | 1968-05-09 | 1969-11-11 | ||
US5369311A (en) * | 1992-03-06 | 1994-11-29 | Intel Corporation | Clock generator control circuit |
JPH0750524A (ja) * | 1993-08-06 | 1995-02-21 | Rohm Co Ltd | マイクロコンピュータシステム |
US6160458A (en) * | 1998-03-23 | 2000-12-12 | Dallas Semiconductor Corporation | Temperature compensated crystal oscillator |
US6798301B1 (en) * | 2001-06-11 | 2004-09-28 | Lsi Logic Corporation | Method and apparatus for controlling oscillation amplitude and oscillation frequency of crystal oscillator |
JP2003216265A (ja) | 2001-11-16 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 発振安定検知回路とそれを用いた発振形態検知回路および集積回路装置 |
-
2005
- 2005-03-07 JP JP2005062660A patent/JP2006246367A/ja active Pending
- 2005-11-14 US US11/272,068 patent/US7310026B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101697527B1 (ko) * | 2015-10-06 | 2017-01-19 | 울산과학기술원 | 디지털 회로의 오동작을 방지하기 위한 보호 회로 |
Also Published As
Publication number | Publication date |
---|---|
US7310026B2 (en) | 2007-12-18 |
US20060197603A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407571B1 (en) | Voltage detecting circuit for a power system | |
US7482888B1 (en) | Fast startup resonant element oscillator | |
JP2007520008A (ja) | デジタル処理システムにおけるオーバークロックのための方法及び装置 | |
US7573340B2 (en) | Temperature detecting apparatus | |
KR100668650B1 (ko) | 클럭발생회로 및 클럭발생방법 | |
JP2009253779A (ja) | 半導体集積回路装置 | |
US10951228B2 (en) | Semiconductor apparatus | |
JP2006246367A (ja) | 半導体集積回路及び半導体集積回路のリセット解除方法 | |
CN107645288B (zh) | 用于产生脉冲的电子电路、方法及电子装置 | |
US7157894B2 (en) | Low power start-up circuit for current mirror based reference generators | |
US9436242B2 (en) | Reset signal control apparatus for protecting a microcomputer | |
US7642874B2 (en) | Oscillator circuit with transition detection enable | |
US7642873B2 (en) | Method for enabling an oscillator circuit using transition detection | |
JP5734615B2 (ja) | 検査装置及び方法 | |
JP6585977B2 (ja) | 半導体装置および発振回路の制御方法 | |
JP2003256194A (ja) | 乱数データ発生回路 | |
JP2008099257A (ja) | 発振回路 | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
US10218309B2 (en) | Fast start-up single pin crystal oscillation apparatus and operation method thereof | |
JP4036114B2 (ja) | クロック発生回路 | |
JP2014191527A (ja) | マイクロコンピュータ | |
JP2005293482A (ja) | クロック制御装置とその制御方法 | |
JP2005321939A (ja) | 不揮発性メモリ保護回路 | |
JP2006017683A (ja) | 電圧検出器 | |
JP4746592B2 (ja) | 複数の電源により動作するマイクロコンピュータ、及びマイクロコンピュータの起動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |