JPH0750524A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPH0750524A JPH0750524A JP5195687A JP19568793A JPH0750524A JP H0750524 A JPH0750524 A JP H0750524A JP 5195687 A JP5195687 A JP 5195687A JP 19568793 A JP19568793 A JP 19568793A JP H0750524 A JPH0750524 A JP H0750524A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- sine wave
- pulse
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microcomputers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】簡単な構成で発振出力の不安定期間の長短に関
係なく、正常なクロックパルスを適切にマイクロコンピ
ュータに与えることができるマイクロコンピュータシス
テムを提供する。 【構成】マイクロコンピュータ１０と、正弦波発振回路
９と、正弦波発振回路９の発振出力が所定値以上大きく
なったとき前記発振出力をクロックパルスに変換してマ
イクロコンピュータ１０に与える正弦波／パルス変換回
路６とから成り、正弦波／パルス変換回路６は、発振出
力の交流中心レベルより正側に閾値をもった第１インバ
ータ１１と、前記発振出力の交流中心レベルより負側に
閾値をもった第２インバータ１２と、第１、第２インバ
ータ１１、１２の出力でセット／リセットされるＲＳフ
リップフロップ１４とから成る。
係なく、正常なクロックパルスを適切にマイクロコンピ
ュータに与えることができるマイクロコンピュータシス
テムを提供する。 【構成】マイクロコンピュータ１０と、正弦波発振回路
９と、正弦波発振回路９の発振出力が所定値以上大きく
なったとき前記発振出力をクロックパルスに変換してマ
イクロコンピュータ１０に与える正弦波／パルス変換回
路６とから成り、正弦波／パルス変換回路６は、発振出
力の交流中心レベルより正側に閾値をもった第１インバ
ータ１１と、前記発振出力の交流中心レベルより負側に
閾値をもった第２インバータ１２と、第１、第２インバ
ータ１１、１２の出力でセット／リセットされるＲＳフ
リップフロップ１４とから成る。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータと
このマイクロコンピュータにクロックパルスを与える回
路とから成るマイクロコンピュータシステムに関するも
のである。
このマイクロコンピュータにクロックパルスを与える回
路とから成るマイクロコンピュータシステムに関するも
のである。
【０００２】
【従来の技術】図４に示す従来例において、増幅器４１
と、水晶発振子４２、抵抗４３、コンデンサ４４、４５
を図示の如く接続して構成された正弦波発振回路４０の
発振出力は電源投入時には図５（ａ）に示すように正弦
波のレベルが小さく、時間とともに次第に大きくなって
いく。発振回路４０に接続されたバッファ４６、４７は
発振出力である正弦波の交流中心レベルＥoを閾値して
おり、そのため正弦波は図５（ｂ）に示すようなパルス
に変換される。
と、水晶発振子４２、抵抗４３、コンデンサ４４、４５
を図示の如く接続して構成された正弦波発振回路４０の
発振出力は電源投入時には図５（ａ）に示すように正弦
波のレベルが小さく、時間とともに次第に大きくなって
いく。発振回路４０に接続されたバッファ４６、４７は
発振出力である正弦波の交流中心レベルＥoを閾値して
おり、そのため正弦波は図５（ｂ）に示すようなパルス
に変換される。
【０００３】このパルスはマイクロコンピュータ５０に
クロックとして与えられ、マイクロコンピュータ５０を
駆動することになるが、電源投入直後は発振出力のレベ
ルが低く、ノイズとの区別もつきにくく、発振信号とし
ては極めて不安定である。その結果、クロックパルスと
してはランダムで不安定なパルスＰ1が生じる。このパ
ルスＰ1はマイクロコンピュータに誤動作を招来させる
ので、これによる誤動作を防止するため、従来はカウン
タ４８を設けている。
クロックとして与えられ、マイクロコンピュータ５０を
駆動することになるが、電源投入直後は発振出力のレベ
ルが低く、ノイズとの区別もつきにくく、発振信号とし
ては極めて不安定である。その結果、クロックパルスと
してはランダムで不安定なパルスＰ1が生じる。このパ
ルスＰ1はマイクロコンピュータに誤動作を招来させる
ので、これによる誤動作を防止するため、従来はカウン
タ４８を設けている。
【０００４】このカウンタ４８はクロックパルスを予め
設定された値までカウントしたときに、リセット信号を
発生し、マイクロコンピュータ５０の動作をスタート可
能にする。この間、マイクロコンピュータ５０にクロッ
クパルスが与えられても、マイクロコンピュータ５０は
動作を開始しない。カウンタ４８は上述した電源投入直
後の不安定な時間をカバーするようにビット数等が設定
されている。
設定された値までカウントしたときに、リセット信号を
発生し、マイクロコンピュータ５０の動作をスタート可
能にする。この間、マイクロコンピュータ５０にクロッ
クパルスが与えられても、マイクロコンピュータ５０は
動作を開始しない。カウンタ４８は上述した電源投入直
後の不安定な時間をカバーするようにビット数等が設定
されている。
【０００５】
【発明が解決しようとする課題】しかしながら、発振回
路４０の出力の不安定期間が長い場合は、カウンタ４８
がマイクロコンピュータ５０をリセットしてマイクロコ
ンピュータが動作した後も、不安定なクロックパルスが
マイクロコンピュータ５０に入力されるので、マイクロ
コンピュータ５０は誤動作を生じる。不安定期間を確実
にカバーするべくカウンタ４８の設定値を大きくする
と、不安定期間が短い場合、マイクロコンピュータ５０
の開始が遅れることになる。しかも、カウンタ４８の設
定値を大きくするためにはビット数を多くしなければな
らないが、ビット数を多くするとカウンタ自体が大きく
なって、面積が増大する。
路４０の出力の不安定期間が長い場合は、カウンタ４８
がマイクロコンピュータ５０をリセットしてマイクロコ
ンピュータが動作した後も、不安定なクロックパルスが
マイクロコンピュータ５０に入力されるので、マイクロ
コンピュータ５０は誤動作を生じる。不安定期間を確実
にカバーするべくカウンタ４８の設定値を大きくする
と、不安定期間が短い場合、マイクロコンピュータ５０
の開始が遅れることになる。しかも、カウンタ４８の設
定値を大きくするためにはビット数を多くしなければな
らないが、ビット数を多くするとカウンタ自体が大きく
なって、面積が増大する。
【０００６】本発明はこのような点に鑑みなされたもの
であって、簡単な構成で発振出力の不安定期間の長短に
関係なく、正常なクロックパルスを適切にマイクロコン
ピュータに与えることができるマイクロコンピュータシ
ステムを提供することを目的とする。
であって、簡単な構成で発振出力の不安定期間の長短に
関係なく、正常なクロックパルスを適切にマイクロコン
ピュータに与えることができるマイクロコンピュータシ
ステムを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明のシステムでは、正弦波発振回路の発振出力が
所定値以上大きくなったとき発振出力をクロックパルス
に変換してマイクロコンピュータに与える正弦波／パル
ス変換回路を設けている。
め本発明のシステムでは、正弦波発振回路の発振出力が
所定値以上大きくなったとき発振出力をクロックパルス
に変換してマイクロコンピュータに与える正弦波／パル
ス変換回路を設けている。
【０００８】
【作用】このような構成によると、正弦波をクロックパ
ルスに変換する回路自体が入力の発振信号のレベルが低
いところでは動作せず、閾値を超えたところで動作して
クロックパルスをマイクロコンピュータに与えるので、
発振出力の不安定期間（レベルが所定値以下の期間）が
短ければ、マイクロコンピュータは早く動作を開始し、
不安定期間が長ければ、それに応じてマイクロコンピュ
ータの動作開始も遅くなる。従って、信頼性が高い。
ルスに変換する回路自体が入力の発振信号のレベルが低
いところでは動作せず、閾値を超えたところで動作して
クロックパルスをマイクロコンピュータに与えるので、
発振出力の不安定期間（レベルが所定値以下の期間）が
短ければ、マイクロコンピュータは早く動作を開始し、
不安定期間が長ければ、それに応じてマイクロコンピュ
ータの動作開始も遅くなる。従って、信頼性が高い。
【０００９】
【実施例】以下、本発明を実施例に沿って説明する。本
発明を実施した図１において、９は増幅器１、水晶発振
子２、抵抗３、コンデンサ４、５から成る正弦波発振回
路であり、６は正弦波発振回路９の出力が所定値以上大
きくなったときに前記発振出力をクロックパルスに変換
して出力する正弦波／パルス変換回路である。１０は前
記正弦波／パルス変換回路６からクロックが与えられる
マイクロコンピュータである。正弦波／パルス変換回路
６としてはシュミット回路等を用いることができる。
発明を実施した図１において、９は増幅器１、水晶発振
子２、抵抗３、コンデンサ４、５から成る正弦波発振回
路であり、６は正弦波発振回路９の出力が所定値以上大
きくなったときに前記発振出力をクロックパルスに変換
して出力する正弦波／パルス変換回路である。１０は前
記正弦波／パルス変換回路６からクロックが与えられる
マイクロコンピュータである。正弦波／パルス変換回路
６としてはシュミット回路等を用いることができる。
【００１０】図２は前記正弦波／パルス変換回路６を具
体的に示しており、他の部分は図１と同一である。正弦
波／パルス変換回路６は第１インバータ１１と、第２イ
ンバータ１２、第３インバータ１３、ＲＳフリップフロ
ップ１４とから成っている。第１、第２、第３インバー
タ１１、１２、１３はいずれもＣＭＯＳで形成されてい
る。第１インバータ１１の閾値ＳＨ1は図３（イ）に示
すように正弦波発振信号の交流中心レベルＥoよりも正
側に存在し、一方インバータ１２の閾値ＳＨ2は負側に
存在する。尚、閾値ＳＨ1、ＳＨ2はＥoに対し対称的で
ある。インバータ１３は単に信号の反転を行なうだけで
ある。ＲＳフリップフロップ１４は２つのＮＡＮＤ回路
１５、１６より成っている。
体的に示しており、他の部分は図１と同一である。正弦
波／パルス変換回路６は第１インバータ１１と、第２イ
ンバータ１２、第３インバータ１３、ＲＳフリップフロ
ップ１４とから成っている。第１、第２、第３インバー
タ１１、１２、１３はいずれもＣＭＯＳで形成されてい
る。第１インバータ１１の閾値ＳＨ1は図３（イ）に示
すように正弦波発振信号の交流中心レベルＥoよりも正
側に存在し、一方インバータ１２の閾値ＳＨ2は負側に
存在する。尚、閾値ＳＨ1、ＳＨ2はＥoに対し対称的で
ある。インバータ１３は単に信号の反転を行なうだけで
ある。ＲＳフリップフロップ１４は２つのＮＡＮＤ回路
１５、１６より成っている。
【００１１】次に、図２の回路の動作を説明する。電源
が投入されて正弦波発振回路９が動作を開始した直後
は、その発振出力は図３（イ）に示すように小さく、閾
値ＳＨ1、ＳＨ2に達しない。そのため、変換回路６から
クロックパルスは出力されない。正弦波発振信号が閾値
ＳＨ1、ＳＨ2を超えると、第１インバータ１１からは図
３（ロ）に示す如く負パルスが発生する。一方、第２イ
ンバータ１２からは図３（ハ）に示すように正パルスが
発生する。
が投入されて正弦波発振回路９が動作を開始した直後
は、その発振出力は図３（イ）に示すように小さく、閾
値ＳＨ1、ＳＨ2に達しない。そのため、変換回路６から
クロックパルスは出力されない。正弦波発振信号が閾値
ＳＨ1、ＳＨ2を超えると、第１インバータ１１からは図
３（ロ）に示す如く負パルスが発生する。一方、第２イ
ンバータ１２からは図３（ハ）に示すように正パルスが
発生する。
【００１２】第２インバータ１２の出力は第３インバー
タ１３によって反転され、図３（ニ）の如く負パルスと
なる。第１、第３インバータ１１、１３の出力パルス
（ロ）（ニ）がＲＳフリップフロップ１４に入力される
と、ＲＳフリップフロップ１４からは図３（ホ）に示す
如くクロックパルスが出力され、マイクロコンピュータ
１０へ供給される。このクロックパルスによってマイク
ロコンピュータは動作可能状態となる。
タ１３によって反転され、図３（ニ）の如く負パルスと
なる。第１、第３インバータ１１、１３の出力パルス
（ロ）（ニ）がＲＳフリップフロップ１４に入力される
と、ＲＳフリップフロップ１４からは図３（ホ）に示す
如くクロックパルスが出力され、マイクロコンピュータ
１０へ供給される。このクロックパルスによってマイク
ロコンピュータは動作可能状態となる。
【００１３】
【発明の効果】以上説明したように本発明によれば、正
弦波発振回路の不安定期間が短くても、長くても、その
不安定期間の分だけクロックパルスの供給を抑えるよう
になっているので、不安定期間を確実にカバーすること
ができるとともに、マイクロコンピュータの開始が著し
く遅れるといった不具合が生じない。しかも、従来のよ
うにカウンタを用いる場合に比し回路としての占有面積
が少なくて済む。
弦波発振回路の不安定期間が短くても、長くても、その
不安定期間の分だけクロックパルスの供給を抑えるよう
になっているので、不安定期間を確実にカバーすること
ができるとともに、マイクロコンピュータの開始が著し
く遅れるといった不具合が生じない。しかも、従来のよ
うにカウンタを用いる場合に比し回路としての占有面積
が少なくて済む。
【図１】本発明を実施したマイクロコンピュータシステ
ムの回路構成図。
ムの回路構成図。
【図２】図１の正弦波／パルス変換回路の具体例を示す
回路図。
回路図。
【図３】図２の回路の動作説明用の波形図。
【図４】従来例の回路構成図。
【図５】従来例の動作説明用の波形図。
６ 正弦波／パルス変換回路 ９ 正弦波発振回路 １０ マイクロコンピュータ １１ 第１インバータ １２ 第２インバータ １４ ＲＳフリップフロップ
Claims (2)
- 【請求項１】マイクロコンピュータと、正弦波発振回路
と、前記正弦波発振回路の発振出力が所定値以上大きく
なったとき前記発振出力をクロックパルスに変換して前
記マイクロコンピュータに与える正弦波／パルス変換回
路とから成るマイクロコンピュータシステム。 - 【請求項２】前記正弦波／パルス変換回路は、前記発振
出力の交流中心レベルより正側に閾値をもった第１能動
素子と、前記発振出力の交流中心レベルより負側に閾値
をもった第２能動素子と、前記第１、第２能動素子の出
力でセット／リセットされるＲＳフリップフロップとか
ら成る請求項１に記載のマイクロコンピュータシステ
ム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195687A JPH0750524A (ja) | 1993-08-06 | 1993-08-06 | マイクロコンピュータシステム |
| US08/748,795 US5673424A (en) | 1993-08-06 | 1996-11-14 | Circuit which supplies a clock pulse to a microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195687A JPH0750524A (ja) | 1993-08-06 | 1993-08-06 | マイクロコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750524A true JPH0750524A (ja) | 1995-02-21 |
Family
ID=16345334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195687A Pending JPH0750524A (ja) | 1993-08-06 | 1993-08-06 | マイクロコンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5673424A (ja) |
| JP (1) | JPH0750524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845862A2 (en) * | 1996-11-30 | 1998-06-03 | Daewoo Electronics Co., Ltd | Circuit for removing noise components of oscillator |
| JP2013066120A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | クロック出力回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396317B1 (en) | 1999-05-28 | 2002-05-28 | Peco Ii, Inc., | Digital voltage controlled oscillator |
| JP2002190723A (ja) * | 2000-12-20 | 2002-07-05 | Nippon Precision Circuits Inc | 発振制御回路 |
| JP2006246367A (ja) * | 2005-03-07 | 2006-09-14 | Fujitsu Ltd | 半導体集積回路及び半導体集積回路のリセット解除方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367822A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 発振器 |
| US5184032A (en) * | 1991-04-25 | 1993-02-02 | Texas Instruments Incorporated | Glitch reduction in integrated circuits, systems and methods |
| EP0746817B1 (en) * | 1991-11-12 | 2000-07-05 | Microchip Technology Inc. | Microcontroller power-up delay |
| US5369311A (en) * | 1992-03-06 | 1994-11-29 | Intel Corporation | Clock generator control circuit |
| US5446420A (en) * | 1993-08-25 | 1995-08-29 | Motorola, Inc. | Method and apparatus for reducing jitter and improving testability of an oscillator |
-
1993
- 1993-08-06 JP JP5195687A patent/JPH0750524A/ja active Pending
-
1996
- 1996-11-14 US US08/748,795 patent/US5673424A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845862A2 (en) * | 1996-11-30 | 1998-06-03 | Daewoo Electronics Co., Ltd | Circuit for removing noise components of oscillator |
| EP0845862A3 (en) * | 1996-11-30 | 2000-02-23 | Daewoo Electronics Co., Ltd | Circuit for removing noise components of oscillator |
| JP2013066120A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | クロック出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5673424A (en) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750524A (ja) | マイクロコンピュータシステム | |
| GB2295702A (en) | Control device for power conservation | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JPH104347A (ja) | 発振回路 | |
| JPH0548440A (ja) | 半導体集積回路 | |
| JPH0818338A (ja) | 発振回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP2705174B2 (ja) | 発振回路 | |
| JPH049336B2 (ja) | ||
| JPH1022819A (ja) | 半導体装置 | |
| JP2000214946A (ja) | クロック制御回路 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| KR100295751B1 (ko) | 클럭신호의글리치발생억제회로 | |
| JPH0426915Y2 (ja) | ||
| JPH08115145A (ja) | 半導体集積回路装置 | |
| JPH05108211A (ja) | マイクロコンピユータ | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPH028435Y2 (ja) | ||
| JPH04281605A (ja) | 発振制御回路 | |
| JPH0651860A (ja) | 発振安定時間保証回路 | |
| JPH07273609A (ja) | 周期パルス発生回路 | |
| JPH03212714A (ja) | 半導体集積回路 | |
| JPH04105108A (ja) | クロック発生回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH04160906A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |