JPH04160906A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH04160906A JPH04160906A JP28969990A JP28969990A JPH04160906A JP H04160906 A JPH04160906 A JP H04160906A JP 28969990 A JP28969990 A JP 28969990A JP 28969990 A JP28969990 A JP 28969990A JP H04160906 A JPH04160906 A JP H04160906A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillation
- inverter
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 48
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路に関し、特に半導体集積回路に内蔵さ
れ、水晶発振器を用いて構成される発振回路に関する。
れ、水晶発振器を用いて構成される発振回路に関する。
従来の半導体集積回路に内蔵される、水晶発振器により
構成される発振回路は、その−例が第４図に示されるよ
うに、外部に設けられる水晶振動子１９に対応して、発
振回路を形成する抵抗２０およびインバータ２１と、カ
ウンタ２２、Ｒ／Ｓフリップフロップ２３およびＡＮＤ
回路２４等を含んで構成されており、水晶振動子１９は
、外部発振端子５１および５２を介して半導体集積回路
に接続されている。
構成される発振回路は、その−例が第４図に示されるよ
うに、外部に設けられる水晶振動子１９に対応して、発
振回路を形成する抵抗２０およびインバータ２１と、カ
ウンタ２２、Ｒ／Ｓフリップフロップ２３およびＡＮＤ
回路２４等を含んで構成されており、水晶振動子１９は
、外部発振端子５１および５２を介して半導体集積回路
に接続されている。
始めに、電源の投入により発振が開始された時点におい
て、カウンタ２２およびＲ／Ｓフリップフロップ２３は
、リセット信号１０８を介してリセットされて初期化さ
れる。水晶振動子１９、抵抗２０およびインバータ２１
により形成される水晶発振器により出力される発振出力
１０７は、ＡＮＤ回路２４に送られるとともに、カウン
タ２２に入力される。カウンタ２２においては、前記水
晶発振器における発振出力１０７が安定するまでに必要
な時間（数ミリ秒程度）が計数され、カウンタ２２にお
けるオーバフロー信号（ＯＶＦ出力）によりＲ／Ｓフリ
ップフロップ２３がセットされる。
て、カウンタ２２およびＲ／Ｓフリップフロップ２３は
、リセット信号１０８を介してリセットされて初期化さ
れる。水晶振動子１９、抵抗２０およびインバータ２１
により形成される水晶発振器により出力される発振出力
１０７は、ＡＮＤ回路２４に送られるとともに、カウン
タ２２に入力される。カウンタ２２においては、前記水
晶発振器における発振出力１０７が安定するまでに必要
な時間（数ミリ秒程度）が計数され、カウンタ２２にお
けるオーバフロー信号（ＯＶＦ出力）によりＲ／Ｓフリ
ップフロップ２３がセットされる。
このＲ／Ｓフリップフロップ２３の出力（Ｑ出力〉はＡ
ＮＤ回路２４に入力されるが、ＡＮＤ回路２４からは、
Ｒ／Ｓフリップフロップ２３の出力がＨレベルの場合に
おいてのみ、前述の発振出力１０７が出力され、所定の
内部クロック１０９として当該集積回路に供給される。
ＮＤ回路２４に入力されるが、ＡＮＤ回路２４からは、
Ｒ／Ｓフリップフロップ２３の出力がＨレベルの場合に
おいてのみ、前述の発振出力１０７が出力され、所定の
内部クロック１０９として当該集積回路に供給される。
即ち、従来の半導体集積回路においては、水晶振動子１
９、抵抗２０およびインバータ２１により形成される水
晶発振器が安定に発振する状態になるまでは、Ｒ／Ｓフ
リップ７０ツブ２３からの出力を介して、半導体集積回
路に内部クロック１０９が供給されないように回路形成
され、異常クロックによる誤動作が生じないように考慮
されている。
９、抵抗２０およびインバータ２１により形成される水
晶発振器が安定に発振する状態になるまでは、Ｒ／Ｓフ
リップ７０ツブ２３からの出力を介して、半導体集積回
路に内部クロック１０９が供給されないように回路形成
され、異常クロックによる誤動作が生じないように考慮
されている。
上述した従来の半導体集積回路においては、電源投入後
、数ミリ秒の水晶発振安定時間を確保するために、カウ
ンタが必要とされる。このカウンタは、多数の７リツプ
７０ツブを用いて構成されているため、半導体集積回路
内部のトランジスタの個数を増大させる結果となり、集
積回路チップサイズを大きくするとともに、集積回路自
体のコストを高くするという欠点がある。
、数ミリ秒の水晶発振安定時間を確保するために、カウ
ンタが必要とされる。このカウンタは、多数の７リツプ
７０ツブを用いて構成されているため、半導体集積回路
内部のトランジスタの個数を増大させる結果となり、集
積回路チップサイズを大きくするとともに、集積回路自
体のコストを高くするという欠点がある。
また、水晶振動子が確実に発振するまでに、水晶振動子
自身のバラツキおよび誤差等をも見込んで、余分の時間
をカウンタにおいて待機させる必要があるため、内部ク
ロックの供給による半導体集積回路の起動が、遅滞する
という欠点がある。
自身のバラツキおよび誤差等をも見込んで、余分の時間
をカウンタにおいて待機させる必要があるため、内部ク
ロックの供給による半導体集積回路の起動が、遅滞する
という欠点がある。
更に、カウンタに対しては、前記発振安定に至るまでの
間において、中間レベルの異常なりロックが入力されて
おり、カウンタ自体が誤動作をして、半導体集積回路内
部に異常クロックが供給される危険性が介在するという
欠点がある。
間において、中間レベルの異常なりロックが入力されて
おり、カウンタ自体が誤動作をして、半導体集積回路内
部に異常クロックが供給される危険性が介在するという
欠点がある。
本発明の半導体集積回路は、半導体集積回路に内蔵され
る水晶発振回路において、当該水晶発振回路の発振起動
時における発振出力レベルが、所定のレベル値にビルド
アップしたか否かを検出するレベル検出回路と、前記レ
ベル検出回路の出力信号を介して、前記水晶発振回路の
発振出力を、正規のクロック信号として前記半導体集積
回路に供給するか否かを選択するクロック選択回路と、
を備えて構成される。
る水晶発振回路において、当該水晶発振回路の発振起動
時における発振出力レベルが、所定のレベル値にビルド
アップしたか否かを検出するレベル検出回路と、前記レ
ベル検出回路の出力信号を介して、前記水晶発振回路の
発振出力を、正規のクロック信号として前記半導体集積
回路に供給するか否かを選択するクロック選択回路と、
を備えて構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例を示す回路図である。第１図
に示されるように、本実施例は、外部に設けら、れ、外
部端子５１および５２を介して半導体集積回路に接続さ
れる水晶振動子１に対応して、発振回路を形成する抵抗
２およびインバータ３と、インバータ４および５と、Ｒ
／Ｓフリップフロッ７６および７と、ＡＮＤ回路８と、
を備えて構成される。
は、本発明の第１の実施例を示す回路図である。第１図
に示されるように、本実施例は、外部に設けら、れ、外
部端子５１および５２を介して半導体集積回路に接続さ
れる水晶振動子１に対応して、発振回路を形成する抵抗
２およびインバータ３と、インバータ４および５と、Ｒ
／Ｓフリップフロッ７６および７と、ＡＮＤ回路８と、
を備えて構成される。
第１図において、電源投入を介して発振が開始される時
点において、Ｒ／Ｓフリップ７０ツブ６および７は、リ
セット信号１０２によりリセットされ初期化される。水
晶振動子１、抵抗２およびインバータ３により形成され
る水晶発振回路より出力される発振出力ＩＯＬは、ＡＮ
Ｄ回路８に送られるとともにインバータ４および５に入
力される。
点において、Ｒ／Ｓフリップ７０ツブ６および７は、リ
セット信号１０２によりリセットされ初期化される。水
晶振動子１、抵抗２およびインバータ３により形成され
る水晶発振回路より出力される発振出力ＩＯＬは、ＡＮ
Ｄ回路８に送られるとともにインバータ４および５に入
力される。
インバータ４の論理しきい値電圧はＶ□で、Ｈレベル側
に偏移した電圧となっており、また、インバータ５の論
理しきい値電圧はＶＬで、Ｌレベル側に偏移した電圧と
なっている。従って、インバータ４においては、発振出
力１０１のＨレベル側のレベルが、電圧ＶＷよりも高い
場合においてレベル検出され、インバータ５においては
、発振出力１０１のＬレベル側のレベルが、電圧ｖＬよ
りも低い場合においてレベル検出される。
に偏移した電圧となっており、また、インバータ５の論
理しきい値電圧はＶＬで、Ｌレベル側に偏移した電圧と
なっている。従って、インバータ４においては、発振出
力１０１のＨレベル側のレベルが、電圧ＶＷよりも高い
場合においてレベル検出され、インバータ５においては
、発振出力１０１のＬレベル側のレベルが、電圧ｖＬよ
りも低い場合においてレベル検出される。
インバータ４の出力は、反転された形でＲ／Ｓフリップ
フロップ６のセット端子に入力され、同様に、インバー
タ５の出力は、そのままＲ／Ｓフリップフロップ７のセ
ット端子に入力される。Ｒ／Ｓフリッ１フロップ６およ
びＲ／Ｓフリップ７０ツブ７の出力は、共にＡＮＤ回路
８に入力されるが、ＡＮＤ回路８には、前述のように発
振出力１０１も入力されており、これらの二つのＲ／Ｓ
フリップフロップの出力レベルがＨレベルの状態におい
て、ＡＮＤ回路８からは所定の内部クロック１０３が出
力され、半導体集積回路に供給される。
フロップ６のセット端子に入力され、同様に、インバー
タ５の出力は、そのままＲ／Ｓフリップフロップ７のセ
ット端子に入力される。Ｒ／Ｓフリッ１フロップ６およ
びＲ／Ｓフリップ７０ツブ７の出力は、共にＡＮＤ回路
８に入力されるが、ＡＮＤ回路８には、前述のように発
振出力１０１も入力されており、これらの二つのＲ／Ｓ
フリップフロップの出力レベルがＨレベルの状態におい
て、ＡＮＤ回路８からは所定の内部クロック１０３が出
力され、半導体集積回路に供給される。
第２図に示されるのは、本実施例における動作を示す信
号タイミング図である。以下、第２図を参照して、電源
投入時から、正常なりロックが出力されるまでの動作に
ついれ説明する。
号タイミング図である。以下、第２図を参照して、電源
投入時から、正常なりロックが出力されるまでの動作に
ついれ説明する。
第２図において、時間Ｔ□における電源電圧ＶＯＯの立
上りとともに、リセット信号１０２がＨレベルになると
、Ｒ／Ｓフリップフロップ６および７は共にリセットさ
れて、ＡＮＤ回路８の出力はＬレベルになり、従って、
内部クロック１０３はＬレベルに固定される。水晶振動
子１、抵抗２およびインバータ３を含む発振回路は、抵
抗２およびインバータ３によりセルフ・バイアスがかか
っており、その発振出力１０１は中間電位の状態で発振
を開始する。
上りとともに、リセット信号１０２がＨレベルになると
、Ｒ／Ｓフリップフロップ６および７は共にリセットさ
れて、ＡＮＤ回路８の出力はＬレベルになり、従って、
内部クロック１０３はＬレベルに固定される。水晶振動
子１、抵抗２およびインバータ３を含む発振回路は、抵
抗２およびインバータ３によりセルフ・バイアスがかか
っており、その発振出力１０１は中間電位の状態で発振
を開始する。
時間Ｔ２において、Ｒ／Ｓフリッ１フロップ６および７
に入力されているリセット信号１０２はＬレベルとなる
が、時間Ｔ、において、発振出力１０１がインバータ４
の論理しきい値ＶＭを越えると、インバータ４からはＬ
レベルが出力されて、フリップフロップ６はリセ・ソト
され、Ｑ端子からはＨレベルが出力される。
に入力されているリセット信号１０２はＬレベルとなる
が、時間Ｔ、において、発振出力１０１がインバータ４
の論理しきい値ＶＭを越えると、インバータ４からはＬ
レベルが出力されて、フリップフロップ６はリセ・ソト
され、Ｑ端子からはＨレベルが出力される。
時間Ｔ４において、発振出力Ｌｏｔがインバータ５の論
理しきい値ＶＬ以下のレベルに低下すると、インバータ
５からはＨレベルが出力されて、フリップ７０ツブ７は
リセットされ、Ｑ端子からはＨレベルが出力される。ま
た、時間Ｔ４以降においては、ＡＮＤ回路８に対するフ
リップ７０ツブ６および７の出力レベルは共にＨレベル
となるため、ＡＮＤ回路８から出力される内部クロック
１０３は、発振出力１０１と同相の正常なりロック信号
として半導体集積回路に供給される。
理しきい値ＶＬ以下のレベルに低下すると、インバータ
５からはＨレベルが出力されて、フリップ７０ツブ７は
リセットされ、Ｑ端子からはＨレベルが出力される。ま
た、時間Ｔ４以降においては、ＡＮＤ回路８に対するフ
リップ７０ツブ６および７の出力レベルは共にＨレベル
となるため、ＡＮＤ回路８から出力される内部クロック
１０３は、発振出力１０１と同相の正常なりロック信号
として半導体集積回路に供給される。
次に、本発明の第２の実施例について説明する。第３図
は、前記第２の実施例を示す回路図である。第３図に示
されるように、本実施例は、外部端子５３および５４を
介して半導体集積回路に接続される水晶振動子９に対応
して、発振回路を形成する抵抗１０およびインバータ１
１と、インバータ１２および１３と、バッファ１４と、
Ｒ／Ｓフリップフロップ１５およびＩ６と、ＡＮＤ＠路
Ｉ７路上７Ｉ８と、を備えて構成される。
は、前記第２の実施例を示す回路図である。第３図に示
されるように、本実施例は、外部端子５３および５４を
介して半導体集積回路に接続される水晶振動子９に対応
して、発振回路を形成する抵抗１０およびインバータ１
１と、インバータ１２および１３と、バッファ１４と、
Ｒ／Ｓフリップフロップ１５およびＩ６と、ＡＮＤ＠路
Ｉ７路上７Ｉ８と、を備えて構成される。
第３図において、電源投入を介して発振が開始される時
点において、Ｒ／Ｓフリップフロップ１５およびＩ６は
、リセット信号１０５によりリセットされ初期化される
。水晶振動子１、抵抗２およびインバータ３により形成
される水晶発振回路より出力される発振出力１０４は、
波形整形用のバッファ１４を経由してＡＮＤ回路１８に
送られるとともに、インバータ１２および１３に入力さ
れる。
点において、Ｒ／Ｓフリップフロップ１５およびＩ６は
、リセット信号１０５によりリセットされ初期化される
。水晶振動子１、抵抗２およびインバータ３により形成
される水晶発振回路より出力される発振出力１０４は、
波形整形用のバッファ１４を経由してＡＮＤ回路１８に
送られるとともに、インバータ１２および１３に入力さ
れる。
インバータ１２の論理しきい値電圧ＶＨ１およびインバ
ータ１３の論理しきい値電圧ＶＬの定義づけについては
、前述の第１の実施例の場合と同様である。インバータ
１２においては、発振出力１０４のＨレベル側のレベル
が、電圧ｖ１１よりも高い場合においてレベル検出され
、インバータ１３においては、発振出力１０４のＬレベ
ル側のレベルが、電圧ｖＬよりも低い場合においてレベ
ル検出される。
ータ１３の論理しきい値電圧ＶＬの定義づけについては
、前述の第１の実施例の場合と同様である。インバータ
１２においては、発振出力１０４のＨレベル側のレベル
が、電圧ｖ１１よりも高い場合においてレベル検出され
、インバータ１３においては、発振出力１０４のＬレベ
ル側のレベルが、電圧ｖＬよりも低い場合においてレベ
ル検出される。
発振出力１０４の入力に対応して、インバータ１２の出
力は、反転された形でＲ／Ｓフリップフロップ１５のセ
ット端子に入力され、インバータ１３の出力はＡＮＤ回
路１７に送られる。 Ｒ／Ｓフリップ７０ツブ１５の出
力とインバータ１３の出力との入力に対応する、ＡＮＤ
回路１７の論理積出力は、Ｒ／Ｓフリップ７０ツブ１６
のＳ端子に入力される。ＡＮＤ回路１８には、前述のよ
うに、バッファ１４を経由して発振出力も入力されてお
り、Ｒ／Ｓフリップフロップ１６の出力レベルがＨレベ
ルの状態の時に、ＡＮＤ回路１８からは所定の内部クロ
・ｙり１０６が出力されて、正常なりロックとして半導
体集積回路に供給される。
力は、反転された形でＲ／Ｓフリップフロップ１５のセ
ット端子に入力され、インバータ１３の出力はＡＮＤ回
路１７に送られる。 Ｒ／Ｓフリップ７０ツブ１５の出
力とインバータ１３の出力との入力に対応する、ＡＮＤ
回路１７の論理積出力は、Ｒ／Ｓフリップ７０ツブ１６
のＳ端子に入力される。ＡＮＤ回路１８には、前述のよ
うに、バッファ１４を経由して発振出力も入力されてお
り、Ｒ／Ｓフリップフロップ１６の出力レベルがＨレベ
ルの状態の時に、ＡＮＤ回路１８からは所定の内部クロ
・ｙり１０６が出力されて、正常なりロックとして半導
体集積回路に供給される。
以上、詳細に説明したように、本発明は、水晶振動子を
含む発振回路の発振出力が、十分に大きなレベルとなり
、発振出力が安定な状態に到達したことを検出した上で
内部クロックを供給することにより、半導体集積回路に
おける異常クロックによる誤動作を排除することができ
るとともに、多数のトランジスタ素子の使用を不要にす
ることができるため、チップサイズを小型化し、且つ、
コストを低減することができるという効果がある。また
、カウンタを使用しないことにより、カウンタに起因す
る待時間を排除することができるため、内部クロックの
起動を促進することができるという効果も期待できる。
含む発振回路の発振出力が、十分に大きなレベルとなり
、発振出力が安定な状態に到達したことを検出した上で
内部クロックを供給することにより、半導体集積回路に
おける異常クロックによる誤動作を排除することができ
るとともに、多数のトランジスタ素子の使用を不要にす
ることができるため、チップサイズを小型化し、且つ、
コストを低減することができるという効果がある。また
、カウンタを使用しないことにより、カウンタに起因す
る待時間を排除することができるため、内部クロックの
起動を促進することができるという効果も期待できる。
第１図および第３図は、それぞれ本発明の第１および第
２の実施例の回路図、第２図は、第１の実施例における
動作信号タイミング図、第４図は従来例の回路図である
。 図において、１．９．１９・・・・・・水晶振動子、２
゜１０、２０・・・・・・抵抗、３〜５，１１〜１３．
２１・・・・・・インバータ、６．７．１５．１６．２
３・・・・−・Ｒ／Ｓフリップフロップ、８ 、１７．
１８．２４・・・・・・ＡＮＤ回路、１４・・・・・・
バッファ、２２・・・・・・カウンタ。
２の実施例の回路図、第２図は、第１の実施例における
動作信号タイミング図、第４図は従来例の回路図である
。 図において、１．９．１９・・・・・・水晶振動子、２
゜１０、２０・・・・・・抵抗、３〜５，１１〜１３．
２１・・・・・・インバータ、６．７．１５．１６．２
３・・・・−・Ｒ／Ｓフリップフロップ、８ 、１７．
１８．２４・・・・・・ＡＮＤ回路、１４・・・・・・
バッファ、２２・・・・・・カウンタ。
Claims (1)
- 【特許請求の範囲】 半導体集積回路に内蔵される水晶発振回路において、 当該水晶発振回路の発振起動時における発振出力レベル
が、所定のレベル値にビルドアップしたか否かを検出す
るレベル検出回路と、 前記レベル検出回路の出力信号を介して、前記水晶発振
回路の発振出力を、正規のクロック信号として前記半導
体集積回路に供給するか否かを選択するクロック選択回
路と、 を備えることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28969990A JPH04160906A (ja) | 1990-10-25 | 1990-10-25 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28969990A JPH04160906A (ja) | 1990-10-25 | 1990-10-25 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160906A true JPH04160906A (ja) | 1992-06-04 |
Family
ID=17746604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28969990A Pending JPH04160906A (ja) | 1990-10-25 | 1990-10-25 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160906A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010529287A (ja) * | 2007-06-12 | 2010-08-26 | ローディア インコーポレイティド | 親水化剤を有する硬質表面清浄組成物、硬質表面を清浄する方法 |
-
1990
- 1990-10-25 JP JP28969990A patent/JPH04160906A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010529287A (ja) * | 2007-06-12 | 2010-08-26 | ローディア インコーポレイティド | 親水化剤を有する硬質表面清浄組成物、硬質表面を清浄する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0126849B1 (ko) | 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로 | |
| JP2003167642A (ja) | クロック生成回路及びクロック生成方法 | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JPH04160906A (ja) | 発振回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US6486717B2 (en) | Divider with cycle time correction | |
| JPH104347A (ja) | 発振回路 | |
| JPS6148726B2 (ja) | ||
| JPH10107620A (ja) | クロック信号発生回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH0512756B2 (ja) | ||
| JPS6036644B2 (ja) | 発振回路 | |
| JP3694977B2 (ja) | 位相比較器 | |
| JPS5915122Y2 (ja) | 水晶発振回路 | |
| JPH0821815B2 (ja) | 信号発生装置 | |
| JPH0713655A (ja) | 半導体集積回路 | |
| JP6522956B2 (ja) | クロック生成装置、クロック生成モジュール及びクロックソース選択方法 | |
| JP4032927B2 (ja) | 大規模集積回路の初期化回路 | |
| JPH11186849A (ja) | 発振回路 | |
| JPH09181574A (ja) | 発振回路 | |
| JPH04105108A (ja) | クロック発生回路 | |
| JPH08179849A (ja) | クロック出力回路 | |
| JPH11234043A (ja) | 発振回路および半導体集積回路 | |
| JPH11145727A (ja) | 発振回路 | |
| JPH06161596A (ja) | 発振回路 |