JP2003167642A - クロック生成回路及びクロック生成方法 - Google Patents

クロック生成回路及びクロック生成方法

Info

Publication number
JP2003167642A
JP2003167642A JP2001364570A JP2001364570A JP2003167642A JP 2003167642 A JP2003167642 A JP 2003167642A JP 2001364570 A JP2001364570 A JP 2001364570A JP 2001364570 A JP2001364570 A JP 2001364570A JP 2003167642 A JP2003167642 A JP 2003167642A
Authority
JP
Japan
Prior art keywords
circuit
signal
level
clock generation
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001364570A
Other languages
English (en)
Other versions
JP3652304B2 (ja
Inventor
Takahiro Saida
隆広 才田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2001364570A priority Critical patent/JP3652304B2/ja
Priority to DE10255366A priority patent/DE10255366A1/de
Priority to US10/306,314 priority patent/US6888391B2/en
Priority to KR1020020075510A priority patent/KR100668650B1/ko
Priority to CN02152971A priority patent/CN1421993A/zh
Publication of JP2003167642A publication Critical patent/JP2003167642A/ja
Application granted granted Critical
Publication of JP3652304B2 publication Critical patent/JP3652304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2520/00—Input parameters relating to overall vehicle dynamics
    • B60W2520/10—Longitudinal speed
    • B60W2520/105—Longitudinal acceleration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2520/00—Input parameters relating to overall vehicle dynamics
    • B60W2520/28—Wheel speed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2530/00—Input parameters relating to vehicle conditions or values, not covered by groups B60W2510/00 or B60W2520/00
    • B60W2530/10—Weight
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2530/00—Input parameters relating to vehicle conditions or values, not covered by groups B60W2510/00 or B60W2520/00
    • B60W2530/16—Driving resistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2552/00—Input parameters relating to infrastructure
    • B60W2552/15—Road slope, i.e. the inclination of a road segment in the longitudinal direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 発振回路及び内部ロジック回路を低電圧で動
作させながらも、内部ロジック回路の暴走を防止する。 【解決手段】 原クロック信号を生成する発振回路と、
原クロック信号の振幅が所定値以上となったときに、充
電を開始するチャージポンプと、初期状態では第１のレ
ベルであり、チャージポンプの電圧が所定値となった時
に第２のレベルとなるゲート信号を生成するゲート信号
生成手段と、原クロック信号にゲート信号をかけること
により得られる信号を合成クロック信号として他の回路
に供給する合成クロック生成手段と、ゲート信号により
発振回路に供給する電源を切り替える切換手段と、ゲー
ト信号により他の回路に供給する電源を切り替える切換
手段を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発振器や内部ロジ
ックに低電圧（定電圧発生回路や外部電源電圧を１／２
に降下した電圧）を用いることで、低消費電力化を目的
とした半導体集積回路において、発振子などの特性ばら
つきの影響を受けずに最短の発振安定待ち時間を確保す
るための手段であると共に、発振初期の発振安定化を確
認した後、発振器等の電源電圧を自動的に外部電源電圧
から低電圧動作に切換える回路とを有する、低消費電力
化を実現させるマイコンに関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路は、外部
電源電圧をそのまま発振器の電源として用いるもの、ま
た、低消費電力化を実現させるためにレギュレータ出力
電圧を用いて発振器を動作させるものがある。
【０００３】しかし、いずれもリセット解除後、発振子
を含む発振器は、発振成長から安定するまでの時間を確
保する必要があるが、この時間を自分自身（発振器）の
クロックを用いて確保しているもの、専用のカウンタを
用いて確保しているものがある。
【０００４】また、外付けコンデンサ（Ｃ）及び抵抗
（Ｒ）の時定数ＣＲにより確保するものもある。
【０００５】第１の従来例は、特開平８年２０４４５０
号に示すものである。この回路図及びタイミング図を図
９、図１０に示す。
【０００６】第１の従来例によれば、発振回路の発振起
動から発振安定までの期間をパルス幅に含む起動制御信
号により発振回路に供給する動作電源電圧をより低い電
圧に切換える切換手段を有する定電圧発生回路の出力電
圧に応じて変動する発振回路の出力振幅とを備えるた
め、論理回路部の動作中に発振回路の動作電源電圧を下
げることができ、半導体集積回路の通常動作時の消費電
力を低減している。
【０００７】第２の従来例は、特開平１０年００４３４
７号に示すものである。この回路図及びタイミング図を
図１１、図１２に示す。
【０００８】第２の従来例によれば、一定期間、発振信
号クロックをカウントすることにより、発振周波数が規
定値に達したか否かを判定するような構成であり、発振
出力が安定状態になってから発振器の出力信号をクロッ
ク信号として供給することが出来る。また、発振安定時
間が短い場合には、その発振クロック信号の出力にあわ
せて発振クロック信号の出力を制御でき、発振子特性の
ばらつきによる発振安定時間ばらつきにあわせて最適な
待ち時間に設定できる。発振器の発振クロックを計数す
るカウンタと、発振器１よりも短時間のうちに安定発振
するＣＲ発振器と、を備え、カウンタがＣＲ発振器の発
振出力に基づきカウント動作／リセット動作が制御さ
れ、発振器の発振クロックを一定期間計数し、該発振ク
ロックが予め定めた周波数に達したことを検出した際に
クロックをＡＮＤゲート２１から出力する。
【０００９】第３の従来例は、特開２０００−２９３２
５８に示すものである。この回路図及びタイミング図を
図１３、図１４に示す。
【００１０】第３の従来例によれば、発振回路の出力信
号の正振幅をバッファで検出し、負振幅をインバータで
検出する。バッファが検出した出力信号をカウンタでカ
ウントし、インバータが検出した出力信号をカウンタで
カウントする。これらのカウンタがカウントした正振幅
カウント数と、カウンタがカウントした負振幅カウント
数との同一性を、判定回路により比較する。この比較結
果の許可信号により、クロック生成回路の内部回路へ出
力されるクロック、の出力を制御する。
【００１１】第４の従来例は、日本電気の８ビットシン
グルチップマイコン７８Ｋ０及び７８Ｋ０／ｓシリーズ
で使用されているものである。この回路図及びタイミン
グ図を図１５、図１６に示す。
【００１２】第４の従来例によれば、リセット解除後、
発振回路の発振クロックにて専用のカウンタがカウント
を開始し、このカウント値が所定のカウント値（発振安
定までの時間）になると、ＣＮＴ１信号がＨｉｇｈレベ
ルになる。この信号により、発振が安定したとみなし、
発振クロックをロジックに供給し始める。
【００１３】第５の従来例は、日本電気のμＰＤ７８０
９５５／μＰＤ７８０９５８で使用されているものであ
る。この回路図及びタイミング図を図１７、図１８に示
す。
【００１４】第５の従来例によれば、リセット解除後、
外付けコンデンサ及び、抵抗の時定数により発振回路が
安定するまでの時間を確保しており、発振が安定した
後、レギュレータ電圧にて動作するように切換える。
【００１５】
【発明が解決しようとする課題】第１の問題点は、第４
の従来例の図１５に示す回路構成において、消費電流が
多いという点である。
【００１６】その理由は、図１５のように、電源投入後
から、常に外部電源電圧にて発振器及び内部ロジックを
動作させているからである。
【００１７】第２の問題点は、次の通りである。第１の
従来例の図９に示す回路構成において、発振器の発振が
安定したところで、外部電源電圧からレギュレータ出力
電圧にて発振器を動作させることで、低消費電力化を図
っている。しかしながら、発振器が発振成長から安定す
るまでの待ち時間にばらつきが生じ、発振安定していな
いにも関わらず、発振が安定したと誤判定することがあ
るという問題点を有している。
【００１８】その理由は、発振器の発振が安定するまで
の時間を自分自身のクロックを用いて、クロック信号発
生回路にて専用のカウンタを用い確保していることか
ら、リセット解除後の発振開始時の高周波を拾ってカウ
ントするため、高周波の度合によっては、正しくカウン
ト出来ない場合もあり、発振子の特性によっては、サン
プル間で発振が安定するまでの時間にばらつきが生じ、
発振安定していないにも関わらず、正常発振と誤判定さ
れてしまうことによる。第４の従来例にも同様のことが
言える。
【００１９】第３の問題点は、次の通りである。第５の
従来例の図１７に示す回路構成において、発振器の発振
が安定したところで、外部電源電圧からレギュレータ出
力電圧にて発振器を動作させることで低消費電力化を図
っている。しかしながら、チップ外で非常に大きなコン
デンサ及び抵抗が必要であり、これらの外付け部品のコ
ストがかかってしまうこと及び、サンプル間でこのコン
デンサと抵抗のチューニングが必要となってくる問題点
を有している。
【００２０】その理由は、チップ外でリセット端子にコ
ンデンサと抵抗を付加し、このコンデンサと抵抗の時定
数によって発振が安定するまでの時間を確保している。
しかしながら、チップ外で発振が安定するまでの時間を
確保するためには、非常に大きなコンデンサと抵抗が必
要であり、顧客セット上のトータル価格が増大してしま
う。
【００２１】更に、使用方法、サンプル間で発振が安定
するまでの時間にばらつきが生じる可能性があるため、
コンデンサと抵抗のチューニングが必要である。
【００２２】第４の問題点は、第２の従来例の図１１に
示す回路構成において、シュミットクロックドインバー
タ自体は、閾値付近の不正発振の検出が出来ないことで
ある。
【００２３】その理由は、不正発振に対しても、シュミ
ットクロックドインバータが動作することによる。その
結果、カウンタは不正発振による入力も受付けてしま
い、発振安定時間のカウントとして使用されてしまう可
能性がある。
【００２４】第５の問題点は、第１の従来例の図９に示
す回路構成及び第４の従来例の図１５に示す回路構成に
おいて、発振安定時間の確保に必要な時間が長く、不必
要な時間が生じることである。
【００２５】その理由は、発振器自身のクロックをカウ
ントすることで、発振が安定するまでの時間を、確保す
るため、発振が安定するまでを実際に検出するのではな
く、発振安定を確保するための時間を経験的に予測し、
最悪条件な場合でも十分安定するような時間をかける設
計がなされていることによる。
【００２６】本発明は、上記の問題点に鑑みてなされた
ものであり、クロック生成回路において、発振回路及び
内部ロジックの動作時の低消費電力化を図ることを目的
とする。
【００２７】また、本発明は、発振子等の特性ばらつき
による影響を受けることなく、最短の発振安定待ち時間
で、発振可能な発振回路を提供し、発振器や内部ロジッ
ク動作を外部電源電圧から低電圧動作に自動的に切換え
るタイミングを生成するクロック生成回路を提供するこ
とを目的とする。
【００２８】更に、本発明は、発振器を含むシステム
が、発振が発振不安定な状態のまま内部ロジックに発振
クロックを供給してしまうことを防止し、よって、シス
テムの誤動作を防止することが出来るクロック生成回路
を提供することを目的とする。
【００２９】
【課題を解決するための手段】本発明の第１の観点によ
れば、原クロック信号を生成する発振回路と、前記原ク
ロック信号の振幅が所定値以上となったときに、充電を
開始するチャージポンプと、初期状態では第１のレベル
であり、前記チャージポンプの電圧が所定値となった時
に第２のレベルとなるゲート信号を生成するゲート信号
生成手段と、前記原クロック信号に前記ゲート信号をか
けることにより得られる信号を合成クロック信号として
他の回路に供給する合成クロック生成手段と、を備える
ことを特徴とするクロック生成回路が提供される。
【００３０】本発明の第１の観点によるクロック生成回
路は、前記ゲート信号により前記発振回路に供給する電
源を切り替える切換手段を更に備えていてもよい。
【００３１】本発明の第１の観点によるクロック生成回
路は、前記ゲート信号により前記他の回路に供給する電
源を切り替える切換手段を備えていてもよい。
【００３２】本発明の第２の観点によれば、原クロック
信号を生成する発振回路と、前記原クロック信号のレベ
ルが第１のしきい値以上となる各期間を計測する第１の
計測手段と、前記原クロック信号のレベルが第２のしき
い値以下となる各期間を計測する第２の計測手段と、初
期状態では第１のレベルであり、前記原クロック信号の
レベルが前記第１のしきい値以上となるある期間がその
期間と隣接し前記原クロック信号のレベルが前記第２の
しきい値以下となる期間と長さが等しくなった時に第２
のレベルとなるゲート信号を生成するゲート信号生成手
段と、前記原クロック信号に前記ゲート信号をかけるこ
とにより得られる信号を合成クロック信号として他の回
路に供給する合成クロック生成手段と、を備えることを
特徴とするクロック生成回路が提供される。
【００３３】本発明の第２の観点によるクロック生成回
路は、前記ゲート信号により前記発振回路に供給する電
源を切り替える切換手段を更に備えていてもよい。
【００３４】本発明の第２の観点によるクロック生成回
路は、前記ゲート信号により前記他の回路に供給する電
源を切り替える切換手段を備えていてもよい。
【００３５】本発明の第２の観点によるクロック生成回
路は、前記第１の計測手段と前記第２の計測手段を非動
作状態にする非動作化手段を更に備えていてもよい。
【００３６】本発明の第２の観点によるクロック生成回
路において、前記非動作化手段は、電源投入時から所定
の時間を経過するまで前記第１の計測手段と前記第２の
計測手段を非動作状態にしてもよい。
【００３７】本発明の第２の観点によるクロック生成回
路において、前記所定の時間は、時定数回路により決め
られてもよい。
【００３８】本発明の第２の観点によるクロック生成回
路は、電源投入時から所定の時間を経過したならば、前
記発振回路に供給する電源を切り替える切換手段を更に
備えていてもよい。
【００３９】本発明の第２の観点によるクロック生成回
路は、電源投入時から所定の時間を経過したならば、前
記他の回路に供給する電源を切り替える切換手段を更に
備えていてもよい。
【００４０】本発明の第２の観点によるクロック生成回
路において、前記所定の時間は、時定数回路により決め
られてもよい。
【００４１】本発明の第２の観点によるクロック生成回
路において、前記所定の時間は、カウンタが所定の値を
カウントした時間であってもよい。
【００４２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
【００４３】［実施形態１］図１は、本発明の実施形態
１によるクロック生成回路の構成を示す回路図である。
【００４４】図１を参照すると、実施形態１によるクロ
ック生成回路は、可変電圧発生回路１０１、水晶発振回
路１０３、制御回路１０４を備える。
【００４５】水晶発振回路１０３は、Ｐ型トランジスタ
１１５とＮ型トランジスタ１１６より成るインバータ、
帰還抵抗１１７、水晶発振子１１８及びコンデンサ１１
９、１２０を備える。
【００４６】水晶発振回路１０３には、可変電圧発生回
路１０１から電源が供給される。水晶発振回路１０３が
出力する原クロック信号１５７の振幅は、可変電圧発生
回路１０１から供給される電圧に応じて変化する。
【００４７】可変電圧発生回路１０１は、レギュレータ
１１１及び切換回路１０２を備える。切換回路１０２
は、切換用のＰ型トランジスタ１１２、１１３及びイン
バータ１１４を備える。可変電圧発生回路１０１は、水
晶発振回路１０３の発振状態が起動状態から安定状態に
遷移したならば、制御回路１０４から供給される電源切
換信号１５５のレベルの変化に応じて、水晶発振回路１
０３に供給する電源を、外部電源１５１から外部電源よ
りも出力電圧が低いレギュレータ１１１に切り替える。
【００４８】制御回路１０４は、シュミットトリガバッ
ファ１２１、抵抗１２２、Ｐ型トランジスタ１２３、コ
ンデンサ１２４、バッファ１２５、論理和ゲート１２
６、Ｄタイプフリップフロップ１２７、論理積ゲート１
２８、インバータ１２９及び論理和ゲート１３０を備え
る。
【００４９】原クロック信号１５７のレベルがシュミッ
トトリガバッファ１２１のポジティブゴーイングしきい
値を超えてからネガティブゴーイングしきい値を下回る
までの期間ではシュミットトリガバッファ１２１の出力
はＨＩＧＨレベルとなり、この期間では、コンデンサ１
２４は、抵抗１２２及びＰ型トランジスタ１２３を介し
て、充電される。コンデンサ１２４の高電圧側電圧１５
９がバッファ１２５の高電位側入力しきい値ＶIHを超え
ると、Ｄタイプフリップフロップ１２７の出力信号であ
る発振安定検出信号１５４がＬＯＷレベルからＨＩＧＨ
レベルとなり、このＨＩＧＨレベルは論理和ゲート１２
６によるフィードバックにより維持される。発振安定検
出信号１５４がＬＯＷレベルからＨＩＧＨレベルになる
と、水晶発振回路１０３及び内部ロジック回路１０５に
供給される電源の電圧は、外部電源１５１の電圧ＶＤＤ
からレギュレータ１０２の出力電圧に切り替わり、低く
なる。
【００５０】次に、本発明の実施の形態の動作につい
て、図２を参照して説明する。
【００５１】電源投入（時刻Ｔ１）の後、リセット信号
１５２をＨＩＧＨレベルにして、リセットを解除する
（時刻Ｔ２）。この時、インバータ１２９の出力信号１
５３のレベルはＬＯＷレベルとなる。一方で、発振安定
検出信号１５４のレベルはＬＯＷであるので、論理和ゲ
ート１３０が出力する電源切換信号１５５のレベルはＬ
ＯＷレベルとなる。従って、Ｐ型トランジスタ１１２は
ＯＮ状態となり、Ｐ型トランジスタ１１３はＯＦＦ状態
となるので、水晶発振回路１０３の電源は、外部電源１
５１となる。この状態で水晶発振回路１０３は発振を開
始し、原クロック信号１５７は成長する。
【００５２】シュミットトリガバッファ１２１は、アナ
ログ状の原クロック信号１５７を入力し、原クロック信
号１５７がある程度成長したならば、デジタル状に整形
された信号１５８を出力する。
【００５３】信号１５８により、Ｐ型トランジスタ１２
３は、ＯＮ状態、ＯＦＦ状態を繰返すことになる。この
Ｐ型トランジスタ１２３がＯＮであるときに、コンデン
サ１２４は充電される。時刻Ｔ３において、コンデンサ
１２４が充電されて信号１５９のレベルがバッファ１２
５のしきい値ＶIHになると、発振安定検出信号１５４の
レベルがＨＩＧＨレベルとなる。
【００５４】水晶発振子１１８の特性の相違等に応じて
コンデンサ１２４の容量の値及びバッファ１２５のしき
い値ＶIHの値を適切に設定することにより、水晶発振回
路１０３の発振が安定するまでの間は発振安定検出信号
１５４のレベルがＬＯＷレベルのままであるようにする
ことができる。
【００５５】時刻Ｔ３において発振安定検出信号１５４
のレベルがＨＩＧＨレベルとなると、これから継続的に
発振安定検出信号１５４及び電源切換信号１５５のレベ
ルはＨＩＧＨレベルに維持される。従って、時刻Ｔ３か
らは、水晶発振回路１０３及び内部ロジック回路１０５
の電源はレギュレータ１１１となり、低電力化を図るこ
とができる。
【００５６】また、論理積ゲート１２８で発振安定検出
信号１５４と原クロック１５７の論理積をとり、合成ク
ロック信号１６０を生成し、合成クロック信号１６０を
内部ロジック１０５にクロック信号として供給すること
により、内部ロジック回路１０５に不正なクロック信号
が供給されることを防止している。
【００５７】［実施形態２］実施形態２によるクロック
生成回路を図３に示す。実施形態２の実施形態１と異な
る点は、図１と図３を参照すると明らかなように、シュ
ミットトリガバッファ１２１の代わりに、抵抗１３１、
１３２及びコンパレータ１３３を設けている点である。
コンパレータ１３３の正側入力端子には、抵抗１３１と
抵抗１３２により電源電圧を分割して得た参照電圧が供
給され、原クロック信号１５７の電圧がこの参照電圧を
超えたときに、コンパレータ１３３の出力信号１５８の
レベルがＨＩＧＨレベルとなり、トランジスタ１２３が
ＯＮ状態となり、コンデンサ１２４が充電される。
【００５８】［実施形態３］本発明の実施形態３による
クロック生成回路を図４に示す。実施形態３において
は、実施形態１の制御回路１０４が制御回路１０４Ｂに
置き換わっている。
【００５９】制御回路１０４Ｂは、抵抗２０１、２０
２、２０３、比較器２０４、２０５、立ち上がり検出回
路２０６、２０７、第２発振回路（例えば、リングオシ
レータ）２０８、カウンタ２０９、２１０、判定回路２
１１、論理和ゲート１２６、Ｄタイプフリップフロップ
１２７、論理積ゲート１２８、反転ゲート２１５、論理
積ゲート２１６、セレクタ２１７、バッファ２１８を備
える。また、バッファ２１８には、抵抗２１９とコンデ
ンサ２１８が端子を介して接続されている。
【００６０】比較器２０４は、電源信号１５６を抵抗２
０１〜２０３により分圧することにより生成されたしき
い値ＶＨＴ１を原クロック信号１５７の電圧が超えたと
きにＨＩＧＨレベルとなる信号２５７を出力する。比較
器２０５は、電源信号１５６を抵抗２０１〜２０３によ
り分圧することにより生成されたしきい値ＶＴＨ２を原
クロック信号１５７の電圧が下回ったときにＨＩＧＨレ
ベルとなる信号２５９を出力する。しきい値ＶＴＨ１は
しきい値ＶＴＨ２よりも高い。
【００６１】立ち上がり検出回路２０６は信号２５７の
立ち上がりを検出し、検出時にＨＩＧＨレベルとなる信
号２５８を出力する。立ち上がり検出回路２０７は信号
２５９の立ち上がりを検出し、検出時にＨＩＧＨレベル
となる信号２６０を出力する。
【００６２】発振器２０８は、水晶発振回路１０３が生
成する原クロック信号１５７よりも周波数が数から数十
倍程度高い第２のクロック信号１６１を生成する。
【００６３】カウンタ２０９は、信号２５７がＨＩＧＨ
レベルであるときに第２のクロック信号２６１をカウン
トする。カウンタ２０９は信号２５８又は信号２６４に
よりリセットされる。カウンタ２１０は、信号２５９が
ＨＩＧＨレベルであるときに第２のクロック信号２６１
をカウントする。カウンタ２０９は信号２６０又は信号
２６４によりリセットされる。
【００６４】判定回路２１１は、カウンタ２０９のカウ
ント値とカウンタ２１０のカウント値が１以上の値で一
致したときにＨＩＧＨレベルとなる信号２６４を出力す
る。
【００６５】論理和ゲート１２６、Ｄタイプフリップフ
ロップ１２７及び論理積ゲート１２８は、実施形態１の
論理和ゲート１２６、Ｄタイプフリップフロップ１２７
及び論理積ゲート１２８と同様なものである。
【００６６】反転回路２１５は信号２６５の論理レベル
を反転する。バッファ２１６はコンデンサ２１８と抵抗
２１９の結合点の電圧が所定の電圧を超えたときにＨＩ
ＧＨレベルとなる信号２５４を出力する。セレクタ２１
７は、選択信号２５２のレベルがＬＯＷレベルであると
きには信号２５４と同一のレベルとなり、選択信号２５
２のレベルがＨＩＧＨレベルであるときには選択信号と
同一のレベル（ＨＩＧＨレベル）となる信号２５５を出
力する。論理積ゲート２１８は信号２５５と信号２１５
の論理積をとり、この結果を比較器２０４、２０５のド
ライブ信号２５６を出力する。比較器２０４、２０５
は、ドライブ信号２５６のレベルがＨＩＧＨレベルであ
るときののみ動作し、ドライブ信号２５６のレベルがＬ
ＯＷレベルであるときには休止状態となる。
【００６７】図４に示すクロック生成回路の動作は、選
択信号２５２のレベルがＨＩＧＨレベルであるときとこ
の信号がＬＯＷレベルであるときでは異なった動作をす
る。
【００６８】次に、選択信号２５２のレベルがＨＩＧＨ
レベルであるときの図４に示すクロック生成回路の動作
を図５を参照して説明する。
【００６９】時刻Ｔ１において電源が投入されると水晶
発振回路１０３と第２発振回路２０８は発振を開始す
る。信号２５１は時刻Ｔ２にＬＯＷレベルからＨＩＧＨ
レベルとなるので、信号２６５はＬＯＷレベルとなる。
時刻Ｔ１から時刻Ｔ３までの間は、原クロック信号１５
７の振幅が不十分であり、信号２５７及び信号２５９は
共にＨＩＧＨレベルとはならない。時刻Ｔ３から時刻Ｔ
４の間は、原クロック信号１５７の振幅がある程度は大
きくなっているが、ＨＩＧＨ側の振幅が大きくなるのみ
で、ＬＯＷ側の振幅が不十分であるので、信号２５７は
周期的にＨＩＧＨレベルとなるが、信号２５９はＬＯＷ
レベルのままである。時刻Ｔ４から時刻Ｔ７の間は、原
クロック信号１５７のＨＩＧＨ側の振幅とＬＯＷ側の振
幅が共に十分となるので、時刻Ｔ４から時刻Ｔ５の間に
信号２５７のレベルがＨＩＧＨとなり、時刻Ｔ６から時
刻Ｔ７の間の信号２５９のレベルがＨＩＧＨレベルとな
る。従って、時刻Ｔ７において、カウンタ２０９のカウ
ント値とカウンタ２１０のカウント値は、ゼロ以外の値
で一致する。従って、時刻Ｔ７において、信号２６４が
ＨＩＧＨとなり、時刻Ｔ７以降、電源切換信号２６５は
ＨＩＧＨレベルとなる。このようにして、時刻Ｔ７を境
にして、水晶発振回路１０３及び内部ロジック回路１０
５の電源は、外部電源からレギュレータに切り替わる。
論理積ゲート２１５で原クロック信号１５７と電源切換
信号２６５の論理積がとられ、論理積の結果が合成クロ
ック信号２６６として内部ロジック回路１０５に供給さ
れるので、時刻Ｔ７より前に不安定なクロック信号が内
部ロジック回路１０５に供給され、内部ロジック回路１
０５が暴走することを防止することができる。
【００７０】次に、選択信号２５２のレベルがＬＯＷレ
ベルであるときの図４に示すクロック生成回路の動作を
説明する。
【００７１】選択信号２５２のレベルがＬＯＷであると
きには、信号２５４、２５５、２５６のレベルは、コン
デンサ２１８と抵抗２１９より成る時定数回路の出力電
圧がバッファ２１６のしきい値を超えたときにＨＩＧＨ
レベルとなる。従って、時定数回路の出力電圧がバッフ
ァ２１６のしきい値を超えるまでは比較器２０４、２０
５は動作せず、信号２５７、２５９はＬＯＷレベルのま
まである。従って、時定数回路の出力電圧がバッファ２
１６のしきい値を超えるまでは、電源切換信号２６５が
ＨＩＧＨレベルとなることはない。
【００７２】時定数回路の出力電圧がバッファ２１６の
しきい値を超える時刻が時刻Ｔ４よりも前であれば、時
刻Ｔ７から電源切換信号２６５のレベルがＬＯＷレベル
からＨＩＧＨレベルに切り替わり、選択信号２５２のレ
ベルがＨＩＧＨレベルであるときと、電源切換信号２６
５と合成クロック信号２６６は同一である。
【００７３】従来は、バッファ２１６の出力信号を電源
切換信号として用い、また、バッファ２１６の出力信号
２５４と原クロック信号１５７の論理積を合成クロック
信号として用いていた。従って、時定数回路の時定数が
十分長くない場合には、原クロック信号１５７が安定化
する前に水晶発振回路及び内部ロジック回路の電源電圧
が切り替わり、不安定な合成クロック信号が供給されて
いた。従来の半導体集積回路と上位互換性をとるために
外付けの時定数回路を設けることとしているが、設計者
の錯誤により時定数回路の時定数が不十分である場合に
も、本実施形態によれば、このような事態を防止するこ
とができる。
【００７４】時定数回路の出力電圧がバッファ２１６の
しきい値を超える時刻が時刻Ｔ４よりも後であれば、時
定数回路の出力電圧がバッファ２１６のしきい値を超え
た時に電源切換信号２６５のレベルがＬＯＷレベルから
ＨＩＧＨレベルとなる。この時は、既に水晶発振回路１
０３が既に安定化した後であるので、この時に電源切換
信号２６５のレベルがＬＯＷレベルからＨＩＧＨレベル
となっても何ら問題はない。
【００７５】従って、時定数回路の時定数が不十分であ
るときには、切換が遅らされ、時定数回路の時定数が十
分であるときには、切換のタイミングは時定数で設定し
たとおりとなるので、従来の半導体集積回路と上位互換
性を保ち且つ動作不良を起こさないことが可能となる。
【００７６】［実施形態４］本発明の実施形態４による
クロック生成回路を図６に示す。実施形態４において
は、実施形態１の制御回路１０４が制御回路１０４Ｃに
置き換わっている。
【００７７】制御回路１０４Ｂは、論理積ゲート３０
１、３０２、３０３、立ち上がり検出回路２０６、２０
７、第２発振回路（例えば、リングオシレータ）２０
８、カウンタ２０９、２１０、判定回路３０４、論理和
ゲート１２６、Ｄタイプフリップフロップ１２７、論理
積ゲート１２８、バッファ３０６、カウンタ３０５、セ
レクタ３０７、論理和ゲート３０８及びＤタイプフリッ
プフロップ３０９を備える。また、バッファ３０６に
は、抵抗２１９とコンデンサ２１８が端子を介して接続
されている。
【００７８】論理積ゲート３０１は、水晶発振回路１０
３が出力する原クロック信号１５７と電源切換信号３５
２との論理和をとる。従って、電源投入時から電源切換
が行われるまでの間は、論理積ゲート３０１の出力信号
３５３のレベルはＬＯＷレベルであり、電源切換が行わ
れてからは、信号３５３のレベルは原クロック信号１５
７のレベルを論理積ゲート３０１の入力しきい値と比較
した結果のレベルとなる。従って、電源切換が行われて
も原クロック信号１５７が十分成長していなければ、信
号３５３のレベルはＬＯＷレベル又はＨＩＧＨレベルの
ままであり、電源切換が行われ且つ原クロック信号１５
７が充分していれば、信号３５３のレベルは原クロック
信号１５７と同期して周期的にＨＩＧＨレベルとＬＯＷ
レベルを繰り返す。
【００７９】論理積ゲート３０２は、電源切換信号３５
２と信号３５３との論理積をとる。従って、論理積ゲー
ト３０２の出力信号３５４のレベルは、電源を投入して
から電源切換信号３５２が切り替わるまでの間はＬＯＷ
レベルであり、電源切換信号３５２が切り替わってから
は、信号３５３と同一のレベルとなる。
【００８０】論理積ゲート３０３は、電源切換信号３５
２と信号３５３を反転した信号との論理積をとる。従っ
て、論理積ゲート３０２の出力信号３５６のレベルは、
電源を投入してから電源切換信号３５２が切り替わるま
での間はＬＯＷレベルであり、電源切換信号３５２が切
り替わってからは、信号３５３のレベルを反転したレベ
ルとなる。
【００８１】立ち上がり検出回路２０６は信号３５４の
立ち上がりを検出し、検出時にＨＩＧＨレベルとなる信
号３５５を出力する。立ち上がり検出回路２０７は信号
３５６の立ち上がりを検出し、検出時にＨＩＧＨレベル
となる信号３５７を出力する。
【００８２】発振器２０８は、水晶発振回路１０３が生
成する原クロック信号１５７よりも周波数が数から数十
倍程度高い第２のクロック信号２６１を生成する。
【００８３】カウンタ２０９は、信号３５４がＨＩＧＨ
レベルであるときに第２のクロック信号２６１をカウン
トする。カウンタ２０９は信号３５５又は信号３６０に
よりリセットされる。カウンタ２１０は、信号３５６が
ＨＩＧＨレベルであるときに第２のクロック信号２６１
をカウントする。カウンタ２０９は信号３５７又は信号
３６０によりリセットされる。
【００８４】判定回路２１１は、カウンタ２０９のカウ
ント値とカウンタ２１０のカウント値が１以上の値で一
致したときにＨＩＧＨレベルとなる信号３６０を出力す
る。
【００８５】論理和ゲート１２６、Ｄタイプフリップフ
ロップ１２７及び論理積ゲート１２８は、実施形態１の
論理和ゲート１２６、Ｄタイプフリップフロップ１２７
及び論理積ゲート１２８と同様なものである。
【００８６】カウンタ３０５は第２クロック信号２６１
をカウントし、カウント値が所定値となったときにＨＩ
ＧＨとなるキャリーアウト信号３６３を出力する。
【００８７】バッファ３０６は、抵抗２１９とコンデン
サ２１８より構成されるＲＣ時定数回路の出力電圧が所
定値に達したときにＨＩＧＨレベルとなる信号３６３を
出力する。
【００８８】セレクタ３０７は、選択信号２５２のレベ
ルがＬＯＷレベルであるときには信号３６４と同一のレ
ベルとなり、選択信号２５２のレベルがＨＩＧＨレベル
であるときには信号３６３と同一のレベルとなる信号３
５１を出力する。
【００８９】論理和ゲート３０８とＤタイプフリップフ
ロップ３０９は、信号３５１が一度ＨＩＧＨレベルにな
るとそれ以降ずっとＨＩＧＨレベルとなる電源切換信号
３５２を出力する。
【００９０】図６に示すクロック生成回路の動作は、選
択信号３５２のレベルがＨＩＧＨレベルであるときとこ
の信号がＬＯＷレベルであるときでは異なった動作をす
る。
【００９１】次に、選択信号３５２のレベルがＨＩＧＨ
レベルであるときの図６に示すクロック生成回路の動作
を図７を参照して説明する。
【００９２】時刻Ｔ１において電源が投入されると水晶
発振回路１０３と第２発振回路２０８は発振を開始す
る。信号２５１は時刻Ｔ２にＬＯＷレベルからＨＩＧＨ
レベルとなるので、信号３６１はＬＯＷレベルとなる。
カウンタ３０５はカウントアップ動作を継続的に行い、
時刻Ｔ３にキャリーアウト信号をＨＩＧＨレベルとす
る。これに応じ、電源切換信号３５２はＨＩＧＨレベル
となり、水晶発振回路１０３及び内部ロジック回路１０
５に供給される電源は、外部電源からレギュレータ１１
１に切り替わる。同時に、信号３５３のレベルに応じて
信号３５４又は信号３５６はＨＩＧＨレベルとなり、Ｈ
ＩＧＨとなった信号３５４又は信号３５６に対応するカ
ウンタ２０９又はカウンタ２１０がカウントを開始する
が、この動作は特に検出するべきものではない。
【００９３】時刻Ｔ４〜時刻Ｔ５の間では、原クロック
信号１５７の発振が十分ではないがある程度成長する。
例えば、原クロック信号１５７のレベルが論理積ゲート
３０１の高電位側入力しきい値ＶＩＨを超えるときがあ
るが、論理積ゲート３０１の低電位側入力しきい値ＶＩ
Ｌを下回るときがないと、論理積ゲート３０１の出力信
号３５３はＨＩＧＨレベルのままとなる。この場合に
は、カウンタ２０９のみがカウントアップを続け、カウ
ンタ２１０はカウントを行わない。
【００９４】時刻Ｔ５を過ぎると、原クロック信号１５
７の発振が十分成長する。このときは、原クロック信号
１５７のレベルは周期的に論理積ゲート３０１の高電位
側入力しきい値ＶＩＨを超えてから論理積ゲート３０１
の低電位側入力しきい値ＶＩＬを下回るので、論理積ゲ
ート３０１の出力信号３５３はＨＩＧＨレベルとＬＯＷ
レベルを周期的に繰り返す。この場合には、カウンタ２
０９とカウンタ２１０が交互に同一のカウント数をカウ
ントする。
【００９５】時刻Ｔ６において、カウンタ２０９のカウ
ント値とカウンタ２１０のカウント値が０以上の整数で
一致することを判定回路２１１が検出し、信号３６０は
ＨＩＧＨレベルとなる。論理和ゲート１２６とＤタイプ
フリップフロップ１２７により、信号３６０のレベルが
ＨＩＧＨレベルとなった後は、信号３６１はＨＩＧＨレ
ベルを維持する。
【００９６】従って、論理積ゲート１２８で信号３５３
と信号３６１との論理積をとって生成される合成クロッ
ク信号３６２は、カウンタ３０５により電源投入から所
定時間が経過したことが判定され、且つ、原クロック信
号１５７の発振が十分に成長した時になって初めて、Ｌ
ＯＷレベルとＨＩＧＨレベルを交互に繰り返すようにな
る。一方、電源投入から所定時間が経過していないとき
には、原クロック信号１５７の発振が十分に成長してい
ても、合成クロック信号３６２はＬＯＷレベルを維持し
たままである。また、原クロック信号１５７の発振が充
分していないときには、電源投入から所定時間が経過し
ていても、合成クロック信号３６２はＬＯＷレベルを維
持したままである。
【００９７】選択信号２５２のレベルがＬＯＷレベルで
あるときには、カウンタ３０５が出力するキャリーアウ
ト信号３６３の代わりに時定数回路により所定時間が計
測されたときにＨＩＧＨレベルとなる信号３６４が用い
られる。実施形態４のクロック生成回路も実施形態３の
クロック生成回路と同様に、従来の半導体集積回路と上
位互換性をとるために外付けの時定数回路を設けること
としている。
【００９８】設計者の錯誤により時定数回路の時定数が
不十分である場合には、電源切換信号３５２が早期に変
化してしまうが、原クロック信号１５７の発振が十分に
成長していない場合には、合成クロック信号３６２はＬ
ＯＷレベルを維持するので、設計者が錯誤をおかした場
合であっても、内部ロジック回路１０５の暴走を防止す
ることができる。
【００９９】また、設計者の設定した時定数が十分長い
場合には、設計者が意図したとおりの時に合成クロック
信号３６２がＬＯＷレベルとＨＩＧＨレベルの繰り返し
を開始するようになる。
【０１００】［実施形態５］本発明の実施形態５による
クロック生成回路を図６に示す。図６と図８を比較する
と明らかなように、実施形態５においては、実施形態４
の立ち上がり検出回路２０７が削除され、カウンタ２０
９、２１０がアップダウンカウンタ４０１に置き換わ
り、判定回路２１１が判定回路４０２に置き換わってい
る。
【０１０１】実施形態５の全体の動作は実施形態４の全
体の動作と同一であり、判定回路４０２が出力する信号
４５１も判定回路２１１が出力する信号３６０と同様に
変化する。
【０１０２】アップダウンカウンタ４０１は、立ち上が
り検出回路が出力する信号３５５がＨＩＧＨレベルとな
ったときにリセットされ、信号３５４がＨＩＧＨレベル
であるときにカウントアップし、信号３５６がＬＯＷレ
ベルであるときにカウントダウンする。従って、水晶発
振回路１０３が出力する原クロック信号１５７が十分成
長し、且つ、電源切換信号３５２がＨＩＧＨであるとき
にのみ、アップダウンカウンタ４０１は、原クロック信
号１５７の一周期の間に所定の値までカウントし、次の
周期の最初にリセットされる直前にカウント値がゼロと
なる。
【０１０３】判定回路４０２は、アップダウンカウンタ
４０１が出力するカウント値と、一周期の最初を示す立
ち上がり検出信号３５５を入力し、アップダウンカウン
タ４０１が一周期の間に所定値までカウントアップさ
れ、続いてカウントダウンされ、次の周期の直前ではカ
ウント値がゼロと成るか否かを判断し、そうであれば信
号４５１をＨＩＧＨレベルとする。
【０１０４】実施形態５の他の構成及び動作は実施形態
４と同様であるので、重複する説明は省略する。
【０１０５】［他の実施形態］他の実施形態としては、
以下のものが考えられる。
【０１０６】レギュレータ１１１の代わりに低電圧回路
を用いる。制御回路１０４の電源として、外部電源から
これの半分の電圧の電源を生成するハーバー回路を用い
る。第２発振回路２０８の電源をレギュレータとして、
第２発振回路２０８の発振周波数を安定させる。
【０１０７】
【発明の効果】以上説明したように、本発明によれば、
発振回路が生成する原クロック信号が十分に成長してか
ら、発振回路及び内部ロジック回路に供給する電圧を切
り替え、内部ロジック回路に合成クロック信号を供給す
ることができるので、発振回路及び内部ロジック回路を
低電圧で動作させながらも、内部ロジック回路の暴走を
防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるクロック生成回路の
構成を示す回路図である。
【図２】本発明の実施形態１による図１に示すクロック
生成回路の動作を示すタイミング図である。
【図３】本発明の実施形態２によるクロック生成回路の
構成を示す回路図である。
【図４】本発明の実施形態３によるクロック生成回路の
構成を示す回路図である。
【図５】本発明の実施形態３による図４に示すクロック
生成回路の動作を示すタイミング図である。
【図６】本発明の実施形態４によるクロック生成回路の
構成を示す回路図である。
【図７】本発明の実施形態４による図６に示すクロック
生成回路の動作を示すタイミング図である。
【図８】本発明の実施形態５によるクロック生成回路の
構成を示す回路図である。
【図９】第１の従来例によるクロック生成回路の構成を
示す回路図である。
【図１０】図１０に示す第１の従来例によるクロック生
成回路の動作を示すタイミング図である。
【図１１】第２の従来例によるクロック生成回路の構成
を示す回路図である。
【図１２】図１２に示す第２の従来例によるクロック生
成回路の動作を示すタイミング図である。
【図１３】第３の従来例によるクロック生成回路の構成
を示す回路図である。
【図１４】図１４に示す第３の従来例によるクロック生
成回路の動作を示すタイミング図である。
【図１５】第４の従来例によるクロック生成回路の構成
を示す回路図である。
【図１６】図１６に示す第４の従来例によるクロック生
成回路の動作を示すタイミング図である。
【図１７】第５の従来例によるクロック生成回路の構成
を示す回路図である。
【図１８】図１８に示す第５の従来例によるクロック生
成回路の動作を示すタイミング図である。
【符号の説明】
１０１ 可変電圧発生回路 １０２ 切換回路 １０３ 水晶発振回路 １０４ 制御回路
フロントページの続き Ｆターム(参考） 5B079 AA07 BA16 BB10 BC01 BC10 DD01 DD02 DD17 5J043 AA07 BB01 CC03 DD02 DD13 EE00 5J079 AA04 BA22 BA23 BA42 EA03 EA05 EA15 FB01 FB04 FB11 FB32 FB34 FB36 FB48 GA04 GA09 GA15 KA01 5J106 AA01 CC03 CC15 DD08 DD17 DD32 DD43 DD48 EE04 EE09 EE18 GG01 HH08 JJ01 KK02 KK15 KK29 KK40

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 原クロック信号を生成する発振回路と、 前記原クロック信号の振幅が所定値以上となったとき
    に、充電を開始するチャージポンプと、 初期状態では第１のレベルであり、前記チャージポンプ
    の電圧が所定値となった時に第２のレベルとなるゲート
    信号を生成するゲート信号生成手段と、 前記原クロック信号に前記ゲート信号をかけることによ
    り得られる信号を合成クロック信号として他の回路に供
    給する合成クロック生成手段と、 を備えることを特徴とするクロック生成回路。
  2. 【請求項２】 請求項１に記載のクロック生成回路にお
    いて、 前記ゲート信号により前記発振回路に供給する電源を切
    り替える切換手段を更に備えることを特徴とするクロッ
    ク生成回路。
  3. 【請求項３】 請求項１に記載のクロック生成回路にお
    いて、前記ゲート信号により前記他の回路に供給する電
    源を切り替える切換手段を備えることを特徴とするクロ
    ック生成回路。
  4. 【請求項４】 原クロック信号を生成する発振回路と、 前記原クロック信号のレベルが第１のしきい値以上とな
    る各期間を計測する第１の計測手段と、 前記原クロック信号のレベルが第２のしきい値以下とな
    る各期間を計測する第２の計測手段と、 初期状態では第１のレベルであり、前記原クロック信号
    のレベルが前記第１のしきい値以上となるある期間がそ
    の期間と隣接し前記原クロック信号のレベルが前記第２
    のしきい値以下となる期間と長さが等しくなった時に第
    ２のレベルとなるゲート信号を生成するゲート信号生成
    手段と、 前記原クロック信号に前記ゲート信号をかけることによ
    り得られる信号を合成クロック信号として他の回路に供
    給する合成クロック生成手段と、 を備えることを特徴とするクロック生成回路。
  5. 【請求項５】 請求項４に記載のクロック生成回路にお
    いて、 前記ゲート信号により前記発振回路に供給する電源を切
    り替える切換手段を更に備えることを特徴とするクロッ
    ク生成回路。
  6. 【請求項６】 請求項４に記載のクロック生成回路にお
    いて、前記ゲート信号により前記他の回路に供給する電
    源を切り替える切換手段を備えることを特徴とするクロ
    ック生成回路。
  7. 【請求項７】 請求項４に記載のクロック生成回路にお
    いて、 前記第１の計測手段と前記第２の計測手段を非動作状態
    にする非動作化手段を更に備えることを特徴とするクロ
    ック生成回路。
  8. 【請求項８】 請求項７に記載のクロック生成回路にお
    いて、 前記非動作化手段は、電源投入時から所定の時間を経過
    するまで前記第１の計測手段と前記第２の計測手段を非
    動作状態にすることを特徴とするクロック生成回路。
  9. 【請求項９】 請求項８に記載のクロック生成回路にお
    いて、 前記所定の時間は、時定数回路により決められることを
    特徴とするクロック生成回路。
  10. 【請求項１０】 請求項４に記載のクロック生成回路に
    おいて、 電源投入時から所定の時間を経過したならば、前記発振
    回路に供給する電源を切り替える切換手段を更に備える
    ことを特徴とするクロック生成回路。
  11. 【請求項１１】 請求項４に記載のクロック生成回路に
    おいて、 電源投入時から所定の時間を経過したならば、前記他の
    回路に供給する電源を切り替える切換手段を更に備える
    ことを特徴とするクロック生成回路。
  12. 【請求項１２】 請求項１０又は１１に記載のクロック
    生成回路において、 前記所定の時間は、時定数回路により決められることを
    特徴とするクロック生成回路。
  13. 【請求項１３】 請求項１０又は１１に記載のクロック
    生成回路において、 前記所定の時間は、カウンタが所定の値をカウントした
    時間であることを特徴とするクロック生成回路。
  14. 【請求項１４】 発振回路が、原クロック信号を生成す
    るステップと、 チャージポンプが、前記原クロック信号の振幅が所定値
    以上となったときに、充電を開始するステップと、 初期状態では第１のレベルであり、前記チャージポンプ
    の電圧が所定値となった時に第２のレベルとなるゲート
    信号を生成するステップと、 前記原クロック信号に前記ゲート信号をかけることによ
    り得られる信号を合成クロック信号として他の回路に供
    給するステップと、 を有することを特徴とするクロック生成方法。
  15. 【請求項１５】 請求項１４に記載のクロック生成方法
    において、 前記ゲート信号により前記発振回路に供給する電源を切
    り替えるステップを更に有することを特徴とするクロッ
    ク生成方法。
  16. 【請求項１６】 請求項１４に記載のクロック生成方法
    において、前記ゲート信号により前記他の回路に供給す
    る電源を切り替えるステップを有することを特徴とする
    クロック生成方法。
  17. 【請求項１７】 発振回路が、原クロック信号を生成す
    るステップと、 前記原クロック信号のレベルが第１のしきい値以上とな
    る各期間を計測する第１の計測ステップと、 前記原クロック信号のレベルが第２のしきい値以下とな
    る各期間を計測する第２の計測ステップと、 初期状態では第１のレベルであり、前記原クロック信号
    のレベルが前記第１のしきい値以上となるある期間がそ
    の期間と隣接し前記原クロック信号のレベルが前記第２
    のしきい値以下となる期間と長さが等しくなった時に第
    ２のレベルとなるゲート信号を生成するステップと、 前記原クロック信号に前記ゲート信号をかけることによ
    り得られる信号を合成クロック信号として他の回路に供
    給するステップと、 を有することを特徴とするクロック生成方法。
  18. 【請求項１８】 請求項１７に記載のクロック生成方法
    において、 前記ゲート信号により前記発振回路に供給する電源を切
    り替えるステップを更に有することを特徴とするクロッ
    ク生成方法。
  19. 【請求項１９】 請求項１７に記載のクロック生成方法
    において、 前記ゲート信号により前記他の回路に供給する電源を切
    り替えるステップを有することを特徴とするクロック生
    成方法。
  20. 【請求項２０】 請求項１７に記載のクロック生成方法
    において、 前記第１の計測ステップと前記第２の計測ステップを禁
    止する禁止ステップを更に有することを特徴とするクロ
    ック生成方法。
  21. 【請求項２１】 請求項２０に記載のクロック生成方法
    において、 前記禁止ステップは、電源投入時から所定の時間を経過
    するまで前記第１の計測ステップと前記第２の計測ステ
    ップを禁止することを特徴とするクロック生成方法。
  22. 【請求項２２】 請求項２１に記載のクロック生成方法
    において、 前記所定の時間を、時定数回路により計測するステップ
    を更に有することを特徴とするクロック生成方法。
  23. 【請求項２３】 請求項１７に記載のクロック生成方法
    において、 電源投入時から所定の時間を経過したならば、前記発振
    回路に供給する電源を切り替えるステップを更に有する
    ことを特徴とするクロック生成方法。
  24. 【請求項２４】 請求項１７に記載のクロック生成方法
    において、 電源投入時から所定の時間を経過したならば、前記他の
    回路に供給する電源を切り替えるステップを更に有する
    ことを特徴とするクロック生成方法。
  25. 【請求項２５】 請求項２３又は２４に記載のクロック
    生成方法において、 前記所定の時間を、時定数回路により計測するステップ
    を更に有することを特徴とするクロック生成方法。
  26. 【請求項２６】 請求項２３又は２４に記載のクロック
    生成方法において、 前記所定の時間を、カウンタによりカウントするステッ
    プを更に有することを特徴とするクロック生成方法。
JP2001364570A 2001-11-29 2001-11-29 クロック生成回路及びクロック生成方法 Expired - Fee Related JP3652304B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001364570A JP3652304B2 (ja) 2001-11-29 2001-11-29 クロック生成回路及びクロック生成方法
DE10255366A DE10255366A1 (de) 2001-11-29 2002-11-27 Takterzeugungsschaltung und Takterzeugungsverfahren
US10/306,314 US6888391B2 (en) 2001-11-29 2002-11-27 Clock generating circuit and clock generating method
KR1020020075510A KR100668650B1 (ko) 2001-11-29 2002-11-29 클럭발생회로 및 클럭발생방법
CN02152971A CN1421993A (zh) 2001-11-29 2002-11-29 时钟产生电路和时钟产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001364570A JP3652304B2 (ja) 2001-11-29 2001-11-29 クロック生成回路及びクロック生成方法

Publications (2)

Publication Number Publication Date
JP2003167642A true JP2003167642A (ja) 2003-06-13
JP3652304B2 JP3652304B2 (ja) 2005-05-25

Family

ID=19174736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001364570A Expired - Fee Related JP3652304B2 (ja) 2001-11-29 2001-11-29 クロック生成回路及びクロック生成方法

Country Status (5)

Country Link
US (1) US6888391B2 (ja)
JP (1) JP3652304B2 (ja)
KR (1) KR100668650B1 (ja)
CN (1) CN1421993A (ja)
DE (1) DE10255366A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295410A (ja) * 2006-04-26 2007-11-08 Interchip Kk パルス信号発生器及びクロック信号発生器
JP2015198339A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の制御方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920830B2 (ja) * 2003-09-19 2007-05-30 三洋電機株式会社 インターフェース回路、データ処理回路、データ処理システム、集積回路
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법
CN100338875C (zh) * 2004-11-12 2007-09-19 鸿富锦精密工业（深圳）有限公司 时钟信号发生器
JP5025187B2 (ja) * 2005-08-23 2012-09-12 パナソニック株式会社 間欠動作回路及び変調装置
JP4936315B2 (ja) * 2005-11-08 2012-05-23 ルネサスエレクトロニクス株式会社 スイッチング電源装置と半導体集積回路装置
US7818264B2 (en) * 2006-06-19 2010-10-19 Visa U.S.A. Inc. Track data encryption
EP1998451B1 (en) * 2007-06-01 2011-07-27 Qualcomm Incorporated Reference oscillator and its use in a GNSS receiver
JP2008310425A (ja) * 2007-06-12 2008-12-25 Seiko Epson Corp 集積回路装置、電子機器
US8198925B1 (en) 2008-12-12 2012-06-12 Marvell International Ltd. Digital power on reset
TWI385925B (zh) * 2009-04-16 2013-02-11 Phison Electronics Corp 振盪電路及其驅動電路與驅動方法
CN101877585B (zh) * 2009-04-28 2012-07-04 群联电子股份有限公司 振荡电路及其驱动电路
CN102263543B (zh) * 2010-05-26 2015-03-11 上海华虹宏力半导体制造有限公司 电荷泵时钟产生电路
JP5575073B2 (ja) * 2011-09-06 2014-08-20 株式会社東芝 発振装置および無線通信装置
US9234936B1 (en) 2014-08-04 2016-01-12 Freescale Semiconductor,Inc Crystal oscillator monitoring circuit
US9608605B2 (en) * 2015-08-06 2017-03-28 Futurewei Technologies, Inc. Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
JP2017175203A (ja) * 2016-03-18 2017-09-28 セイコーエプソン株式会社 発振器、電子機器および移動体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737790A (en) 1971-12-21 1973-06-05 Us Navy Noise-riding slicer
US4065721A (en) 1976-11-15 1977-12-27 General Motors Corporation Solid state threshold detector with hysteresis
US4847643A (en) * 1987-02-19 1989-07-11 Minolta Camera Kabushiki Kaisha Laser printing system
GB8716144D0 (en) 1987-07-09 1987-08-12 British Aerospace Comparator circuits
JPH08204450A (ja) 1995-01-30 1996-08-09 Nec Corp 半導体集積回路
DE19534785C1 (de) 1995-09-19 1997-01-16 Siemens Ag Schaltungsanordnung zur Erzeugung eines Freigabesignals für eine taktsteuerbare Schaltung
DE69609488T2 (de) 1996-05-15 2000-12-14 St Microelectronics Srl Taktgenerator mit drei Perioden, die unter Anwendung eines binären Signales auswählbar sind
JP2921494B2 (ja) 1996-06-13 1999-07-19 日本電気株式会社 発振回路
JP2000293258A (ja) 1999-04-07 2000-10-20 Nec Ic Microcomput Syst Ltd 発振安定回路
JP3667196B2 (ja) * 2000-05-26 2005-07-06 Ｎｅｃエレクトロニクス株式会社 タイミング差分割回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295410A (ja) * 2006-04-26 2007-11-08 Interchip Kk パルス信号発生器及びクロック信号発生器
JP2015198339A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の制御方法

Also Published As

Publication number Publication date
JP3652304B2 (ja) 2005-05-25
US20030098733A1 (en) 2003-05-29
KR100668650B1 (ko) 2007-01-12
US6888391B2 (en) 2005-05-03
KR20030044886A (ko) 2003-06-09
DE10255366A1 (de) 2003-07-10
CN1421993A (zh) 2003-06-04

Similar Documents

Publication Publication Date Title
JP2003167642A (ja) クロック生成回路及びクロック生成方法
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
US8164357B2 (en) Digital noise protection circuit and method
US6133770A (en) Phase locked loop circuit
CN107787552B (zh) 用于晶体振荡器的周期性启动器
KR101811020B1 (ko) Pll 듀얼 에지 로크 검출기
JPH07202690A (ja) クロック信号発生回路
US6956416B2 (en) Powerup control of PLL
EP1179886B1 (en) Oscillator and method of controlling it
US7900081B2 (en) Microcomputer and control system having the same
US5034624A (en) Apparatus and method for assuring stable clock generator during oscillator start-up
CN112350723B (zh) 用于检测环路振荡器锁定的电路
US20040263267A1 (en) Detection circuit and method for an oscillator
US20020063591A1 (en) Divider with cycle time correction
JPH104347A (ja) 発振回路
JP2716386B2 (ja) クロック出力回路
US20040263271A1 (en) Control circuit and method for crystal oscillator circuitry
JPH08147064A (ja) 間欠動作回路
JP3079943B2 (ja) Ｐｌｌ回路
JP2002124874A (ja) 半導体装置
US20050068083A1 (en) Clock input circuit of microcomputer that can remove noise at high accuracy
JP3177139B2 (ja) 発振再起動制御装置
JP2007274033A (ja) Ｐｌｌ回路及びチャージポンプ回路の駆動方法
JP2757827B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees