JPH08147064A - 間欠動作回路 - Google Patents
間欠動作回路Info
- Publication number
- JPH08147064A JPH08147064A JP6289667A JP28966794A JPH08147064A JP H08147064 A JPH08147064 A JP H08147064A JP 6289667 A JP6289667 A JP 6289667A JP 28966794 A JP28966794 A JP 28966794A JP H08147064 A JPH08147064 A JP H08147064A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- capacitor
- cpu
- internal clock
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 タイマ及び発振回路を動作させることなく、
ＣＰＵの動作を復帰できるようにし、従来のものよりも
大幅にシステムの消費電力を低減することができる間欠
動作回路を得ることを目的とする。 【構成】 中央処理手段が内部クロック発振手段を停止
させる際、蓄積した電荷を一旦放電したのち電荷の充電
を開始する電荷充電手段を設けるとともに、その電荷充
電手段の充電レベルが一旦低下したのち、その充電レベ
ルが所定値以上になると上記内部クロック発振手段及び
中央処理手段の動作を再開させる割込制御手段を設けた
ものである。
ＣＰＵの動作を復帰できるようにし、従来のものよりも
大幅にシステムの消費電力を低減することができる間欠
動作回路を得ることを目的とする。 【構成】 中央処理手段が内部クロック発振手段を停止
させる際、蓄積した電荷を一旦放電したのち電荷の充電
を開始する電荷充電手段を設けるとともに、その電荷充
電手段の充電レベルが一旦低下したのち、その充電レベ
ルが所定値以上になると上記内部クロック発振手段及び
中央処理手段の動作を再開させる割込制御手段を設けた
ものである。
Description
【０００１】
【産業上の利用分野】この発明は、電子計算機周辺装置
の低消費電力化を実現するため、ＣＰＵ等を間欠動作さ
せる間欠動作回路に関するものである。
の低消費電力化を実現するため、ＣＰＵ等を間欠動作さ
せる間欠動作回路に関するものである。
【０００２】
【従来の技術】図６は従来の間欠動作回路を示す構成図
であり、図において、１はシングルチップのマイクロコ
ンピュータ、２は発振子、３は発振回路であり、当該発
振回路３と発振子２から内部クロックを発生する内部ク
ロック発振手段が構成されている。また、４は発振回路
３により発生された内部クロックに同期して動作するＣ
ＰＵ、５は発振回路３により発生された内部クロックを
分周してカウントを行い、カウント値が減ってアンダー
フローになるとＣＰＵ４にタイマ割込を発生させるタイ
マ、６は発振回路３とＣＰＵ４を接続するスイッチ、７
は発振回路３とタイマ５を接続するスイッチである。
であり、図において、１はシングルチップのマイクロコ
ンピュータ、２は発振子、３は発振回路であり、当該発
振回路３と発振子２から内部クロックを発生する内部ク
ロック発振手段が構成されている。また、４は発振回路
３により発生された内部クロックに同期して動作するＣ
ＰＵ、５は発振回路３により発生された内部クロックを
分周してカウントを行い、カウント値が減ってアンダー
フローになるとＣＰＵ４にタイマ割込を発生させるタイ
マ、６は発振回路３とＣＰＵ４を接続するスイッチ、７
は発振回路３とタイマ５を接続するスイッチである。
【０００３】次に動作について説明する。まず、マイク
ロコンピュータ１が通常状態（動作状態）にある場合に
は、図８に示すように、スイッチ６，７はオン状態、発
振回路３は動作状態にあるので、ＣＰＵ４及びタイマ５
には、常時、内部クロックが発振回路３から供給され、
動作状態を保持する。
ロコンピュータ１が通常状態（動作状態）にある場合に
は、図８に示すように、スイッチ６，７はオン状態、発
振回路３は動作状態にあるので、ＣＰＵ４及びタイマ５
には、常時、内部クロックが発振回路３から供給され、
動作状態を保持する。
【０００４】しかしながら、システムによっては、ＣＰ
Ｕ４は常時動作している必要がなく、ある一定間隔をも
って動作していれば十分な場合がある。従って、ＣＰＵ
４をある一定間隔をもって動作させ、それ以外では停止
させるようにすれば、システムの消費電力を低減するこ
とができる。
Ｕ４は常時動作している必要がなく、ある一定間隔をも
って動作していれば十分な場合がある。従って、ＣＰＵ
４をある一定間隔をもって動作させ、それ以外では停止
させるようにすれば、システムの消費電力を低減するこ
とができる。
【０００５】そこで、この従来例では、ＣＰＵ４をある
一定間隔をもって、動作状態と停止状態（低消費電力モ
ード）を繰り返えさせるべく（図７参照）、まず、動作
状態から停止状態に移行する場合には、図８に示すよう
に、ＣＰＵ４が動作状態終了時にスイッチ６をオフ状態
にする（以下、パワーオフ命令Ａの実行という）。これ
により、内部クロックが発振回路３からＣＰＵ４に供給
されなくなるので、ＣＰＵ４は停止状態に移行する。た
だし、この場合、スイッチ７はオン状態のままであるの
で、タイマ５には発振回路３から内部クロックが供給さ
れ、動作状態を保持する。
一定間隔をもって、動作状態と停止状態（低消費電力モ
ード）を繰り返えさせるべく（図７参照）、まず、動作
状態から停止状態に移行する場合には、図８に示すよう
に、ＣＰＵ４が動作状態終了時にスイッチ６をオフ状態
にする（以下、パワーオフ命令Ａの実行という）。これ
により、内部クロックが発振回路３からＣＰＵ４に供給
されなくなるので、ＣＰＵ４は停止状態に移行する。た
だし、この場合、スイッチ７はオン状態のままであるの
で、タイマ５には発振回路３から内部クロックが供給さ
れ、動作状態を保持する。
【０００６】そして、タイマ５はＣＰＵ４が停止状態に
移行すると、発振回路３から供給される内部クロックを
分周してカウントを開始し、カウント値が減ってアンダ
ーフローになると（停止状態に移行してからＴ２時間経
過後）、スイッチ６をオン状態にするとともに、ＣＰＵ
４にタイマ割込を発生させることによりＣＰＵ４の動作
を復帰させる。これにより、ＣＰＵ４は再び動作状態に
移行することになり、ＣＰＵ４の間欠動作が達成され
る。
移行すると、発振回路３から供給される内部クロックを
分周してカウントを開始し、カウント値が減ってアンダ
ーフローになると（停止状態に移行してからＴ２時間経
過後）、スイッチ６をオン状態にするとともに、ＣＰＵ
４にタイマ割込を発生させることによりＣＰＵ４の動作
を復帰させる。これにより、ＣＰＵ４は再び動作状態に
移行することになり、ＣＰＵ４の間欠動作が達成され
る。
【０００７】なお、図８に示すように、ＣＰＵ４が動作
状態終了時にスイッチ６をオフ状態にすると同時に、ス
イッチ７をオフ状態にするとともに発振回路３を停止さ
せた場合（以下、パワーオフ命令Ｂの実行という）、タ
イマ５も停止させることができるので、パワーオフ命令
Ａの実行よりも更に消費電力を低減することができる
が、パワーオフ命令Ｂを実行した場合、タイマ５からタ
イマ割込を発生させることができなくなるので、ＣＰＵ
４の動作を復帰させることができず、ＣＰＵ４の間欠動
作を達成することができない。
状態終了時にスイッチ６をオフ状態にすると同時に、ス
イッチ７をオフ状態にするとともに発振回路３を停止さ
せた場合（以下、パワーオフ命令Ｂの実行という）、タ
イマ５も停止させることができるので、パワーオフ命令
Ａの実行よりも更に消費電力を低減することができる
が、パワーオフ命令Ｂを実行した場合、タイマ５からタ
イマ割込を発生させることができなくなるので、ＣＰＵ
４の動作を復帰させることができず、ＣＰＵ４の間欠動
作を達成することができない。
【０００８】
【発明が解決しようとする課題】従来の間欠動作回路は
以上のように構成されているので、ＣＰＵ４の間欠動作
を達成させるためにはタイマ５及び発振回路３を常時動
作させておかなければならず、システムの消費電力をあ
まり低減することができないなどの問題点があった。
以上のように構成されているので、ＣＰＵ４の間欠動作
を達成させるためにはタイマ５及び発振回路３を常時動
作させておかなければならず、システムの消費電力をあ
まり低減することができないなどの問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、タイマ及び発振回路を動作させ
ることなく、ＣＰＵの動作を復帰できるようにし、従来
のものよりも大幅にシステムの消費電力を低減すること
ができる間欠動作回路を得ることを目的とする。
ためになされたもので、タイマ及び発振回路を動作させ
ることなく、ＣＰＵの動作を復帰できるようにし、従来
のものよりも大幅にシステムの消費電力を低減すること
ができる間欠動作回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明に係る間
欠動作回路は、中央処理手段が内部クロック発振手段を
停止させる際、蓄積した電荷を一旦放電したのち電荷の
充電を開始する電荷充電手段を設けるとともに、その電
荷充電手段の充電レベルが一旦低下したのち、その充電
レベルが所定値以上になると上記内部クロック発振手段
及び中央処理手段の動作を再開させる割込制御手段を設
けたものである。
欠動作回路は、中央処理手段が内部クロック発振手段を
停止させる際、蓄積した電荷を一旦放電したのち電荷の
充電を開始する電荷充電手段を設けるとともに、その電
荷充電手段の充電レベルが一旦低下したのち、その充電
レベルが所定値以上になると上記内部クロック発振手段
及び中央処理手段の動作を再開させる割込制御手段を設
けたものである。
【００１１】請求項２の発明に係る間欠動作回路は、電
源と抵抗とコンデンサの直列回路で電荷充電手段を構成
したものである。
源と抵抗とコンデンサの直列回路で電荷充電手段を構成
したものである。
【００１２】請求項３の発明に係る間欠動作回路は、電
荷充電手段におけるコンデンサの端子電圧の波形を直線
的な波形に整形する波形整形手段を設け、その波形整形
手段に整形された波形に基づいてその電荷充電手段の充
電レベルを判定するようにしたものである。
荷充電手段におけるコンデンサの端子電圧の波形を直線
的な波形に整形する波形整形手段を設け、その波形整形
手段に整形された波形に基づいてその電荷充電手段の充
電レベルを判定するようにしたものである。
【００１３】
【作用】請求項１の発明における間欠動作回路は、中央
処理手段が内部クロック発振手段を停止させる際、蓄積
した電荷を一旦放電したのち電荷の充電を開始する電荷
充電手段を設けるとともに、その電荷充電手段の充電レ
ベルが一旦低下したのち、その充電レベルが所定値以上
になると上記内部クロック発振手段及び中央処理手段の
動作を再開させる割込制御手段を設けたことにより、中
央処理手段が停止状態にあるとき、タイマ及び内部クロ
ック発振手段を動作させることなく、中央処理手段の動
作を復帰させることができるようになる。
処理手段が内部クロック発振手段を停止させる際、蓄積
した電荷を一旦放電したのち電荷の充電を開始する電荷
充電手段を設けるとともに、その電荷充電手段の充電レ
ベルが一旦低下したのち、その充電レベルが所定値以上
になると上記内部クロック発振手段及び中央処理手段の
動作を再開させる割込制御手段を設けたことにより、中
央処理手段が停止状態にあるとき、タイマ及び内部クロ
ック発振手段を動作させることなく、中央処理手段の動
作を復帰させることができるようになる。
【００１４】請求項２の発明における間欠動作回路は、
電源と抵抗とコンデンサの直列回路で電荷充電手段を構
成したことにより、中央処理手段の停止時間を、抵抗と
コンデンサの値を選定するだけで設定できるようにな
る。
電源と抵抗とコンデンサの直列回路で電荷充電手段を構
成したことにより、中央処理手段の停止時間を、抵抗と
コンデンサの値を選定するだけで設定できるようにな
る。
【００１５】請求項３の発明における間欠動作回路は、
電荷充電手段におけるコンデンサの端子電圧の波形を直
線的な波形に整形する波形整形手段を設け、その波形整
形手段に整形された波形に基づいてその電荷充電手段の
充電レベルを判定するようにしたことにより、中央処理
手段の停止時間を長い時間に設定した場合でも、電荷充
電手段の充電レベルを精度よく判定できるようになる。
電荷充電手段におけるコンデンサの端子電圧の波形を直
線的な波形に整形する波形整形手段を設け、その波形整
形手段に整形された波形に基づいてその電荷充電手段の
充電レベルを判定するようにしたことにより、中央処理
手段の停止時間を長い時間に設定した場合でも、電荷充
電手段の充電レベルを精度よく判定できるようになる。
【００１６】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例１による間欠動作回路を
示す構成図であり、図において、従来のものと同一符号
は同一または相当部分を示すので説明を省略する。１１
は発振回路３により発生された内部クロックを分周して
カウントを行い、カウント値が減ってアンダーフローに
なるとＣＰＵ４にタイマ割込を発生させるタイマであ
る。ただし、タイマ１１は、図６のタイマ５のように、
ＣＰＵ４を間欠動作させるためにタイマ割込を発生させ
るものではなく、ＣＰＵ（中央処理手段）１２が他の何
らかの処理（間欠動作に関係ない処理）を実行するため
にタイマ割込を発生させるものである。
する。図１はこの発明の実施例１による間欠動作回路を
示す構成図であり、図において、従来のものと同一符号
は同一または相当部分を示すので説明を省略する。１１
は発振回路３により発生された内部クロックを分周して
カウントを行い、カウント値が減ってアンダーフローに
なるとＣＰＵ４にタイマ割込を発生させるタイマであ
る。ただし、タイマ１１は、図６のタイマ５のように、
ＣＰＵ４を間欠動作させるためにタイマ割込を発生させ
るものではなく、ＣＰＵ（中央処理手段）１２が他の何
らかの処理（間欠動作に関係ない処理）を実行するため
にタイマ割込を発生させるものである。
【００１７】また、１２は発振回路３により発生された
内部クロックに同期して動作し、自己を一時的に停止さ
せる低消費電力モードに移行する場合には、発振回路３
を停止させるＣＰＵ（中央処理手段）、１３は電源、１
４は抵抗、１５はコンデンサ、１６は電流制限用の抵
抗、１７はコンデンサ１５に蓄積された電荷をグランド
１８に放電するオープンドレイン、１９はマイクロコン
ピュータ１の入出力ポートである。なお、電源１３，抵
抗１４，コンデンサ１５，抵抗１６及びオープンドレイ
ン１７から、ＣＰＵ１２が発振回路３を停止させる際、
蓄積した電荷を一旦放電したのち電荷の充電を開始する
電荷充電手段を構成している。
内部クロックに同期して動作し、自己を一時的に停止さ
せる低消費電力モードに移行する場合には、発振回路３
を停止させるＣＰＵ（中央処理手段）、１３は電源、１
４は抵抗、１５はコンデンサ、１６は電流制限用の抵
抗、１７はコンデンサ１５に蓄積された電荷をグランド
１８に放電するオープンドレイン、１９はマイクロコン
ピュータ１の入出力ポートである。なお、電源１３，抵
抗１４，コンデンサ１５，抵抗１６及びオープンドレイ
ン１７から、ＣＰＵ１２が発振回路３を停止させる際、
蓄積した電荷を一旦放電したのち電荷の充電を開始する
電荷充電手段を構成している。
【００１８】２０はコンデンサ１５の端子電圧Ｖの電圧
レベルが一旦低下したのち、その電圧レベルが設定値Ｖ
ｔｈ以上になると、コンデンサ１５の充電レベルが所定
値以上に復帰したものと判断し、発振回路３及びＣＰＵ
１２の動作を再開させる割込制御回路（割込制御手段）
である。
レベルが一旦低下したのち、その電圧レベルが設定値Ｖ
ｔｈ以上になると、コンデンサ１５の充電レベルが所定
値以上に復帰したものと判断し、発振回路３及びＣＰＵ
１２の動作を再開させる割込制御回路（割込制御手段）
である。
【００１９】次に動作について説明する。まず、マイク
ロコンピュータ１が通常状態（動作状態）にある場合に
は、図８に示すように、スイッチ６，７はオン状態、発
振回路３は動作状態にあるので、ＣＰＵ１２には、常
時、内部クロックが発振回路３から供給され、動作状態
を保持する。因に、マイクロコンピュータ１が動作状態
にある場合、オープンドレイン１７は所定時間以上にわ
たってオフ状態にあるので、コンデンサ１５は電荷の充
電が完了している状態にある。従って、コンデンサ１５
の端子電圧Ｖは設定値Ｖｔｈより高い状態にある（図２
の状態Ａ参照）。
ロコンピュータ１が通常状態（動作状態）にある場合に
は、図８に示すように、スイッチ６，７はオン状態、発
振回路３は動作状態にあるので、ＣＰＵ１２には、常
時、内部クロックが発振回路３から供給され、動作状態
を保持する。因に、マイクロコンピュータ１が動作状態
にある場合、オープンドレイン１７は所定時間以上にわ
たってオフ状態にあるので、コンデンサ１５は電荷の充
電が完了している状態にある。従って、コンデンサ１５
の端子電圧Ｖは設定値Ｖｔｈより高い状態にある（図２
の状態Ａ参照）。
【００２０】そして、上記動作状態から停止状態（低消
費電力モード）に移行する場合には、ＣＰＵ１２が動作
状態終了時にスイッチ６，７をオフ状態にするととも
に、発振回路３及びタイマ１１を停止させる。これによ
り、内部クロックが発振回路３からＣＰＵ１２に供給さ
れなくなるので、ＣＰＵ１２は停止状態に移行する。ま
た、この時、ＣＰＵ１２は、オープンドレイン１７を一
旦オン状態にするので、コンデンサ１５に蓄積された電
荷は、瞬間的にグランド１８に放電され、コンデンサ１
５の端子電圧Ｖはほぼ零の状態になる（図２の状態Ｂ参
照）。そして、ＣＰＵ１２は、コンデンサ１５に蓄積さ
れた電荷を放電させると、オープンドレイン１７を再度
オフ状態に戻す（図２の状態Ｃ参照）。
費電力モード）に移行する場合には、ＣＰＵ１２が動作
状態終了時にスイッチ６，７をオフ状態にするととも
に、発振回路３及びタイマ１１を停止させる。これによ
り、内部クロックが発振回路３からＣＰＵ１２に供給さ
れなくなるので、ＣＰＵ１２は停止状態に移行する。ま
た、この時、ＣＰＵ１２は、オープンドレイン１７を一
旦オン状態にするので、コンデンサ１５に蓄積された電
荷は、瞬間的にグランド１８に放電され、コンデンサ１
５の端子電圧Ｖはほぼ零の状態になる（図２の状態Ｂ参
照）。そして、ＣＰＵ１２は、コンデンサ１５に蓄積さ
れた電荷を放電させると、オープンドレイン１７を再度
オフ状態に戻す（図２の状態Ｃ参照）。
【００２１】上述したように、ＣＰＵ１２は停止状態に
なり、この停止状態がしばらくの間継続し、システムの
消費電力は極めて低い状態に維持されるが、上記のごと
く、オープンドレイン１７を再度オフ状態に戻したこと
により、コンデンサ１５は再び電荷の充電を開始するの
で、コンデンサ１５の端子電圧Ｖは徐々に増加し、やが
て設定値Ｖｔｈより高い状態になる。
なり、この停止状態がしばらくの間継続し、システムの
消費電力は極めて低い状態に維持されるが、上記のごと
く、オープンドレイン１７を再度オフ状態に戻したこと
により、コンデンサ１５は再び電荷の充電を開始するの
で、コンデンサ１５の端子電圧Ｖは徐々に増加し、やが
て設定値Ｖｔｈより高い状態になる。
【００２２】そして、コンデンサ１５の端子電圧Ｖは徐
々に増加して設定値Ｖｔｈより高い状態になると、割込
制御回路（割込制御手段）２０が発振回路３及びＣＰＵ
１２の動作を再開させる（図２の状態Ｄ参照）。もう少
し具体的に説明すると、発振回路３は動作を開始した
後、安定した内部クロックを発生するのに１ｍｓｅｃ程
度の時間を要するので、割込制御回路２０は、まず、発
振回路３の動作を再開させ、再開してから１ｍｓｅｃ経
過後にスイッチ６をオン状態にするとともに、ＣＰＵ１
２に割込信号を出力して、ＣＰＵ１２の動作を復帰させ
る。これにより、ＣＰＵ１２は再び動作状態に移行する
ことになり、ＣＰＵ１２の間欠動作が達成される。な
お、タイマ１１は、ＣＰＵ１２の間欠動作と無関係であ
るので、必ずしも動作を復帰させる必要はないが、ＣＰ
Ｕ１２の動作を復帰する際に、スイッチ７をオン状態に
すれば復帰させることができる。
々に増加して設定値Ｖｔｈより高い状態になると、割込
制御回路（割込制御手段）２０が発振回路３及びＣＰＵ
１２の動作を再開させる（図２の状態Ｄ参照）。もう少
し具体的に説明すると、発振回路３は動作を開始した
後、安定した内部クロックを発生するのに１ｍｓｅｃ程
度の時間を要するので、割込制御回路２０は、まず、発
振回路３の動作を再開させ、再開してから１ｍｓｅｃ経
過後にスイッチ６をオン状態にするとともに、ＣＰＵ１
２に割込信号を出力して、ＣＰＵ１２の動作を復帰させ
る。これにより、ＣＰＵ１２は再び動作状態に移行する
ことになり、ＣＰＵ１２の間欠動作が達成される。な
お、タイマ１１は、ＣＰＵ１２の間欠動作と無関係であ
るので、必ずしも動作を復帰させる必要はないが、ＣＰ
Ｕ１２の動作を復帰する際に、スイッチ７をオン状態に
すれば復帰させることができる。
【００２３】次に、ＣＰＵ１２の停止状態の時間ｔを所
望の時間に設定するための条件について説明する。ま
ず、抵抗１４の値をＲ，コンデンサ１５の値をＣとする
と、下記の関係式が成立する。 Ｖｔｈ ＝ Ｅ×（１−ε-t/RC ） ・・・（１） ここで、Ｅは電源１３の電源電圧 Ｖｔｈは設定値
望の時間に設定するための条件について説明する。ま
ず、抵抗１４の値をＲ，コンデンサ１５の値をＣとする
と、下記の関係式が成立する。 Ｖｔｈ ＝ Ｅ×（１−ε-t/RC ） ・・・（１） ここで、Ｅは電源１３の電源電圧 Ｖｔｈは設定値
【００２４】そして、式（１）をＲＣについて解くと下
記のようになる。 ＲＣ ＝ −ｔ／ｌｏｇ（１−Ｖｔｈ／Ｅ） ・・・（２） よって、停止状態の時間ｔを１００ｍｓｅｃ、電源１３
の電源電圧Ｅを５Ｖ、設定値Ｖｔｈを３Ｖとすると、Ｒ
Ｃ＝１０９となるので、例えば、コンデンサ１５の容量
Ｃを１μＦ，抵抗１４の値Ｒを１０９ＫΩとすれば、停
止状態の時間ｔを１００ｍｓｅｃにすることができる。
記のようになる。 ＲＣ ＝ −ｔ／ｌｏｇ（１−Ｖｔｈ／Ｅ） ・・・（２） よって、停止状態の時間ｔを１００ｍｓｅｃ、電源１３
の電源電圧Ｅを５Ｖ、設定値Ｖｔｈを３Ｖとすると、Ｒ
Ｃ＝１０９となるので、例えば、コンデンサ１５の容量
Ｃを１μＦ，抵抗１４の値Ｒを１０９ＫΩとすれば、停
止状態の時間ｔを１００ｍｓｅｃにすることができる。
【００２５】なお、この実施例１では、ＣＰＵ１２が停
止状態のとき、コンデンサ１５を充電する必要があるた
め、上記従来例では必要のないコンデンサ１５の充電電
流Ｉが必要となり、その分だけ消費電力が大きくなる
が、当該充電電流Ｉは、上記従来例における停止状態で
流れる電流（タイマ５及び発振回路３に流れる電流）に
比べて極めて小さいので、この実施例１によれば、上記
従来例に比べて、停止状態における消費電力が約１／１
００となる。因に、停止状態の時間ｔを１００ｍｓｅ
ｃ、電源１３の電源電圧Ｅを５Ｖ、コンデンサ１５の容
量Ｃを１μＦ，抵抗１４の値Ｒを１００ＫΩとすると、
下記に示すように、充電電流Ｉは約１８μＡとなる。 Ｉ ＝ （Ｅ／Ｒ）×ε-t/RC ＝ （５／１００）×ε-100/1*100 ＝ １８μＡ
止状態のとき、コンデンサ１５を充電する必要があるた
め、上記従来例では必要のないコンデンサ１５の充電電
流Ｉが必要となり、その分だけ消費電力が大きくなる
が、当該充電電流Ｉは、上記従来例における停止状態で
流れる電流（タイマ５及び発振回路３に流れる電流）に
比べて極めて小さいので、この実施例１によれば、上記
従来例に比べて、停止状態における消費電力が約１／１
００となる。因に、停止状態の時間ｔを１００ｍｓｅ
ｃ、電源１３の電源電圧Ｅを５Ｖ、コンデンサ１５の容
量Ｃを１μＦ，抵抗１４の値Ｒを１００ＫΩとすると、
下記に示すように、充電電流Ｉは約１８μＡとなる。 Ｉ ＝ （Ｅ／Ｒ）×ε-t/RC ＝ （５／１００）×ε-100/1*100 ＝ １８μＡ
【００２６】実施例２．上記実施例１では、マイクロコ
ンピュータ１の入出力ポート１９に、オープンドレイン
１７の出力と、割込制御回路２０の入力とを接続するも
のについて示したが、マイクロコンピュータ１の入出力
ポート１９のようにダブルファンクションとなっている
入出力ポートがない場合、図３に示すように、オープン
ドレイン１７の出力をマイクロコンピュータ１の出力ポ
ート２１に接続し、割込制御回路２０の入力をマイクロ
コンピュータ１の割込機能ポート２２に接続すればよ
く、上記実施例１と同様の効果を奏することができる。
ンピュータ１の入出力ポート１９に、オープンドレイン
１７の出力と、割込制御回路２０の入力とを接続するも
のについて示したが、マイクロコンピュータ１の入出力
ポート１９のようにダブルファンクションとなっている
入出力ポートがない場合、図３に示すように、オープン
ドレイン１７の出力をマイクロコンピュータ１の出力ポ
ート２１に接続し、割込制御回路２０の入力をマイクロ
コンピュータ１の割込機能ポート２２に接続すればよ
く、上記実施例１と同様の効果を奏することができる。
【００２７】実施例３．上記実施例１では、電源１３，
抵抗１４，１６及びコンデンサ１５をマイクロコンピュ
ータ１の外部に設けたものについて示したが、これらを
マイクロコンピュータ１の内部に設けてもよく、上記実
施例１と同様の効果を奏する。
抵抗１４，１６及びコンデンサ１５をマイクロコンピュ
ータ１の外部に設けたものについて示したが、これらを
マイクロコンピュータ１の内部に設けてもよく、上記実
施例１と同様の効果を奏する。
【００２８】実施例４．上記実施例１では、割込制御回
路２０がコンデンサ１５の端子電圧Ｖが設定値Ｖｔｈよ
り高くなったか否かを判定するものについて示したが、
図４に示すように、コンデンサ１５の端子電圧Ｖを反転
するインバータ２３などの反転回路を設け、割込制御回
路２０がコンデンサ１５の端子電圧Ｖが設定値Ｖｔｈよ
り低くなったか否かを判定するようにしてもよく、上記
実施例１と同様の効果を奏する。
路２０がコンデンサ１５の端子電圧Ｖが設定値Ｖｔｈよ
り高くなったか否かを判定するものについて示したが、
図４に示すように、コンデンサ１５の端子電圧Ｖを反転
するインバータ２３などの反転回路を設け、割込制御回
路２０がコンデンサ１５の端子電圧Ｖが設定値Ｖｔｈよ
り低くなったか否かを判定するようにしてもよく、上記
実施例１と同様の効果を奏する。
【００２９】実施例５．図５はこの発明の実施例５によ
る間欠動作回路を示す構成図であり、図において、２４
はコンデンサ１５の端子電圧Ｖの波形を直線的な波形に
整形するミラー積分回路（波形整形手段）である。次に
動作を説明するが、ミラー積分回路２４を設けた以外
は、上記実施例１と同様であるため、ミラー積分回路２
４についてのみ説明する。
る間欠動作回路を示す構成図であり、図において、２４
はコンデンサ１５の端子電圧Ｖの波形を直線的な波形に
整形するミラー積分回路（波形整形手段）である。次に
動作を説明するが、ミラー積分回路２４を設けた以外
は、上記実施例１と同様であるため、ミラー積分回路２
４についてのみ説明する。
【００３０】上述したように、抵抗１４及びコンデンサ
１５の値を適宜設定すると、ＣＰＵ１２の停止状態の時
間ｔを所望の時間に設定することができるが、図２に示
すように、コンデンサ１５の端子電圧Ｖの波形は曲線形
状しているので、停止状態の時間ｔをあまり長い時間に
設定すると、コンデンサ１５の端子電圧Ｖは極めて緩や
かな曲線を描いて上昇することになる。そのため、割込
制御回路２０は、コンデンサ１５の端子電圧Ｖと設定値
Ｖｔｈを比較しただけでは、ＣＰＵ１２の停止時間を正
確に判断することが困難であり（端子電圧Ｖの移動が極
めて小さくても、停止時間は極めて大きく移動する
為）、その結果として、ＣＰＵ１２の停止時間に大きな
誤差が生じてしまう問題点がある。
１５の値を適宜設定すると、ＣＰＵ１２の停止状態の時
間ｔを所望の時間に設定することができるが、図２に示
すように、コンデンサ１５の端子電圧Ｖの波形は曲線形
状しているので、停止状態の時間ｔをあまり長い時間に
設定すると、コンデンサ１５の端子電圧Ｖは極めて緩や
かな曲線を描いて上昇することになる。そのため、割込
制御回路２０は、コンデンサ１５の端子電圧Ｖと設定値
Ｖｔｈを比較しただけでは、ＣＰＵ１２の停止時間を正
確に判断することが困難であり（端子電圧Ｖの移動が極
めて小さくても、停止時間は極めて大きく移動する
為）、その結果として、ＣＰＵ１２の停止時間に大きな
誤差が生じてしまう問題点がある。
【００３１】そこで、この実施例５では、ミラー積分回
路２４にコンデンサ１５の端子電圧Ｖを入力し、端子電
圧Ｖの波形を直線的な波形に整形するものである。これ
により、停止状態の時間ｔを長い時間に設定しても、コ
ンデンサ１５の端子電圧Ｖは直線的に増加するので、端
子電圧Ｖと停止時間の関係が明確になり（端子電圧Ｖと
停止時間が比例関係にある為）、従って、割込制御回路
２０は、コンデンサ１５の端子電圧Ｖと設定値Ｖｔｈを
比較しただけで、ＣＰＵ１２の停止時間を正確に判断す
ることができる。
路２４にコンデンサ１５の端子電圧Ｖを入力し、端子電
圧Ｖの波形を直線的な波形に整形するものである。これ
により、停止状態の時間ｔを長い時間に設定しても、コ
ンデンサ１５の端子電圧Ｖは直線的に増加するので、端
子電圧Ｖと停止時間の関係が明確になり（端子電圧Ｖと
停止時間が比例関係にある為）、従って、割込制御回路
２０は、コンデンサ１５の端子電圧Ｖと設定値Ｖｔｈを
比較しただけで、ＣＰＵ１２の停止時間を正確に判断す
ることができる。
【００３２】因に、ミラー積分回路２４の増幅器の利得
を“Ｇ”に設定すると、抵抗１４とコンデンサ１５から
なる直列回路の時定数を（１＋Ｇ）倍することと等価と
なるので、例えば、Ｇ＝１００に設定すると、直列回路
の時定数は、ミラー積分回路２４が存在しない場合に比
べて、１０１倍になり、ミラー積分回路２４を設けるだ
けで簡単に停止状態の時間ｔを長い時間に設定すること
ができるようになる。
を“Ｇ”に設定すると、抵抗１４とコンデンサ１５から
なる直列回路の時定数を（１＋Ｇ）倍することと等価と
なるので、例えば、Ｇ＝１００に設定すると、直列回路
の時定数は、ミラー積分回路２４が存在しない場合に比
べて、１０１倍になり、ミラー積分回路２４を設けるだ
けで簡単に停止状態の時間ｔを長い時間に設定すること
ができるようになる。
【００３３】
【発明の効果】以上のように、請求項１の発明によれ
ば、中央処理手段が内部クロック発振手段を停止させる
際、蓄積した電荷を一旦放電したのち電荷の充電を開始
する電荷充電手段を設けるとともに、その電荷充電手段
の充電レベルが一旦低下したのち、その充電レベルが所
定値以上になると上記内部クロック発振手段及び中央処
理手段の動作を再開させる割込制御手段を設けるように
構成したので、中央処理手段が停止状態にあるとき、タ
イマ及び内部クロック発振手段を動作させることなく、
中央処理手段の動作を復帰させることができるようにな
り、その結果、従来のものよりも大幅にシステムの消費
電力を低減することができる効果がある。
ば、中央処理手段が内部クロック発振手段を停止させる
際、蓄積した電荷を一旦放電したのち電荷の充電を開始
する電荷充電手段を設けるとともに、その電荷充電手段
の充電レベルが一旦低下したのち、その充電レベルが所
定値以上になると上記内部クロック発振手段及び中央処
理手段の動作を再開させる割込制御手段を設けるように
構成したので、中央処理手段が停止状態にあるとき、タ
イマ及び内部クロック発振手段を動作させることなく、
中央処理手段の動作を復帰させることができるようにな
り、その結果、従来のものよりも大幅にシステムの消費
電力を低減することができる効果がある。
【００３４】請求項２の発明によれば、電源と抵抗とコ
ンデンサの直列回路で電荷充電手段を構成したので、中
央処理手段の停止時間を、抵抗とコンデンサの値を選定
するだけで容易に設定できるとともに、電荷充電手段を
簡単な回路で構成できる効果がある。
ンデンサの直列回路で電荷充電手段を構成したので、中
央処理手段の停止時間を、抵抗とコンデンサの値を選定
するだけで容易に設定できるとともに、電荷充電手段を
簡単な回路で構成できる効果がある。
【００３５】請求項３の発明によれば、電荷充電手段に
おけるコンデンサの端子電圧の波形を直線的な波形に整
形する波形整形手段を設け、その波形整形手段に整形さ
れた波形に基づいてその電荷充電手段の充電レベルを判
定するように構成したので、中央処理手段の停止時間を
長い時間に設定した場合でも、電荷充電手段の充電レベ
ルを精度よく判定できるようになり、その結果、中央処
理手段の停止時間を長い時間に設定できる効果がある。
おけるコンデンサの端子電圧の波形を直線的な波形に整
形する波形整形手段を設け、その波形整形手段に整形さ
れた波形に基づいてその電荷充電手段の充電レベルを判
定するように構成したので、中央処理手段の停止時間を
長い時間に設定した場合でも、電荷充電手段の充電レベ
ルを精度よく判定できるようになり、その結果、中央処
理手段の停止時間を長い時間に設定できる効果がある。
【図１】 この発明の実施例１による間欠動作回路を示
す構成図である。
す構成図である。
【図２】 コンデンサ１５の端子電圧Ｖの波形を示す波
形図である。
形図である。
【図３】 この発明の実施例２による間欠動作回路を示
す構成図である。
す構成図である。
【図４】 この発明の実施例４による間欠動作回路を示
す構成図である。
す構成図である。
【図５】 この発明の実施例５による間欠動作回路を示
す構成図である。
す構成図である。
【図６】 従来の間欠動作回路を示す構成図である。
【図７】 マイクロコンピュータ１の状態遷移を示す状
態遷移図である。
態遷移図である。
【図８】 ＣＰＵの動作等を示す表図である。
２ 発振子（内部クロック発振手段）、３ 発振回路
（内部クロック発振手段）、１２ ＣＰＵ（中央処理手
段）、１３ 電源（電荷充電手段）、１４，１６抵抗
（電荷充電手段）、１５ コンデンサ（電荷充電手
段）、１７ オープンドレイン（電荷充電手段）、２０
割込制御回路（割込制御手段）、２４ ミラー積分回
路（波形整形手段）。
（内部クロック発振手段）、１２ ＣＰＵ（中央処理手
段）、１３ 電源（電荷充電手段）、１４，１６抵抗
（電荷充電手段）、１５ コンデンサ（電荷充電手
段）、１７ オープンドレイン（電荷充電手段）、２０
割込制御回路（割込制御手段）、２４ ミラー積分回
路（波形整形手段）。
Claims (3)
- 【請求項１】 内部クロックを発生する内部クロック発
振手段と、上記内部クロック発振手段により発生された
内部クロックに同期して動作し、自己を一時的に停止さ
せる低消費電力モードに移行する場合には、上記内部ク
ロック発振手段を停止させる中央処理手段と、上記中央
処理手段が上記内部クロック発振手段を停止させる際、
蓄積した電荷を一旦放電したのち電荷の充電を開始する
電荷充電手段と、上記電荷充電手段の充電レベルが一旦
低下したのち、その充電レベルが所定値以上になると上
記内部クロック発振手段及び中央処理手段の動作を再開
させる割込制御手段とを備えた間欠動作回路。 - 【請求項２】 上記電荷充電手段を、電源と抵抗とコン
デンサの直列回路で構成したことを特徴とする請求項１
記載の間欠動作回路。 - 【請求項３】 上記電荷充電手段におけるコンデンサの
端子電圧の波形を直線的な波形に整形する波形整形手段
を設け、上記割込制御手段はその波形整形手段に整形さ
れた波形に基づいて上記電荷充電手段の充電レベルを判
定することを特徴とする請求項２記載の間欠動作回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6289667A JPH08147064A (ja) | 1994-11-24 | 1994-11-24 | 間欠動作回路 |
| US08/441,380 US5475654A (en) | 1994-11-24 | 1995-05-15 | Intermittent operation circuit |
| DE19538211A DE19538211C2 (de) | 1994-11-24 | 1995-10-13 | Computer mit Aussetzbetriebschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6289667A JPH08147064A (ja) | 1994-11-24 | 1994-11-24 | 間欠動作回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147064A true JPH08147064A (ja) | 1996-06-07 |
Family
ID=17746197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6289667A Pending JPH08147064A (ja) | 1994-11-24 | 1994-11-24 | 間欠動作回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5475654A (ja) |
| JP (1) | JPH08147064A (ja) |
| DE (1) | DE19538211C2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW327707B (en) * | 1995-05-18 | 1998-03-01 | Motorola Inc | Method for producing power consumption in a portable electronic device with a liquid crystal display screen |
| US5748498A (en) * | 1995-07-05 | 1998-05-05 | Compal Electronics, Inc. | Method and a device for detecting execution efficiency of a CPU in computer system |
| US5939998A (en) * | 1995-12-15 | 1999-08-17 | Ut Automotive Dearborn, Inc. | System and method for reducing quiescent current in a microcontroller |
| JP3675262B2 (ja) * | 1999-11-24 | 2005-07-27 | セイコーエプソン株式会社 | 時計の検査機能を備えた電子時計及びその検査方法 |
| KR102561024B1 (ko) * | 2016-11-30 | 2023-07-28 | 주식회사 에이치엘클레무브 | 제어장치를 구비한 운전보조시스템 및 그의 제어방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780843A (en) * | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| US5347472A (en) * | 1988-06-17 | 1994-09-13 | Dallas Semiconductor Corporation | Precharge circuitry and bus for low power applications |
| JPH0776894B2 (ja) * | 1991-02-25 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロセッサ用クロック信号の制御方法及び情報処理システム |
| JPH05120457A (ja) * | 1991-10-29 | 1993-05-18 | Rohm Co Ltd | 発振回路を備えるｉｃ回路 |
-
1994
- 1994-11-24 JP JP6289667A patent/JPH08147064A/ja active Pending
-
1995
- 1995-05-15 US US08/441,380 patent/US5475654A/en not_active Expired - Fee Related
- 1995-10-13 DE DE19538211A patent/DE19538211C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5475654A (en) | 1995-12-12 |
| DE19538211A1 (de) | 1996-05-30 |
| DE19538211C2 (de) | 1998-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0450629B2 (ja) | ||
| JPS6242418B2 (ja) | ||
| JPH08147064A (ja) | 間欠動作回路 | |
| US4328572A (en) | Voltage control system for electronic timepiece | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JPS6148726B2 (ja) | ||
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| JP2002359550A (ja) | スリープ・モードからの回復機能を有するディジタル制御式発振器 | |
| US20040263271A1 (en) | Control circuit and method for crystal oscillator circuitry | |
| JPS607285B2 (ja) | マイクロコンピユ−タシステム | |
| JP2722348B2 (ja) | 発振回路 | |
| JP2602824Y2 (ja) | マイクロコンピュータの電源回路 | |
| JP2964696B2 (ja) | 半導体装置 | |
| JP2679285B2 (ja) | オフデレータイマ | |
| JP3586314B2 (ja) | ２重積分方式ａｄ変換装置 | |
| JPS6333806B2 (ja) | ||
| KR930008064Y1 (ko) | 마이컴의 리세트회로 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPH088650A (ja) | 水晶発振回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JPH07107553B2 (ja) | 電子時計 | |
| JPS63256003A (ja) | 発振装置 | |
| JPH04112310A (ja) | プロセッサ回路 | |
| JPH06162223A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0574292B2 (ja) |