JPH05120457A - 発振回路を備えるｉｃ回路 - Google Patents
発振回路を備えるｉｃ回路Info
- Publication number
- JPH05120457A JPH05120457A JP3311825A JP31182591A JPH05120457A JP H05120457 A JPH05120457 A JP H05120457A JP 3311825 A JP3311825 A JP 3311825A JP 31182591 A JP31182591 A JP 31182591A JP H05120457 A JPH05120457 A JP H05120457A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation circuit
- transistor
- oscillation
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 44
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/04—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses
- G04F5/06—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses using piezoelectric resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Abstract
(57)【要約】
【目的】電源を入れたときの起動特性を損なうことな
く、動作停止状態における発振回路の消費電力を少なく
したＩＣ回路を提供する 【構成】動作停止状態においても発振回路２を動作させ
る形式のＩＣ回路において、動作状態と動作停止状態と
で発振回路の電源電圧を切り換える切り換え手段２１、
２３を設けたことを特徴とするＩＣ回路。
く、動作停止状態における発振回路の消費電力を少なく
したＩＣ回路を提供する 【構成】動作停止状態においても発振回路２を動作させ
る形式のＩＣ回路において、動作状態と動作停止状態と
で発振回路の電源電圧を切り換える切り換え手段２１、
２３を設けたことを特徴とするＩＣ回路。
Description
【０００１】
【産業上の利用分野】本発明は発振回路を備えるＩＣ回
路に関するものである。
路に関するものである。
【０００２】
【従来の技術】マイクロコンピュ−タの中には計時機能
を持っているものがある。そのようなマイクロコンピュ
−タではＣＰＵが本来の動作をしているときでも、発振
回路を動作させて時計カウント及び時計表示をしなけれ
ばならない。通常、計時機能を持たないマイクロコンピ
ュ−タでは動作停止状態において、殆ど消費電力を費や
さないので、電源用の電池が長持ちする。しかし、計時
機能を持っているマイクロコンピュ−タでは絶えず発振
回路が動作しているので、電池の寿命が短くなるのを余
儀なくされる。そのためＣＰＵの動作停止状態におい
て、できる限り消費電力を少なくする試みがなされてい
る。
を持っているものがある。そのようなマイクロコンピュ
−タではＣＰＵが本来の動作をしているときでも、発振
回路を動作させて時計カウント及び時計表示をしなけれ
ばならない。通常、計時機能を持たないマイクロコンピ
ュ−タでは動作停止状態において、殆ど消費電力を費や
さないので、電源用の電池が長持ちする。しかし、計時
機能を持っているマイクロコンピュ−タでは絶えず発振
回路が動作しているので、電池の寿命が短くなるのを余
儀なくされる。そのためＣＰＵの動作停止状態におい
て、できる限り消費電力を少なくする試みがなされてい
る。
【０００３】図３に示す従来例ではマイクロコンピュ−
タ１に形成された発振回路２はＣＭＯＳ接続したＰチャ
ンネルＭＯＳトランジスタ４とＮチャンネルＭＯＳトラ
ンジスタを有し、そのＰチャンネルＭＯＳトランジスタ
４のドレインを抵抗６を介して電源ライン８に接続する
とともに、ＮチャンネルＭＯＳトランジスタ７のソ−ス
を抵抗７を介して接地点に接続していることにより、こ
れらの抵抗６、７によって電流制限がなされ、消費電力
が抑制される。尚、図３において、３は外付けされた水
晶振動子、９、１０は同じく外付けされたコンデンサで
ある。発振出力はライン１１を通して所定回路へ伝送さ
れる。
タ１に形成された発振回路２はＣＭＯＳ接続したＰチャ
ンネルＭＯＳトランジスタ４とＮチャンネルＭＯＳトラ
ンジスタを有し、そのＰチャンネルＭＯＳトランジスタ
４のドレインを抵抗６を介して電源ライン８に接続する
とともに、ＮチャンネルＭＯＳトランジスタ７のソ−ス
を抵抗７を介して接地点に接続していることにより、こ
れらの抵抗６、７によって電流制限がなされ、消費電力
が抑制される。尚、図３において、３は外付けされた水
晶振動子、９、１０は同じく外付けされたコンデンサで
ある。発振出力はライン１１を通して所定回路へ伝送さ
れる。
【０００４】
【発明が解決しようとする課題】このような電流制限抵
抗を用いた発振回路では、その消費電力低減について限
界があり、充分な効果は得られない。それは、この抵抗
６、７の値を大きくすると、電源を入れたときの発振器
の起動特性が悪くなるので、抵抗６、７の値を１００ｋ
Ω程度の大きさにしかすることができないからであり、
また、仮に抵抗値を大きくしても電源電圧が高い回路で
は貫通電流は充分小さくならないからである。
抗を用いた発振回路では、その消費電力低減について限
界があり、充分な効果は得られない。それは、この抵抗
６、７の値を大きくすると、電源を入れたときの発振器
の起動特性が悪くなるので、抵抗６、７の値を１００ｋ
Ω程度の大きさにしかすることができないからであり、
また、仮に抵抗値を大きくしても電源電圧が高い回路で
は貫通電流は充分小さくならないからである。
【０００５】本発明はこのような点に鑑みなされたもの
であって、電源を入れたときの起動特性を損なうことな
く、動作停止状態における発振回路の消費電力を少なく
したＩＣ回路を提供することを目的とする。
であって、電源を入れたときの起動特性を損なうことな
く、動作停止状態における発振回路の消費電力を少なく
したＩＣ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明では、動作停止状態においても発振回路を動作さ
せる形式のＩＣ回路において、動作状態と動作停止状態
とで発振回路の電源電圧を切り換える切り換え手段を設
けた構成としている。
本発明では、動作停止状態においても発振回路を動作さ
せる形式のＩＣ回路において、動作状態と動作停止状態
とで発振回路の電源電圧を切り換える切り換え手段を設
けた構成としている。
【０００７】また、本発明のＩＣ回路は、メイン動作用
のクロックを発生する第１発振回路と、計時用のクロッ
クを発生する第２発振回路と、第１発振回路が動作する
ときは第２発振回路の動作電圧を高くし、第１発振回路
が動作停止状態のときは第２発振回路の動作電圧を低く
する電圧切り換え手段と、を有する構成とすることもで
きる。
のクロックを発生する第１発振回路と、計時用のクロッ
クを発生する第２発振回路と、第１発振回路が動作する
ときは第２発振回路の動作電圧を高くし、第１発振回路
が動作停止状態のときは第２発振回路の動作電圧を低く
する電圧切り換え手段と、を有する構成とすることもで
きる。
【０００８】
【作用】上記のように、動作状態と動作停止状態とで発
振回路の電源電圧を切り換える切り換え手段を設けた構
成とすると、ＩＣ回路が動作状態のときは発振回路の電
源電圧を高く設定し、動作停止状態のときは発振回路の
電源電圧を低くすることができ、これによってＩＣ回路
の起動時の特性は良好となり、しかも動作停止時におい
て発振回路で消費される電力は少なくなる。
振回路の電源電圧を切り換える切り換え手段を設けた構
成とすると、ＩＣ回路が動作状態のときは発振回路の電
源電圧を高く設定し、動作停止状態のときは発振回路の
電源電圧を低くすることができ、これによってＩＣ回路
の起動時の特性は良好となり、しかも動作停止時におい
て発振回路で消費される電力は少なくなる。
【０００９】また、メイン動作用のクロックを発生する
第１発振回路と、計時用のクロックを発生する第２発振
回路と、第１発振回路が動作するときは第２発振回路の
動作電圧を高くし、第１発振回路が動作停止状態のとき
は第２発振回路の動作電圧を低くする電圧切り換え手段
とを有する構成とした場合には、第１の発振回路はマイ
クロコンピュ−タの本来の動作のために働き、マイクロ
コンピュ−タの本来の動作の停止状態では第１の発振回
路も停止状態となるが、計時用の第２の発振回路は停止
状態とならず、その電源電圧だけが低くなる。従って、
当該マイクロコンピュ−タを内蔵した電子機器に電池を
装着したとき第１の発振回路とともに第２の発振回路は
高い電源電圧で起動するので、その起動特性が良く、従
って電池装着後、すぐに時計表示部等に表示がなされ、
表示に関しタイムラグが発生しない。
第１発振回路と、計時用のクロックを発生する第２発振
回路と、第１発振回路が動作するときは第２発振回路の
動作電圧を高くし、第１発振回路が動作停止状態のとき
は第２発振回路の動作電圧を低くする電圧切り換え手段
とを有する構成とした場合には、第１の発振回路はマイ
クロコンピュ−タの本来の動作のために働き、マイクロ
コンピュ−タの本来の動作の停止状態では第１の発振回
路も停止状態となるが、計時用の第２の発振回路は停止
状態とならず、その電源電圧だけが低くなる。従って、
当該マイクロコンピュ−タを内蔵した電子機器に電池を
装着したとき第１の発振回路とともに第２の発振回路は
高い電源電圧で起動するので、その起動特性が良く、従
って電池装着後、すぐに時計表示部等に表示がなされ、
表示に関しタイムラグが発生しない。
【００１０】
【実施例】本発明を実施した図１において、図３の従来
例と同一部分には同一の符号を付してある。本実施例で
は電源ライン８に対して発振回路２を接続するのに２つ
の経路を設けている。
例と同一部分には同一の符号を付してある。本実施例で
は電源ライン８に対して発振回路２を接続するのに２つ
の経路を設けている。
【００１１】一方の経路はスイッチ用トランジスタ２１
と抵抗用トランジスタ２２の直列回路であり、他方の経
路はスイッチ用トランジスタ２３である。スイッチ用ト
ランジスタ２１と２３は、その一方のみがＯＮとなる。
マイクロコンピュ−タ１が本来の動作を停止する状態
（動作停止状態）では、マイクロコンピュ−タ１自体が
持っているレジスタ又はＲＡＭ（図示せず）のレジスタ
からパワ−セイブ信号ＰＯＷＳ（ロ−レベル）がトラン
ジスタ２６、２８に印加されるので、ＰチャンネルＭＯ
Ｓトランジスタ２６はＯＮ、ＮチャンネルＭＯＳトラン
ジスタ２８はＯＦＦとなる。
と抵抗用トランジスタ２２の直列回路であり、他方の経
路はスイッチ用トランジスタ２３である。スイッチ用ト
ランジスタ２１と２３は、その一方のみがＯＮとなる。
マイクロコンピュ−タ１が本来の動作を停止する状態
（動作停止状態）では、マイクロコンピュ−タ１自体が
持っているレジスタ又はＲＡＭ（図示せず）のレジスタ
からパワ−セイブ信号ＰＯＷＳ（ロ−レベル）がトラン
ジスタ２６、２８に印加されるので、ＰチャンネルＭＯ
Ｓトランジスタ２６はＯＮ、ＮチャンネルＭＯＳトラン
ジスタ２８はＯＦＦとなる。
【００１２】一方、ＰＯＷＳの反転信号が与えられるＰ
チャンネルＭＯＳトランジスタ２７はＯＦＦ、Ｎチャン
ネルＭＯＳトランジスタはＯＮとなる。従って、Ｐチャ
ンネルＭＯＳのスイッチ用トランジスタ２１のゲ−トに
はインバ−タ２４からロ−レベルが印加されてＯＮとな
り、一方同じＰチャンネルＭＯＳトランジスタのスイッ
チ用トランジスタ２３のゲ−トにはインバ−タ２５から
ハイレベルが与えられてＯＦＦとなる。このようにし
て、動作停止状態ではスイッチ用トランジスタ２１の存
する経路が働き、ダイオ−ド接続された抵抗用トランジ
スタ２２による電圧降下により発振回路２の電源電圧は
低くなる。従って、動作停止状態での発振回路２による
電力消費は低減される。
チャンネルＭＯＳトランジスタ２７はＯＦＦ、Ｎチャン
ネルＭＯＳトランジスタはＯＮとなる。従って、Ｐチャ
ンネルＭＯＳのスイッチ用トランジスタ２１のゲ−トに
はインバ−タ２４からロ−レベルが印加されてＯＮとな
り、一方同じＰチャンネルＭＯＳトランジスタのスイッ
チ用トランジスタ２３のゲ−トにはインバ−タ２５から
ハイレベルが与えられてＯＦＦとなる。このようにし
て、動作停止状態ではスイッチ用トランジスタ２１の存
する経路が働き、ダイオ−ド接続された抵抗用トランジ
スタ２２による電圧降下により発振回路２の電源電圧は
低くなる。従って、動作停止状態での発振回路２による
電力消費は低減される。
【００１３】次に、マイクロコンピュ−タ１が本来の動
作状態のときはトランジスタ２６、２７、２８、２９の
ゲ−トに印加される電圧は、上述した動作停止状態のと
きは全て逆転するので、今度はスイッチ用トランジスタ
２３が存する経路が働き、電源ライン８の電源電圧ＶＤ
Ｄが直接発振回路２の電源電圧として印加される。また
電源用電池の取り替えにおける電池の装着時はスイッチ
用トランジスタ２３が存する経路が働き電源電圧ＶＤＤ
が直接発振回路２に印加される。
作状態のときはトランジスタ２６、２７、２８、２９の
ゲ−トに印加される電圧は、上述した動作停止状態のと
きは全て逆転するので、今度はスイッチ用トランジスタ
２３が存する経路が働き、電源ライン８の電源電圧ＶＤ
Ｄが直接発振回路２の電源電圧として印加される。また
電源用電池の取り替えにおける電池の装着時はスイッチ
用トランジスタ２３が存する経路が働き電源電圧ＶＤＤ
が直接発振回路２に印加される。
【００１４】次に、図２の実施例はマイクロコンピュ−
タ１が本来の動作用の第１発振回路２ａと計時用の第２
発振回路２ｂとを持っている例である。第１発振回路２
ａは、その発振周波数が高く、第２発振回路２ｂは３２
ｋＨｚと低い周波数で動作する。また、第１発振回路２
ａは動作停止時には不作動となるが、第２発振回路２ｂ
はＯＮ状態を維持する。ただし、その場合に第２発振回
路２ｂの電源電圧としては切り換え回路３０によって電
圧供給回路３２からの低い電圧が与えられる。動作状態
では、第１発振回路２ａとともに電圧供給回路３１から
の高い電圧が第２発振回路２ｂに与えられる。
タ１が本来の動作用の第１発振回路２ａと計時用の第２
発振回路２ｂとを持っている例である。第１発振回路２
ａは、その発振周波数が高く、第２発振回路２ｂは３２
ｋＨｚと低い周波数で動作する。また、第１発振回路２
ａは動作停止時には不作動となるが、第２発振回路２ｂ
はＯＮ状態を維持する。ただし、その場合に第２発振回
路２ｂの電源電圧としては切り換え回路３０によって電
圧供給回路３２からの低い電圧が与えられる。動作状態
では、第１発振回路２ａとともに電圧供給回路３１から
の高い電圧が第２発振回路２ｂに与えられる。
【００１５】以上において、マイクロコンピュ−タに関
し説明したが、本発明は発振回路を有する他の回路にお
いても同様に適用できるものである。
し説明したが、本発明は発振回路を有する他の回路にお
いても同様に適用できるものである。
【００１６】
【発明の効果】以上説明したように本発明によれば、Ｉ
Ｃ回路の動作停止時においても動作する発振回路の電源
電圧をＩＣ回路の動作時と動作停止時とで切り換えるよ
うにしているので、動作停止時における発振回路の消費
電力を低減することができ、それによって電源用電池の
寿命を延ばすことができる。しかも、動作時における前
記発振回路の電源電圧を高くすることによって電池装着
時等における発振回路の起動特性を損なわない。
Ｃ回路の動作停止時においても動作する発振回路の電源
電圧をＩＣ回路の動作時と動作停止時とで切り換えるよ
うにしているので、動作停止時における発振回路の消費
電力を低減することができ、それによって電源用電池の
寿命を延ばすことができる。しかも、動作時における前
記発振回路の電源電圧を高くすることによって電池装着
時等における発振回路の起動特性を損なわない。
【図１】 本発明を実施したＩＣ回路の回路図。
【図２】 本発明の他の実施例の回路図。
【図３】 従来例の回路図。
１ マイクロコンピュ−タ ２ 発振回路 ２ａ 第１発振回路 ２ｂ 第２発振回路 ２１、２３ スイッチ用トランジスタ ３０ 切り換え回路。
Claims (2)
- 【請求項１】動作停止状態においても発振回路を動作さ
せる形式のＩＣ回路において、動作状態と動作停止状態
とで発振回路の電源電圧を切り換える切り換え手段を設
けたことを特徴とするＩＣ回路。 - 【請求項２】マイクロコンピュ−タを成すＩＣ回路であ
って、 メイン動作用のクロックを発生する第１発振回路と、 計時用のクロックを発生する第２発振回路と、 第１発振回路が動作するときは第２発振回路の動作電圧
を高くし、第１発振回路が動作停止状態のときは第２発
振回路の動作電圧を低くする電圧切り換え手段と、 を有するＩＣ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311825A JPH05120457A (ja) | 1991-10-29 | 1991-10-29 | 発振回路を備えるｉｃ回路 |
| US07/967,621 US5325074A (en) | 1991-10-29 | 1992-10-29 | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer |
| DE4236605A DE4236605A1 (ja) | 1991-10-29 | 1992-10-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311825A JPH05120457A (ja) | 1991-10-29 | 1991-10-29 | 発振回路を備えるｉｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120457A true JPH05120457A (ja) | 1993-05-18 |
Family
ID=18021855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311825A Pending JPH05120457A (ja) | 1991-10-29 | 1991-10-29 | 発振回路を備えるｉｃ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5325074A (ja) |
| JP (1) | JPH05120457A (ja) |
| DE (1) | DE4236605A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3270880B2 (ja) * | 1994-06-30 | 2002-04-02 | ソニー株式会社 | 水晶発振回路 |
| JP3385811B2 (ja) * | 1994-07-20 | 2003-03-10 | セイコーエプソン株式会社 | 半導体装置、マイクロコンピュータおよび電子機器 |
| JPH08147064A (ja) * | 1994-11-24 | 1996-06-07 | Mitsubishi Denki Semiconductor Software Kk | 間欠動作回路 |
| US5822596A (en) * | 1995-11-06 | 1998-10-13 | International Business Machines Corporation | Controlling power up using clock gating |
| KR0163896B1 (ko) * | 1995-12-20 | 1998-12-15 | 김광호 | 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법 |
| GB2317761A (en) * | 1996-09-20 | 1998-04-01 | Motorola Inc | Clock generator with a low amplitude standby mode oscillation |
| US6137374A (en) * | 1998-10-15 | 2000-10-24 | Chrysler Corporation | Low power clock oscillator |
| US6396317B1 (en) | 1999-05-28 | 2002-05-28 | Peco Ii, Inc., | Digital voltage controlled oscillator |
| US6958951B2 (en) * | 2003-07-21 | 2005-10-25 | The Johns Hopkins University | Adaptive Kalman Filter process for controlling an ensemble clock |
| US7489209B2 (en) * | 2006-04-20 | 2009-02-10 | Transoma Medical, Inc. | High stability fast start up oscillator for implants |
| JP5384959B2 (ja) * | 2009-01-28 | 2014-01-08 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 電子回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105850B2 (ja) * | 1984-12-12 | 1994-12-21 | 沖電気工業株式会社 | Ｃｍｏｓ水晶発振回路 |
| JP2861021B2 (ja) * | 1989-02-23 | 1999-02-24 | 日本電気株式会社 | Ｃｍｏｓ水晶発振回路 |
| US5126695A (en) * | 1989-06-14 | 1992-06-30 | Seiko Epson Corporation | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator |
| US5155453A (en) * | 1991-05-23 | 1992-10-13 | Samsung Semiconductor, Inc. | Low-power crystal oscillator |
-
1991
- 1991-10-29 JP JP3311825A patent/JPH05120457A/ja active Pending
-
1992
- 1992-10-29 DE DE4236605A patent/DE4236605A1/de not_active Withdrawn
- 1992-10-29 US US07/967,621 patent/US5325074A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5325074A (en) | 1994-06-28 |
| DE4236605A1 (ja) | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956618A (en) | Start-up circuit for low power MOS crystal oscillator | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JPS6232846B2 (ja) | ||
| US4196404A (en) | Crystal oscillator having low power consumption | |
| JPH0254698B2 (ja) | ||
| KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP3573080B2 (ja) | 電圧発生回路、これを備えた時計及び電子機器 | |
| US4783620A (en) | Constant voltage circuit having an operation-stop function | |
| JP3365292B2 (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| US4175375A (en) | Electronic watch having improved level setting circuit | |
| JPH06120732A (ja) | 発振回路 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JPH10200335A (ja) | 発振回路 | |
| JPH0548968B2 (ja) | ||
| JPH04237214A (ja) | クロックドインバータ | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JPH0353705A (ja) | 半導体集積回路 | |
| JPH054846B2 (ja) | ||
| JPH11145727A (ja) | 発振回路 | |
| JPS64633Y2 (ja) | ||
| JP2001298326A (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| JPH03156388A (ja) | 水晶発振回路 | |
| JPH0645830A (ja) | 発振回路 |