JPS64633Y2

JPS64633Y2 -

Info

Publication number: JPS64633Y2
Application number: JP1981198399U
Authority: JP
Priority date: 1981-12-23
Filing date: 1981-12-23
Publication date: 1989-01-09
Also published as: JPS5896292U

Description

【考案の詳細な説明】この考案は、電子時計用回路に関する。

一般に、電子時計においては、電子回路部に表
示パネル等の外付け電子約品を接続させた状態で
機能チエツクや消費電流のチエツクを行なつてい
る。しかるに、従来においては、電池に接続され
る一対の電源端子をチエツク用端子として使用
し、電源端子間に電源電池を接続する前に、その
端子間に電流計を挿入することにより行つてい
た。このため、時刻合せなどのプリセツト作業
は、消費電流のチエツクが終了し、電源端子間に
電池を接続したのちでなければ行うことができ
ず、作業の効率が悪い。また、消費電流のチエツ
クが電源電池を組み込む前に行なわれている為
に、電池部でのリーク電流はチエツクされず、消
費電流のチエツクが完全なものではなかつた。

この考案は上述の点を解消するためになされた
もので、その目的とするところは、電子回路部に
電源電池を接続させた状態、つまりモジユールを
完全に組み立てた状態で電子回路部の消費電流を
チエツクできるようにし、消費電流のチエツク精
度を向上させると共にこのようなチエツク作業に
続けてプリセツト作業を行ない得るようにした電
子時計用回路を提供することにある。

以下、この考案を図面に示す一実施例にもとづ
いて具体的に説明する。図面は本実施例を適用し
た電子時計のブロツク図である。この電子時計は
正極側接地の電池１を電源とするもので、その回
路基板２には電池１が接続される一対の電源端子
BT₁、BT₂を有している。なお、電源端子BT₁に
印加される電圧はV_DD（グランドレベル）、また、
電源端子BT₂に印加される電圧はV_SS（電池１の出
力電圧）である。そして、両端子BT₁、BT₂間に
はLSI（大規模集積回路）３内に組込まれた時計
回路部４およびこの時計回路部４に直列接続され
ているスイツチング素子５が設けられている。こ
のスイツチング素子５は時計回路部４と電源端子
BT₂間に設けられており、たとえば、Ｎチヤンネ
ル型MOSトランジスタによつて構成されている。
そして、スイツチング素子５の両側は、回路基板
２に形成されたチエツク端子CT₁、CT₂に接続さ
れている。このチエツク端子CT₁、CT₂は時計回
路部４の消費電流をチエツクするためのもので、
チエツク時には両端子CT₁、CT₂間に電流計Ａが
挿入される。したがつて、チエツク端子CT₁、
CT₂は時計ケースを除くモジユールの組立状態に
おいて、外部から電流計Ａの端子を当てがうこと
が可能な位置に設けられている。

一方、符号S₁〜S₃は、たとえば、時刻合せなど
に兼用されるマニユアルスイツチであつて、その
操作時には対応するスイツチ端子を介して２値論
理の“１”信号（Highレベル信号）が時計回路
部４に入力されると共に２入力アンドゲート６及
び２入力ノアゲート９に入力されるようになつて
いる。即ち、スイツチS₂、S₃の操作信号は出力端
子が２入力ノアゲート８の一方の入力端子に接続
されたアンドゲート６に入力され、スイツチS₁の
操作信号は前記２入力ノアゲート９の一方の入力
端子に入力されるようになつている。前記２つの
２入力ノアゲート８，９はそれぞれの出力端子が
互いに他方の入力端子に接続されており、この構
成により、これらの２つのノアゲート８，９はス
イツチS₂、S₃を同時に操作した時に出力されるア
ンドゲート６の出力信号によりセツトされ、スイ
ツチS₁の操作信号でリセツトされるラツチ回路７
を構成している。そして、ノアゲート８の出力、
即ち、ラツチ回路７の出力はMOSトランジスタ
（スイツチング素子）５のゲート電極に供給され、
その出力がセツト時の出力であればMOSトラン
ジスタ５をオフし、リセツト時の出力であれば
MOSトランジスタ５をオンするようになつてい
る。なお、ラツチ回路７のセツトをアンドゲート
６の出力信号で行う構成にしたのは、時刻合せな
どの為の通常のスイツチ操作でラツチ回路７がセ
ツトされ、時計回路部４への電源供給が断たれる
のを防止する為である。

なお、時計回路４にはLSI３に対して外付けさ
れている表示パネル１０および発振器を構成する
水晶振動子１１、トリマコンデンサ１２が接続さ
れている。

しかして、時計回路部４の機能及び消費電流を
チエツクする場合には、先ず、時計回路部４に電
池１を接続させた状態において、チエツク端子
CT₁、CT₂に電流計Ａの端子を当てがつて両端子
CT₁、CT₂間に図中破線で示す如く、電流計Ａを
挿入する。

その後、スイツチS₂およびS₃を同時に操作して
アンドゲート６から論理“１”の信号を出力させ
る。これによつて、ラツチ回路７の出力状態は反
転されて、ノアゲート８の出力は論理“０”つま
りLOWレベルとなる。そして、スイツチング素
子５はＮチヤンネルMOSトランジスタによつて
構成されている為にオフされる。その結果、電池
１、電流計Ａ及び時計回路部４が直列接続された
閉ループ回路が形成され、機能チエツクと電流計
Ａによる時計回路部４の消費電流の測定とが可能
となる。

そして、時計回路部４の機能及び消費電流をチ
エツクする作業が終了すると、スイツチS₁をオン
操作する。これによつて、ラツチ回路７の出力状
態は反転され、ノアゲート８の出力は論理“１”
つまりHighレベルとなる。このため、スイツチ
ング素子５がオンされ、電池１の出力電圧がスイ
ツチング素子５を介して時計回路部４に供給され
る通常状態に戻り、時刻合せなどのプリセツト作
業が可能となる。

なお、上記実施例においては、スイツチング素
子としてＮチヤンネルMOSトランジスタを使用
し、時刻合せなどのマニユアルスイツチでオン、
オフの制御を行なうようにしたが、スイツチング
素子は実施例のものに限定されない。

この考案は、以上詳述したように、電池を電源
とし且つ時計回路部の時刻合せなどに使用される
マニユアルスイツチを３個備えた電子時計用の回
路であつて、前記３個のマニユアルスイツチに対
応する３個のスイツチ端子に接続され、該スイツ
チ端子のうちの第１及び第２のスイツチ端子から
信号が同時に入力された時セツトされ且つ残りの
第３のスイツチ端子から信号が入力された時リセ
ツトされるラツチ回路７と、前記電池に接続され
る一対の電源端子BT₁、BT₂間に前記時計回路部
４と直列に接続され且つ前記ラツチ回路のセツト
時出力によりオンされ、リセツト時出力によりオ
フされる半導体スイツチング素子５と、該スイツ
チング素子の両端からそれぞれ導出された、前記
時計回路部の消費電流をチエツクする為の一対の
チエツク端子CT₁、CT₂とを設けた構成であるの
で、電子時計用回路に電源電池を接続させた状態
つまり時計モジユールを完全に組み立てた状態で
時計回路部の消費電流をチエツクすることが可能
であり、消費電流のチエツク精度が向上する。ま
た、消費電流のチエツク作業に続けて時刻合せな
どのプリセツト作業を行うことができるので、従
来のように両作業の間に電池を取付けるというモ
ジユールの組み立て作業を設ける必要がなく、作
業の自動化を図る上でも効果的である。また、時
計回路部への電源供給ラインを電流計を介したラ
インに切替える素子は半導体スイツチング素子で
あり、信頼性が高く且つ寿命が半永久であると同
時にその制御回路（ラツチ回路）及び時計回路部
とともに集積化が可能である。しかも、その制御
はラツチ回路を介して既存のスイツチ端子からの
信号入力で行うので時計モジユールが大型化する
ということもない。

【図面の簡単な説明】

図面はこの考案の一実施例を示した電子時計の
ブロツク図である。１……電池、BT₁，BT₂……電源端子、４……
時計回路部、５……スイツチング素子、CT₁，
CT₂……チエツク端子。

Claims

【実用新案登録請求の範囲】

電池を電源とし且つ時計回路部の時刻合せなど
に使用されるマニユアルスイツチを３個備えた電
子時計用の回路であつて、前記３個のマニユアル
スイツチに対応する３個のスイツチ端子に接続さ
れ、該スイツチ端子のうちの第１及び第２のスイ
ツチ端子から信号が同時に入力された時セツトさ
れ且つ残りの第３のスイツチ端子から信号が入力
された時リセツトされるラツチ回路と、前記電池
に接続される一対の電源端子間に前記時計回路部
と直列に直接され且つ前記ラツチ回路のセツト時
出力によりオンされ、リセツト時出力によりオフ
される半導体スイツチング素子と、該スイツチン
グ素子の両端からそれぞれ導出された、前記時計
回路部の消費電流をチエツクする為の一対のチエ
ツク端子とを設けたことを特徴とする電子時計用
回路。