JPS6021836Y2 - 電子時計 - Google Patents

Description

【考案の詳細な説明】 本考案は電子時計に関するものである。

電子時計において、水晶発振回路の消費電力は、ＬＥＤ
やランプのように必要な時のみ大電流を消費する負荷を
除いて、装置の中で最も大きな割合を占めている。

従って水晶発振回路の消費電力を低減することが、装置
全体の消費電力を低減することとなり、特に小容量の電
池を電源とする装置において重要な問題になる。

そこで、消費電力が少ない水晶発振回路として、第１図
で示されるような回路が提案される。

１は発振用Ｃ−ＭＯＳインバータ、２は水晶振動子、３
は負荷容量、４は入力側容量、５は帰還抵抗、６はシエ
パー用Ｃ−ＭＯＳインバータで、発振［、−ＭＯＳイン
バータ１およびシェパー用Ｃ−ＭＯＳインバータ６の各
Ｎチャンネルトランジスタに共通にソース抵抗７を接続
している。

このソース抵抗７はＣ−ＭＯＳインバータに流れる電流
を制限し水晶発振器の低消費電力化を計る。

ところで、ＬＥＤのように大電流を必要とする表示デバ
イスを用いた場合、ＬＥＤ点灯時に電池電圧が下がるた
め低い動作電圧が要求される。

しかし、第１図の回路では実際にＣ−ＭＯＳインバータ
にかかる電圧Ｖｏは、ソース抵抗７のため、電源電圧（
Ｖｏｏ Ｖｓｓ）よりソース抵抗７での電圧降下分■
８だけ少ない値■。

＝ （ＶＤＤ Ｖｓｓ）−■８となり、発振器の最低
動作電圧はソース抵抗７を挿入しない場合より■、だけ
上昇する。

従って、最低動作電圧を下げるためには、ソース抵抗７
を挿入しない場合の最低動作電圧をＶ、だけ下げなけれ
ばならず、Ｃ−ＭＯＳインバータのゲインを大きくする
必要がある。

すなわちこの場合、Ｃ−ＭＯＳインバータを構ｔｔする
Ｐ、Ｎ両トランジスタのサイズを大きくしなければなら
ないという欠点がある。

本考案はソース抵抗と並列にスイッチ回路を挿入し、Ｌ
ＥＤ消灯時にはスイッチを開き、ソース抵抗により電流
を制限するとともに、ＬＥＤの点灯時にはスイッチを閉
じ、ソース抵抗を短絡して電源電圧が直接（：、−ＭＯ
Ｓインバータに印加されるようにし、水晶発振器の最低
動作電圧を下げるものである。

従って、本考案では、水晶発振器の最低動作電圧はソー
ス抵抗の大小に関係なくインバータ自身の発振器として
の最低動作電圧と一致し、また、ソース抵抗を大きくし
て消費電力も低減できる。

以下第２図および第３図の実施例に従って本考案を詳細
に説明する。

第２図において、回路は発振部Ａと計時、デコード、表
示および表示制御部Ｂとからなる。

発振部Ａはソース抵抗７とソース抵抗７に並列接続した
スイッチ用ＭＯＳトランジスタとによって電源ラインに
接続された発振用Ｃ−ＭＯＳインバータ１と、シエパー
用Ｃ−ＭＯＳインバータ６を有し、発振用Ｃ−ＭＯＳイ
ンバータ１の入出力間には水晶振動子２、負荷容量３お
よび入力側容量４からなる帰還路が設けられており、又
動作点を発振用Ｃ−ＭＯＳインバータ１のスイッチング
レベルの中心に置くように帰還抵抗５が帰還路に並列に
接続されている。

Ｂ部は普通の電子時計と同構成であり、表示制御部（Ｌ
ＥＤ点灯制御）用スイッチ９、表示制御部１０および計
時・デコードと表示部１１からなる。

計時・デコード・表示部１１は通常の計時・デコード・
表示を行う。

表示制御部１０は前述の外部に設けられたスイッチ９の
操作により表示制御信号が作り出される。

表示制御部１０からＭｏ３）ランジスタ８へはＬＥＤ点
灯時にはＶＤＤＯ消灯時には■おが供給されるものとす
る。

今、ＬＥＤが消灯していると、ＭＯＳトランジスタ８の
ゲートにはＶｓｓが供給されオフ状態にあり、両Ｃ−Ｍ
ＯＳインバータ１，６はソース抵抗７を通して電源に接
続され、発振部Ａの消費電流はソース抵抗７により制限
され、消費電力は次段のシエパー用Ｃ−ＭＯＳインバー
タとのマツチングが取れる範囲内でソース抵抗７を大き
くすることで低減される。

次に、表示制御用スイッチ９の操作によりＬＥＤが点灯
したものとする。

ＭＯＳトランジスタ８のゲートにはＶＤＤが供給されオ
ン状態となり、ソース抵抗７は短絡され、両（、−ＭＯ
Ｓインバータ１，６には直接電源電圧が供給される。

従って発振器の最低動作電圧は下がり、動作電圧範囲の
広い水晶発振器となる。

また第１図の回路では発振器としての最低動作電圧を下
げるため、大きなサイズのトランジスタが必要であった
が、本回路では発振器としての最低動作電圧が、発振器
の最低動作電圧となり小さなもので可能にできる。

第３図は他の実施例を示すものである。

水晶発振器の低消費力化は発振用Ｃ−ＭＯＳインバータ
１のみにソース抵抗を接続することでも遠戚できる。

また、第３図に明らかなように、発振用Ｃ−ＭＯＳイン
バータ１を構成するＰ、Ｎ両チャンネルＭＯＳトランジ
スタにソース抵抗７，７′を接続しても可能である。

なお、８′はソース抵抗７′に並列接続したスイッチ用
ＭＯＳトランジスタ、１２は表示制御部１０とこのスイ
ッチ用ＭＯ３）ランジスタ８′のゲート間に接続された
インバータである。

今、ＬＥＤが消灯しているものとすると、表示制御部１
０からＭＯＳトランジスタ８のゲートにＶ Ｂ Ｂが供
給されオフ、ＭＯＳトランジスタ８′はインバータ１２
によりゲートにＶＤＤが与えられるのでオフ状態となり
、発振用Ｃ−ＭＯＳインバータ１はソース抵抗７，７′
を通して電源に接続され消費電流を制限する。

次に、スイッチ９の操作によりＬＥＤが点灯し、表示制
御部１０よりｖＤＤが供給されると、ＭＯＳトランジス
タ８のゲートにはＶＤＤ９Ｍωトランジスタ８′のゲー
トにはＶ Ｂ Ｂが与えられ両方共オン状態となり、発
振用Ｃ−ＭＯＳインバータ１は直接電源に接続される。

こうして、ＬＥＤ点灯により電源電圧が下がっても、抵
抗７，７′の影響なしに発振器としての最低動作電圧ま
で動作し得るようにする。

以上実施例ではＬＥＤ点灯に応用した例を説明したが、
液晶表示式では液晶表示セルを照明するランプも大電流
を要し、本考案を実施すれば前述と同様の効果を奏し有
用である。

このように本考案は、大電流を要する負荷のスイッチ操
作に応答して発振用Ｃ−ＭＯＳインバータ接続した電流
制限用抵抗の短絡制御を行うものであり、低消費電力が
期待できるとともに大電流を要する負荷による電源電圧
の変動も何ら支障のないようにでき、ＬＥＤ表示式電子
時計、ランプ付液晶表示式電子時計に用いて最適なもの
を提供する。

【図面の簡単な説明】

第１図は従来例を示す要部回路図、第２図は本考案の一
実施例を示す回路図、第３図は本考案の他の実施例を示
す回路図である。 １・・・・・・発振用（、−ＭＯＳインバータ、２・・
・・・・水晶振動子、６・・・・・・シエパー用Ｃ−Ｍ
ＯＳインバータ、７，７′・・・・・・ソース抵Ｌ
８ ｔ ８ ’ ””スイッチ用ＭＯＳトランジスタ
、９・・・・・・外部スイッチ、１０・・・・・・表示
制御部、１２・・・・・・インバータ。

Claims (1)

1. 【実用新案登録請求の範囲】 ２つの電源供給端子、該２つの電源供給端子間に接続さ
   れたＣ−ＭＯＳインバータ、該Ｃ−ＭＯＳインバータの
   入力端子と出力端子間に接続された水晶振動子、及び前
   記（、−ＭＯＳインバータのソースと前記電源供給端子
   間に接続された少なくとも１つの電流制限用のソース抵
   抗とを有するものであって、 閉成されたとき前記ソース抵抗をショートするため、該
   ソース抵抗に並列に接続されたスイッチング手段と、 表示装置を点灯したとき前記スイッチング手段を閉成せ
   しめる制御手段とを備えてなることを特徴とする電子時
   計。