JPS5873207A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5873207A JPS5873207A JP17223881A JP17223881A JPS5873207A JP S5873207 A JPS5873207 A JP S5873207A JP 17223881 A JP17223881 A JP 17223881A JP 17223881 A JP17223881 A JP 17223881A JP S5873207 A JPS5873207 A JP S5873207A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- current flowing
- field effect
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 34
- 230000005669 field effect Effects 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 2
- 241000345998 Calamus manan Species 0.000 claims 1
- 235000012950 rattan cane Nutrition 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract description 10
- 238000013459 approach Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型電界効果トランジスタを使用した発振回
路に関するものである。
路に関するものである。
従来、相補型電界効果トランジスタを使用した発振回路
は、第1図の回路図に示すような回路構成になっている
。この発振回路は、相補型構成であるので低電流の特性
を示しているが、その発振レベルが大きな場合には人、
出力共に電源電圧近くまで振幅が振れるため、発振を維
持する以上の電力が発振回路で消費されることになる。
は、第1図の回路図に示すような回路構成になっている
。この発振回路は、相補型構成であるので低電流の特性
を示しているが、その発振レベルが大きな場合には人、
出力共に電源電圧近くまで振幅が振れるため、発振を維
持する以上の電力が発振回路で消費されることになる。
一方、最近は電子回路の低消費電力化の要求が厳しく、
半導体集積回路装置においても、特に消費電力の比率の
大きい発振回路の低消費電力化への改善が要求されてい
る。
半導体集積回路装置においても、特に消費電力の比率の
大きい発振回路の低消費電力化への改善が要求されてい
る。
本発明の目的は、このような低消費電力化の要求を満し
た発振回路を提供することにある。
た発振回路を提供することにある。
本発明の発振回路祉、第1の相補型電界効果トランジス
タ対の入力端と出方端との間を、R11抵抗と1800
移相回路との並列回路で接続し、前記第1の電界効果ト
ランジスタ対の出方端と出方回路となるjllzの相補
型電界効果トランジスタ対の入力端とを接続して構成さ
れる発振回路において、前記第1の電界効果トランジス
タ対の各ソーストこれらトランジスタへの電源供給端部
との間に挿入されて前記第2の電界効果トランジスタ対
の各トランジスタに流れる電流により制御されるIII
の電流制御手段と、前記第2の電界効果トランジスタ対
の各ソースとこれらトランジスタへの電源供給端部との
間に挿入されて前記第1の電界効果トランジスタ対のト
ランジスタに流れる電流にょ多制御される第2の電流制
御手段とを備えることを特徴とするものである。
タ対の入力端と出方端との間を、R11抵抗と1800
移相回路との並列回路で接続し、前記第1の電界効果ト
ランジスタ対の出方端と出方回路となるjllzの相補
型電界効果トランジスタ対の入力端とを接続して構成さ
れる発振回路において、前記第1の電界効果トランジス
タ対の各ソーストこれらトランジスタへの電源供給端部
との間に挿入されて前記第2の電界効果トランジスタ対
の各トランジスタに流れる電流により制御されるIII
の電流制御手段と、前記第2の電界効果トランジスタ対
の各ソースとこれらトランジスタへの電源供給端部との
間に挿入されて前記第1の電界効果トランジスタ対のト
ランジスタに流れる電流にょ多制御される第2の電流制
御手段とを備えることを特徴とするものである。
本発明によれば、発振回路に用いられるトランジスタの
片方のチャンネルを流れる電流によって次段である波形
整形回路の同一チャンネル型のトランジスタを流れる電
流を制御すると共に、その波形整形回路を流れる電流に
よって前記発振囲路の同一チャンネル型のトランジスタ
を流れる電流を制御することにょシ、発振状IIにおい
て発振回路と波形整形回路の同一チャンネルを流れる電
流の変化が逆になるので、発振回路の出方波形の大きさ
に従って発振回路の出方電流を制御することができ低消
費電力の囲路が得られる。
片方のチャンネルを流れる電流によって次段である波形
整形回路の同一チャンネル型のトランジスタを流れる電
流を制御すると共に、その波形整形回路を流れる電流に
よって前記発振囲路の同一チャンネル型のトランジスタ
を流れる電流を制御することにょシ、発振状IIにおい
て発振回路と波形整形回路の同一チャンネルを流れる電
流の変化が逆になるので、発振回路の出方波形の大きさ
に従って発振回路の出方電流を制御することができ低消
費電力の囲路が得られる。
以下図面によシ本発明の詳細な説明する。
第1図は従来の発振回路の回路図である。入力端子1に
P型電界効果トランジスタ(以下、P−MOBという)
3のゲートおよびN型電界効果トランジスタ(以下N−
MO8という)4のゲートを接続すると共に、水晶振動
子などigo’位相回路5の出力端を接続する。また、
出方端子2はこれG:、P−MOB3の)’しく ン、
!:N−MO84(D)”レインと、180@位相回路
50入カ端と、波形整形回路60入力端(電界効果トラ
ンジスタのゲート)とに接続され、P−MOB3のソー
ス、N−MOB4のソース祉それぞれ正電源(+VI)
D)、負電源(Vsg) に接続される。なお、抵抗
19は入出力端子1,2閏の帰還抵抗となっている。こ
の回路は前述のとおシ、大振幅動作時の電力消費を低く
抑えることが難しかり九。
P型電界効果トランジスタ(以下、P−MOBという)
3のゲートおよびN型電界効果トランジスタ(以下N−
MO8という)4のゲートを接続すると共に、水晶振動
子などigo’位相回路5の出力端を接続する。また、
出方端子2はこれG:、P−MOB3の)’しく ン、
!:N−MO84(D)”レインと、180@位相回路
50入カ端と、波形整形回路60入力端(電界効果トラ
ンジスタのゲート)とに接続され、P−MOB3のソー
ス、N−MOB4のソース祉それぞれ正電源(+VI)
D)、負電源(Vsg) に接続される。なお、抵抗
19は入出力端子1,2閏の帰還抵抗となっている。こ
の回路は前述のとおシ、大振幅動作時の電力消費を低く
抑えることが難しかり九。
第2図は本発明の実tisno回路図である。この実施
例は・入力端子1に接続されたP−MOB3の代シにP
−MOB 11 、 P−MOB 9 、 P−MOB
7のソース、ドレインを接続してつみ重ね・N −M
OB4の代)にN −MOB 13 、 N−MOB
15 、 N−MOSi7のソース、ドレインを接続し
てつみ重ねた構成とし、波形整形回路6のP −M 0
8の代シにP−MOB 12.P−MOB10.P−M
O8g のソース1 ドレインを接続してつみ重ね、そ
の波形整形回路6ON−MO80代カにN−MOB 1
4 、 N −MOSi2、N−MOB18のソース、
ドレインを接続してつみ重ねた構成としている。&お、
P−MOB7゜8のゲート祉P−MO8mのソースに、
P−MOB9゜10のゲートはP−MOSi2のソース
に接続し、N−MOSi7,18のゲートはN−M08
15Oソースに、N−MOB15,160ゲート紘N−
MO814のソースにそれぞれ接続している@ この回路の動作は以下のとお夛である・発振の一状態と
して、P−MOB11が導通状態となシ、P−MOB7
、P−MOB9に電流が流れた場合、出力端子2の電位
がハイレベルに近づくためにP−MOSi2が非導通状
態に近づき、P−MO88、P−MO8IOに流れる電
流が小さくなる。P−MOB7とP−MO88およびP
−MOB10とP−MOB 9 はカレントミラー構
成で正帰還がかかるようになっているので、P−MOB
7およびP −MO8g を流れる電流は増大するが、
P−MOB11およびP−MO812ti発振状態では
位相が180゜異なっているのでP−MOB7およびP
−MO88に流れる電流は同時に最大電流として流れる
ことができない。つまシ、P−MOB7よシ出ロ端子2
に電流が流れ、この出力端子2の電位が、ハイレベル側
に近づくと、P−MOSi2が非導通状態に近づき、P
−MO8gを流れる電流が減少し、このためP−MOB
7に流れる電流も増大することができなくな如、出力端
子2の電位がハイレベルに近づくとP−MOB7を流れ
る電流は減少し始める。すなわち、P−MOB9.P−
MOB10とはP−MO812を流れる電流によりて制
御される第1の電流制御手段となシ、P−MOS7.P
−MO8gとはP−MOall を流れる電流によっ
て制御される第2の電流制御手段となる。これら電流制
御手段は、P−MO8構造7における電源供給端部、す
なわち同じトランジスタの基板との間に挿入される構造
になる0以上、P−MOS側の動作を説明したが、N−
MOS側の動作も同様となる。
例は・入力端子1に接続されたP−MOB3の代シにP
−MOB 11 、 P−MOB 9 、 P−MOB
7のソース、ドレインを接続してつみ重ね・N −M
OB4の代)にN −MOB 13 、 N−MOB
15 、 N−MOSi7のソース、ドレインを接続し
てつみ重ねた構成とし、波形整形回路6のP −M 0
8の代シにP−MOB 12.P−MOB10.P−M
O8g のソース1 ドレインを接続してつみ重ね、そ
の波形整形回路6ON−MO80代カにN−MOB 1
4 、 N −MOSi2、N−MOB18のソース、
ドレインを接続してつみ重ねた構成としている。&お、
P−MOB7゜8のゲート祉P−MO8mのソースに、
P−MOB9゜10のゲートはP−MOSi2のソース
に接続し、N−MOSi7,18のゲートはN−M08
15Oソースに、N−MOB15,160ゲート紘N−
MO814のソースにそれぞれ接続している@ この回路の動作は以下のとお夛である・発振の一状態と
して、P−MOB11が導通状態となシ、P−MOB7
、P−MOB9に電流が流れた場合、出力端子2の電位
がハイレベルに近づくためにP−MOSi2が非導通状
態に近づき、P−MO88、P−MO8IOに流れる電
流が小さくなる。P−MOB7とP−MO88およびP
−MOB10とP−MOB 9 はカレントミラー構
成で正帰還がかかるようになっているので、P−MOB
7およびP −MO8g を流れる電流は増大するが、
P−MOB11およびP−MO812ti発振状態では
位相が180゜異なっているのでP−MOB7およびP
−MO88に流れる電流は同時に最大電流として流れる
ことができない。つまシ、P−MOB7よシ出ロ端子2
に電流が流れ、この出力端子2の電位が、ハイレベル側
に近づくと、P−MOSi2が非導通状態に近づき、P
−MO8gを流れる電流が減少し、このためP−MOB
7に流れる電流も増大することができなくな如、出力端
子2の電位がハイレベルに近づくとP−MOB7を流れ
る電流は減少し始める。すなわち、P−MOB9.P−
MOB10とはP−MO812を流れる電流によりて制
御される第1の電流制御手段となシ、P−MOS7.P
−MO8gとはP−MOall を流れる電流によっ
て制御される第2の電流制御手段となる。これら電流制
御手段は、P−MO8構造7における電源供給端部、す
なわち同じトランジスタの基板との間に挿入される構造
になる0以上、P−MOS側の動作を説明したが、N−
MOS側の動作も同様となる。
つまシ、N−MOSi2に電流が流れ、出力端子2の電
位がロウレベルに近づくとN−MO8141N非導通状
態に近づき、N−MO81gおよびN −MOSi2を
流れる電流は減少する。このためN −MOS17を流
れる電流も出力端子の電位がロウレベルに近づくと減少
し始める。このため出力端子の発振状態の電位の振幅を
小さく設計できるととにな、6、iso”位相回路5で
消費される電力ならびにP−MOS7.およびP−MO
S8を流れる最大電流を小さくおさえ、余分な電#lt
減少させることができる。
位がロウレベルに近づくとN−MO8141N非導通状
態に近づき、N−MO81gおよびN −MOSi2を
流れる電流は減少する。このためN −MOS17を流
れる電流も出力端子の電位がロウレベルに近づくと減少
し始める。このため出力端子の発振状態の電位の振幅を
小さく設計できるととにな、6、iso”位相回路5で
消費される電力ならびにP−MOS7.およびP−MO
S8を流れる最大電流を小さくおさえ、余分な電#lt
減少させることができる。
また、第3図の本発明の他の実施例の回路図に示すよう
に、P−MOS7およびP−MO8gのソースに抵抗2
0を介して正電源VDDと接続すると共に、N−MOS
i2およびN−MOSi2 のソースに抵抗21を介
して負電源Vmaと接続することによ如、抵抗20およ
び抵抗21を流れる電流でP−MOS7.P−MOS8
を流れる電流、およびN −MOSi2.N−MOSi
2 を流れる電流に電流帰還をかけ、電源変動による発
振電流の変化を制御することがてきる。
に、P−MOS7およびP−MO8gのソースに抵抗2
0を介して正電源VDDと接続すると共に、N−MOS
i2およびN−MOSi2 のソースに抵抗21を介
して負電源Vmaと接続することによ如、抵抗20およ
び抵抗21を流れる電流でP−MOS7.P−MOS8
を流れる電流、およびN −MOSi2.N−MOSi
2 を流れる電流に電流帰還をかけ、電源変動による発
振電流の変化を制御することがてきる。
以上で説明したように、本発明によれば回路の発振動作
中に流れる電流が増大すると波形整形回路を流れる電流
を増大させ、また波形整形回路を流れる電流が増大する
と発振回路を流れる電流を増大させる正帰還の電流手段
をP−MOB@およびN−MOS側にそれぞれ備えるこ
とによシ、発振電流および出力端子に発生する出力電圧
をある設定値以下に抑えることができ、発振回路で消費
される電流を低減させることができ、発振回路の余分の
電流を減少させることができる。
中に流れる電流が増大すると波形整形回路を流れる電流
を増大させ、また波形整形回路を流れる電流が増大する
と発振回路を流れる電流を増大させる正帰還の電流手段
をP−MOB@およびN−MOS側にそれぞれ備えるこ
とによシ、発振電流および出力端子に発生する出力電圧
をある設定値以下に抑えることができ、発振回路で消費
される電流を低減させることができ、発振回路の余分の
電流を減少させることができる。
第1図は従来の発振囲路部の回路図、第2図、第3図は
本発明の第1およびj12の実施例OM路略図ある。 図において、l・・・・・・入力端子、2・・・・・・
出力端子、5・・・・・・1800位相回路、3,7.
8.9.10.11.12・・・・・・P型電界効果ト
ランジスタ、4,13,14,15゜16.17.18
・・・・・・Nll電界効果トランジスタ、6・・・・
・・波形整形回路、19・・・・・・帰還抵抗、20.
21・・・・・・抵抗である。 篤 l 口 め Z 図
本発明の第1およびj12の実施例OM路略図ある。 図において、l・・・・・・入力端子、2・・・・・・
出力端子、5・・・・・・1800位相回路、3,7.
8.9.10.11.12・・・・・・P型電界効果ト
ランジスタ、4,13,14,15゜16.17.18
・・・・・・Nll電界効果トランジスタ、6・・・・
・・波形整形回路、19・・・・・・帰還抵抗、20.
21・・・・・・抵抗である。 篤 l 口 め Z 図
Claims (1)
- 第1の相補型電界効果トランジスタ対の入力端と出力端
との間を、帰還抵抗と180”移相回路との並列−路で
接続し、前記第1の電界効果トランジスタ対の出力端と
出力絡路となる第2の相補型電界効果トランジスタ対の
入力端とを接続して構成される発振回路において、前記
第1の電界効果トランジスタ対の各ソースとこれらトラ
ンジスタへの電源供給端部との間に挿入されて前記11
2の電界効果トランジスタ対O各トランジスタに流れる
電流によ〉制御される第1の電流制御手段と、前記第2
の電界効果トランジスタ対の各ソースとこれらトランジ
スタへの電源供給端部との閏に挿入されて前記第1の電
界効果トランジスタ対Oトランジスタに流れる電流によ
)制御される籐2の電流制御手段とを備えることを特徴
とする発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17223881A JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17223881A JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5873207A true JPS5873207A (ja) | 1983-05-02 |
Family
ID=15938173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17223881A Pending JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5873207A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312911U (ja) * | 1986-07-10 | 1988-01-28 | ||
JPH01170203A (ja) * | 1987-11-27 | 1989-07-05 | American Teleph & Telegr Co <Att> | 電子発振器 |
-
1981
- 1981-10-28 JP JP17223881A patent/JPS5873207A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312911U (ja) * | 1986-07-10 | 1988-01-28 | ||
JPH01170203A (ja) * | 1987-11-27 | 1989-07-05 | American Teleph & Telegr Co <Att> | 電子発振器 |
JPH0648765B2 (ja) * | 1987-11-27 | 1994-06-22 | アメリカン テレフォン アンド テレグラフ カムパニー | 電子発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2616142B2 (ja) | 出力回路 | |
US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
US7830203B2 (en) | System-on-a-chip and power gating circuit thereof | |
JP2666759B2 (ja) | 半導体集積回路の入力バッファ回路 | |
JPH04229313A (ja) | バッファ回路 | |
TWI262649B (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
JPH0865149A (ja) | 準静的無損失ゲート | |
JPH0249519B2 (ja) | ||
JPS5873207A (ja) | 発振回路 | |
US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
JPH09246472A (ja) | 中間電位発生回路 | |
JP3565067B2 (ja) | Cmosロジック用電源回路 | |
JPH0278090A (ja) | メモリ装置の供給電圧安定化回路 | |
JP3550954B2 (ja) | 高ヒステリシス幅入力回路 | |
JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
JP3227711B2 (ja) | 基準電圧発生回路 | |
JPH05206860A (ja) | 電流加算型ディジタル/アナログ変換回路 | |
JP4346223B2 (ja) | 差動増幅回路 | |
KR100457343B1 (ko) | 저소비 전류의 더블 버퍼 회로 | |
JP2964775B2 (ja) | 参照電圧発生回路 | |
JP3767697B2 (ja) | 半導体集積回路装置 | |
JPH0424813A (ja) | 定電圧回路 | |
JPH07254826A (ja) | 電圧変換回路 | |
JP4134160B2 (ja) | 半導体集積回路装置 | |
KR20030003386A (ko) | 로직 레벨 시프팅 회로 |