JPH05206860A - 電流加算型ディジタル／アナログ変換回路 - Google Patents
電流加算型ディジタル／アナログ変換回路Info
- Publication number
- JPH05206860A JPH05206860A JP1067292A JP1067292A JPH05206860A JP H05206860 A JPH05206860 A JP H05206860A JP 1067292 A JP1067292 A JP 1067292A JP 1067292 A JP1067292 A JP 1067292A JP H05206860 A JPH05206860 A JP H05206860A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- channel transistor
- terminal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 スタンバイ時における低消費電力化を図った
電流加算型ディジタル／アナログ変換回路の提供を目的
とする。 【構成】 電流加算型ディジタル／アナログ変換回路の
スタンバイ時に、基準電流用Ｐチャネルトランジスタ１
と定電流発生用Ｐチャネルトランジスタ２の各ゲートを
制御する出力電流制御用Ｐチャネルトランジスタ４およ
び基準電流入力部に電流を遮断させる基準電流制御用Ｐ
チャネルトランジスタ３を備えた構成を有する。
電流加算型ディジタル／アナログ変換回路の提供を目的
とする。 【構成】 電流加算型ディジタル／アナログ変換回路の
スタンバイ時に、基準電流用Ｐチャネルトランジスタ１
と定電流発生用Ｐチャネルトランジスタ２の各ゲートを
制御する出力電流制御用Ｐチャネルトランジスタ４およ
び基準電流入力部に電流を遮断させる基準電流制御用Ｐ
チャネルトランジスタ３を備えた構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は、低消費電力化を図るこ
とができる電流加算型ディジタル／アナログ変換回路に
関する。
とができる電流加算型ディジタル／アナログ変換回路に
関する。
【０００２】
【従来の技術】近年、民生機器分野では、小型化および
高機能化に加えて、電池で動作させる低消費電力機器も
増加してきたために、動作時および停止時の電流をより
少ないものにする必要性がたかまっている。
高機能化に加えて、電池で動作させる低消費電力機器も
増加してきたために、動作時および停止時の電流をより
少ないものにする必要性がたかまっている。
【０００３】以下、従来の電流加算型ディジタル／アナ
ログ変換回路について説明する。図２は、従来の電流加
算型ディジタル／アナログ変換回路のアナログ電流出力
回路であり、１は基準電流用Ｐチャネルトランジスタ、
２は定電流発生用Ｐチャネルトランジスタ、７は定電
流、８は第１の電流スイッチＰチャネルトランジスタ、
９は第２の電流スイッチＰチャネルトランジスタ、Ａは
基準電流入力端子、Ｂは、アナログ出力端子、Ｄは基準
電流、Ｅは定電流、Ｆはアナログ電流出力制御信号、Ｇ
はリファレンス入力電圧、Ｈは電流セルである。
ログ変換回路について説明する。図２は、従来の電流加
算型ディジタル／アナログ変換回路のアナログ電流出力
回路であり、１は基準電流用Ｐチャネルトランジスタ、
２は定電流発生用Ｐチャネルトランジスタ、７は定電
流、８は第１の電流スイッチＰチャネルトランジスタ、
９は第２の電流スイッチＰチャネルトランジスタ、Ａは
基準電流入力端子、Ｂは、アナログ出力端子、Ｄは基準
電流、Ｅは定電流、Ｆはアナログ電流出力制御信号、Ｇ
はリファレンス入力電圧、Ｈは電流セルである。
【０００４】以上のような構成要素の電流加算型ディジ
タル／アナログ変換回路について以下その各構成要素の
関係と動作を説明する。まず、基準電流入力端子Ａに定
電流源７を接続し基準電流用Ｐチャネルトランジスタ１
に、基準電流Ｄを流すとカレントミラー回路であるの
で、基準電流用Ｐチャネルトランジスタ１と、定電流発
生用Ｐチャネルトランジスタ２のトランジスタサイズの
比によって決まる定電流Ｅが、定電流発生用Ｐチャネル
トランジスタ２に流れる。同様に、定電流発生用Ｐチャ
ネルトランジスタ２の制御端子と同じノードに、制御端
子を接続する同じサイズのトランジスタであれば、出力
電流Ｅと同じ出力電流が得られる。サイズの等しいトラ
ンジスタの制御端子を、定電流発生用Ｐチャネルトラン
ジスタ２の制御端子と同じノードに、制御端子を接続し
たトランジスタを、ディジタル入力に対応した数を並列
に接続する。第１の電流スイッチＰチャネルトランジス
タ８の制御端子に“Ｈ”レベルを入力すると第１の電流
スイッチＰチャネルトランジスタ８は遮断され、定電流
Ｅは第２の電流スイッチＰチャネルトランジスタ９を流
れ、アナログ出力端子Ｂに出力される。第１の定電流ス
イッチＰチャネルトランジスタ８の制御端子に“Ｌ”レ
ベルを入力すると第１の電流スイッチＰチャネルトラン
ジスタ８は導通し、定電流Ｅは第１の電流スイッチＰチ
ャネルトランジスタ８を通り接地へ流れる。ディジタル
入力に対応した数の電流セルＨから定電流をアナログ出
力端子Ｂに流しディジタル入力に対応したアナログ電流
出力を得ることができる。
タル／アナログ変換回路について以下その各構成要素の
関係と動作を説明する。まず、基準電流入力端子Ａに定
電流源７を接続し基準電流用Ｐチャネルトランジスタ１
に、基準電流Ｄを流すとカレントミラー回路であるの
で、基準電流用Ｐチャネルトランジスタ１と、定電流発
生用Ｐチャネルトランジスタ２のトランジスタサイズの
比によって決まる定電流Ｅが、定電流発生用Ｐチャネル
トランジスタ２に流れる。同様に、定電流発生用Ｐチャ
ネルトランジスタ２の制御端子と同じノードに、制御端
子を接続する同じサイズのトランジスタであれば、出力
電流Ｅと同じ出力電流が得られる。サイズの等しいトラ
ンジスタの制御端子を、定電流発生用Ｐチャネルトラン
ジスタ２の制御端子と同じノードに、制御端子を接続し
たトランジスタを、ディジタル入力に対応した数を並列
に接続する。第１の電流スイッチＰチャネルトランジス
タ８の制御端子に“Ｈ”レベルを入力すると第１の電流
スイッチＰチャネルトランジスタ８は遮断され、定電流
Ｅは第２の電流スイッチＰチャネルトランジスタ９を流
れ、アナログ出力端子Ｂに出力される。第１の定電流ス
イッチＰチャネルトランジスタ８の制御端子に“Ｌ”レ
ベルを入力すると第１の電流スイッチＰチャネルトラン
ジスタ８は導通し、定電流Ｅは第１の電流スイッチＰチ
ャネルトランジスタ８を通り接地へ流れる。ディジタル
入力に対応した数の電流セルＨから定電流をアナログ出
力端子Ｂに流しディジタル入力に対応したアナログ電流
出力を得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では基準電流用Ｐチャネルトランジスタ１と、
定電流発生用Ｐチャネルトランジスタ２が、常時導通し
ているためにスタンバイ時においても電流が流れ、高消
費電力となるという問題点を有していた。
来の構成では基準電流用Ｐチャネルトランジスタ１と、
定電流発生用Ｐチャネルトランジスタ２が、常時導通し
ているためにスタンバイ時においても電流が流れ、高消
費電力となるという問題点を有していた。
【０００６】本発明は、上記従来の問題点を解決するも
ので、低消費電力化の電流加算型ディジタル／アナログ
変換回路を提供することを目的とする。
ので、低消費電力化の電流加算型ディジタル／アナログ
変換回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の電流加算型ディジタル／アナログ変換回路
は、第１の端子を電源に、第２の端子を制御端子に接続
し、基準電流を流す第１のトランジスタと、第１のトラ
ンジスタの制御端子と電源の間に接続される第２のトラ
ンジスタと、第１のトランジスタの第２の端子と定電流
源間に接続された第３のトランジスタとを備え、第２の
トランジスタの制御端子に制御信号が印加され、第３の
トランジスタの制御端子に制御信号の反転信号が印加さ
れ、第１のトランジスタの制御端子をアナログ出力電流
を発生させる、電流セルのバイアス用端子に接続した構
成を有する。
に本発明の電流加算型ディジタル／アナログ変換回路
は、第１の端子を電源に、第２の端子を制御端子に接続
し、基準電流を流す第１のトランジスタと、第１のトラ
ンジスタの制御端子と電源の間に接続される第２のトラ
ンジスタと、第１のトランジスタの第２の端子と定電流
源間に接続された第３のトランジスタとを備え、第２の
トランジスタの制御端子に制御信号が印加され、第３の
トランジスタの制御端子に制御信号の反転信号が印加さ
れ、第１のトランジスタの制御端子をアナログ出力電流
を発生させる、電流セルのバイアス用端子に接続した構
成を有する。
【０００８】
【作用】この構成によって基準電流用Ｐチャネルトラン
ジスタおよび定電流発生用Ｐチャネルトランジスタを遮
断させることができるため、スタンバイ時の低消費電力
化を図ることができる。
ジスタおよび定電流発生用Ｐチャネルトランジスタを遮
断させることができるため、スタンバイ時の低消費電力
化を図ることができる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は、本発明の一実施例における電流加
算型ディジタル／アナログ変換回路のアナログ電流出力
回路を、ＭＯＳトランジスタで設計した回路図である。
図１において、１は基準電流用Ｐチャネルトランジス
タ、２は定電流発生用Ｐチャネルトランジスタ、３は基
準電流制御用Ｐチャネルトランジスタ、４は出力電流制
御用Ｐチャネルトランジスタ、５は制御信号用インバー
タのＰチャネルトランジスタ、６は制御信号用インバー
タのＮチャネルトランジスタ、７は定電流、８は第１の
電流スイッチＰチャネルトランジスタ、９は第２の電流
スイッチＰチャネルトランジスタ、Ａは基準電流入力端
子、Ｂは、アナログ出力端子、Ｄは基準電流、Ｅは定電
流、Ｆはアナログ電流出力制御信号、Ｇはリファレンス
入力電圧、Ｈは電流セルである。
算型ディジタル／アナログ変換回路のアナログ電流出力
回路を、ＭＯＳトランジスタで設計した回路図である。
図１において、１は基準電流用Ｐチャネルトランジス
タ、２は定電流発生用Ｐチャネルトランジスタ、３は基
準電流制御用Ｐチャネルトランジスタ、４は出力電流制
御用Ｐチャネルトランジスタ、５は制御信号用インバー
タのＰチャネルトランジスタ、６は制御信号用インバー
タのＮチャネルトランジスタ、７は定電流、８は第１の
電流スイッチＰチャネルトランジスタ、９は第２の電流
スイッチＰチャネルトランジスタ、Ａは基準電流入力端
子、Ｂは、アナログ出力端子、Ｄは基準電流、Ｅは定電
流、Ｆはアナログ電流出力制御信号、Ｇはリファレンス
入力電圧、Ｈは電流セルである。
【００１１】以上のような構成要素の本実施例の電流加
算型ディジタル／アナログ変換回路について、以下その
各構成要素の関係と動作を説明する。
算型ディジタル／アナログ変換回路について、以下その
各構成要素の関係と動作を説明する。
【００１２】まず、スタンバイ時に電流制御入力端子Ｃ
に“Ｌ”レベルの信号を入力すると出力電流制御用Ｐチ
ャネルトランジスタ４が導通し、基準電流地用Ｐチャネ
ルトランジスタ１および定電流発生地用Ｐチャネルトラ
ンジスタ２のゲート入力が“Ｈ”レベルとなり、基準電
流用Ｐチャネルトランジスタ１および定電流発生用Ｐチ
ャネルトランジスタ２は遮断される。
に“Ｌ”レベルの信号を入力すると出力電流制御用Ｐチ
ャネルトランジスタ４が導通し、基準電流地用Ｐチャネ
ルトランジスタ１および定電流発生地用Ｐチャネルトラ
ンジスタ２のゲート入力が“Ｈ”レベルとなり、基準電
流用Ｐチャネルトランジスタ１および定電流発生用Ｐチ
ャネルトランジスタ２は遮断される。
【００１３】一方、スタンバイ時に電流制御入力端子Ｃ
に“Ｌ”レベルの信号を入力すると制御信号用インバー
タのＰチャネルトランジスタ５が導通し、基準電流制御
用Ｐチャネルトランジスタ３のゲート入力が“Ｈ”レベ
ルとなり、出力電流制御用Ｐチャネルトランジスタ４は
遮断される。
に“Ｌ”レベルの信号を入力すると制御信号用インバー
タのＰチャネルトランジスタ５が導通し、基準電流制御
用Ｐチャネルトランジスタ３のゲート入力が“Ｈ”レベ
ルとなり、出力電流制御用Ｐチャネルトランジスタ４は
遮断される。
【００１４】次に、動作時には電流制御入力端子Ｃに
“Ｈ”レベルの信号を入力すると出力電流制御用Ｐチャ
ネルトランジスタ４が遮断される。
“Ｈ”レベルの信号を入力すると出力電流制御用Ｐチャ
ネルトランジスタ４が遮断される。
【００１５】一方、動作時に電流制御入力端子Ｃに
“Ｈ”レベルの信号を入力すると制御信号用インバータ
のＮチャネルトランジスタ６が導通し、基準電流制御用
Ｐチャネルトランジスタ３のゲート入力が“Ｌ”レベル
となりそのトランジスタは導通する。
“Ｈ”レベルの信号を入力すると制御信号用インバータ
のＮチャネルトランジスタ６が導通し、基準電流制御用
Ｐチャネルトランジスタ３のゲート入力が“Ｌ”レベル
となりそのトランジスタは導通する。
【００１６】以上のように、本実施例によれば出力出力
電流制御用Ｐチャネルトランジスタ４を設け、基準電流
用Ｐチャネルトランジスタ１、定電流発生用Ｐチャネル
トランジスタ２を遮断させ、また基準電流制御用Ｐチャ
ネルトランジスタ３を設け、出力電流制御用Ｐチャネル
トランジスタ４を通り、定電流源へ流れる電流を阻止す
ることによってスタンバイ時に低消費電力を図ることが
できる。
電流制御用Ｐチャネルトランジスタ４を設け、基準電流
用Ｐチャネルトランジスタ１、定電流発生用Ｐチャネル
トランジスタ２を遮断させ、また基準電流制御用Ｐチャ
ネルトランジスタ３を設け、出力電流制御用Ｐチャネル
トランジスタ４を通り、定電流源へ流れる電流を阻止す
ることによってスタンバイ時に低消費電力を図ることが
できる。
【００１７】
【発明の効果】以上の実施例から明らかなように本発明
によると、基準電流用トランジスタおよび定電流用トラ
ンジスタを制御するトランジスタを設け、基準電流用ト
ランジスタおよび定電流用トランジスタに流れる出力電
流を選択的に阻止するので、スタンバイ時に低消費電力
化を図ることができる電流加算型ディジタル／アナログ
変換回路の回路図を提供できる。
によると、基準電流用トランジスタおよび定電流用トラ
ンジスタを制御するトランジスタを設け、基準電流用ト
ランジスタおよび定電流用トランジスタに流れる出力電
流を選択的に阻止するので、スタンバイ時に低消費電力
化を図ることができる電流加算型ディジタル／アナログ
変換回路の回路図を提供できる。
【図１】本発明の一実施例における電流加算型ディジタ
ル／アナログ変換回路の回路図
ル／アナログ変換回路の回路図
【図２】従来の電流加算型ディジタル／アナログ変換回
路の回路図
路の回路図
１ 基準電流用Ｐチャネルトランジスタ（第１のトラ
ンジスタ） ３ 基準電流制御地用Ｐチャネルトランジスタ（第３
のトランジスタ） ４ 出力電流制御用Ｐチャネルトランジスタ（第２の
トランジスタ）
ンジスタ） ３ 基準電流制御地用Ｐチャネルトランジスタ（第３
のトランジスタ） ４ 出力電流制御用Ｐチャネルトランジスタ（第２の
トランジスタ）
Claims (1)
- 【請求項１】 第１の端子を電源に、第２の端子を制御
端子に接続し、基準電流を流す第１のトランジスタと、
前記第１のトランジスタの前記制御端子と電源の間に接
続される第２のトランジスタと、前記第１のトランジス
タの第２の端子と定電流源間に接続された第３のトラン
ジスタとを備え、前記第２のトランジスタの制御端子に
制御信号が印加され、前記第３のトランジスタの制御端
子に前記制御信号の反転信号が印加され、前記第１のト
ランジスタの制御端子をアナログ出力電流を発生させ
る、電流セルのバイアス用端子に接続した電流加算型デ
ィジタル／アナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067292A JPH05206860A (ja) | 1992-01-24 | 1992-01-24 | 電流加算型ディジタル／アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067292A JPH05206860A (ja) | 1992-01-24 | 1992-01-24 | 電流加算型ディジタル／アナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206860A true JPH05206860A (ja) | 1993-08-13 |
Family
ID=11756747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1067292A Pending JPH05206860A (ja) | 1992-01-24 | 1992-01-24 | 電流加算型ディジタル／アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206860A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590516B2 (en) | 2001-05-30 | 2003-07-08 | Matsushita Electric Industrial Co., Ltd. | Current steering type D/A converter |
| JP2004206045A (ja) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| WO2008018196A1 (fr) * | 2006-08-07 | 2008-02-14 | Panasonic Corporation | Convertisseur analogique - numérique à sommation de courants |
| JP2010158012A (ja) * | 2008-12-26 | 2010-07-15 | Lg Display Co Ltd | デジタルアナログコンバーター |
| JP2011050007A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | Ｄａ変換器及び固体撮像装置 |
-
1992
- 1992-01-24 JP JP1067292A patent/JPH05206860A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590516B2 (en) | 2001-05-30 | 2003-07-08 | Matsushita Electric Industrial Co., Ltd. | Current steering type D/A converter |
| JP2004206045A (ja) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| WO2008018196A1 (fr) * | 2006-08-07 | 2008-02-14 | Panasonic Corporation | Convertisseur analogique - numérique à sommation de courants |
| US7764211B2 (en) | 2006-08-07 | 2010-07-27 | Panasonic Corporation | Current steering DAC |
| US7924199B2 (en) | 2006-08-07 | 2011-04-12 | Panasonic Corporation | Current steering DAC |
| JP4884473B2 (ja) * | 2006-08-07 | 2012-02-29 | パナソニック株式会社 | 電流加算型ｄａｃ |
| JP2010158012A (ja) * | 2008-12-26 | 2010-07-15 | Lg Display Co Ltd | デジタルアナログコンバーター |
| JP2011050007A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | Ｄａ変換器及び固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
| TWI693774B (zh) | 電源切換電路 | |
| JPH11353040A (ja) | 電源装置 | |
| US6590516B2 (en) | Current steering type D/A converter | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| KR100918343B1 (ko) | 다이오드 회로 | |
| KR19980034655A (ko) | 디지탈/아날로그 컨버터를 위한 전류 소스 셀 장치 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| US10840927B1 (en) | Low power current steering digital-to-analog converter | |
| JPS58194425A (ja) | Ｄ／ａ変換回路 | |
| US6333673B2 (en) | Electronic circuit | |
| JP2002287833A (ja) | 定電圧電源 | |
| JP2615526B2 (ja) | チューナ用ｉｃ | |
| JP3098480B2 (ja) | 電源回路 | |
| CN117713700A (zh) | 运算放大器及包络跟踪电路 | |
| KR100396831B1 (ko) | 절전형인버터회로 | |
| JPS5873207A (ja) | 発振回路 | |
| KR100329739B1 (ko) | 저전력소비를위하여파워다운모드를가지는기준전압발생회로 | |
| JPS59215124A (ja) | Ｃｍｏｓ選択回路 | |
| RU2133553C1 (ru) | Устройство для управления силовым транзисторным ключом | |
| JPH0435412A (ja) | レベル変換回路 | |
| JPH05172857A (ja) | コンパレータ回路 | |
| JPH0444498B2 (ja) | ||
| SU1270873A1 (ru) | Выходной каскад усилител с индуктивной нагрузкой |