CN117713700A - 运算放大器及包络跟踪电路 - Google Patents

Abstract

本申请涉及电子电路技术领域，具体涉及一种运算放大器及包络跟踪电路，该运算放大器包括放大级和输出级，其中，放大级包括第一输入端、第二输入端，第一输入端作为运算放大器的同相输入端，用于输入包络信号，第二输入端作为运算放大器的反相输入端；输出级，包括若干输出电路单元，若干输出电路单元的输入端分别与放大级的输出端连接，若干输出电路单元的输出端相互连接后作为运算放大器的输出端。本申请的运算放大器能够根据包络信号的幅值来动态控制输出级中输出电路单元的导通数量，以改变运算放大器的输出端的输出信号的电流大小，使得输出级电路始终工作在较高效率的状态下，达到了提高运算放大器效率和包络跟踪电路效率的目的。

Description

运算放大器及包络跟踪电路

技术领域

本申请涉及电子电路领域，具体涉及一种运算放大器及包络跟踪电路。

背景技术

功率放大器(PA)的效率是决定发射机性能的一个关键指标。包络跟踪(ET)系统是目前提高功率放大器效率最有效的方法之一。包络跟踪系统基于随时间变化的信号包络，为功率放大器提供动态变化的电源，这能让功率放大器始终工作在饱和状态，使其效率得到提高。

现有的包络跟踪系统主要有传统的基于混合电源调制的包络跟踪系统，以及改进的使用栅格搜索(TS)的包络跟踪系统和基于级联混合放大器的包络跟踪系统。

其中，基于混合电源调制的包络跟踪系统包含一个AB类运算放大器、一个高效率D类放大器和一个迟滞控制器(HC)组成。AB类放大器和D类放大器共同为功率放大器(PA)供电，包络跟踪系统效率由两个放大器的效率共同决定，整个包络跟踪系统的效率受到限制。

使用栅格搜索(TS)的包络跟踪系统使用一个栅格搜索模块替换了基于混合电源调制的包络跟踪系统中的迟滞控制器模块，使得D类放大器能够在保证效率的同时提供更多的功率。由于通常情况下，D类放大器的效率比AB类运算放大器的效率要高很多，因此这种结构能够对整个包络跟踪系统的效率进行提升。这种结构的缺点是D类放大器通路的效率受其输出信号频率限制，对于更高带宽的包络信号，更多的功率还是需要通过AB类运算放大器输出，此时系统的效率就会受到AB类运算放大器的限制，此外，栅格搜索模块是基于DSP实现的控制模块，其设计复杂度和对芯片算力的要求都较高，实现难度较大。

基于级联混合放大器的包络跟踪系统，在运算放大器的电源上增加了一个开关式放大器，使得运算放大器的电源能够随包络变化，由于这个开关式放大器输出带宽很窄，因此它不需要额外的运算放大器控制，只需要工作在PWM模式，因此该电路效率较高，进而达到了提高运算放大器效率的效果。这种系统的缺点是额外增加的开关式放大器需要增加一个片外电感，这会增大PCB的面积和设计难度，进而限制芯片的应用场景。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种运算放大器及包络跟踪电路，能够用较为简单的实现方式，提高运算放大器的效率，进而提高包络跟踪电路的效率。

为实现上述目的及其他相关目的，本申请提供一种运算放大器，包括：

放大级，包括第一输入端、第二输入端，所述第一输入端作为所述运算放大器的同相输入端，用于输入包络信号，所述第二输入端作为所述运算放大器的反相输入端；

输出级，包括若干输出电路单元，若干所述输出电路单元的输入端分别与所述放大级的输出端连接，若干所述输出电路单元的输出端相互连接后作为所述运算放大器的输出端；

所述运算放大器能够根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述运算放大器的输出端的输出信号的电流大小。

在本申请的一可选实施例中，每个所述输出电路单元的电路结构相同。

在本申请的一可选实施例中，还包括选择模块，所述选择模块与每个所述输出电路单元连接，所述选择模块用于根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述输出级的输出电流的大小。

在本申请的一可选实施例中，所述选择模块包括片选信号生成模块和译码器，所述片选信号生成模块与所述译码器连接；

所述片选信号生成模块用于根据所述包络信号的幅值变化动态生成片选信号；

所述译码器用于根据所述片选信号动态改变所述输出级中所述输出电路单元的导通数量，以改变所述运算放大器的输出端的输出信号的电流大小。

在本申请的一可选实施例中，所述译码器为n线-2ⁿ线译码器；所述输出级包括2ⁿ个所述输出电路单元，n为大于等于1的正整数。

在本申请的一可选实施例中，所述译码器集成于所述运算放大器内。

在本申请的一可选实施例中，所述片选信号生成模块包括微处理器、模数转换电路或多路比较器电路。

在本申请的一可选实施例中，所述输出电路单元包括依次串接于电源正极Vdd和电源负极Vss之间的第一P型晶体管、第二P型晶体管、第二N型晶体管及第一N型晶体管；

所述第二P型晶体管与所述第二N型晶体管的连接点作为所述输出电路单元的输出端；

所述第二P型晶体管的控制端通过反相器与所述选择模块的一路输出端连接，所述第二N型晶体管的控制端与所述选择模块的同一路输出端连接；

所述第一P型晶体管的控制端和所述第一N型晶体管的控制端中的其中一个与所述放大级的输出端连接，另一个接偏置电压。

在本申请的一可选实施例中，还包括偏置电路，所述偏置电路用于向所述放大级和所述输出级提供静态工作电流。

为实现上述目的及其他相关目的，本申请还提供一种包络跟踪电路，包括：

第一运算放大器，用于基于包络信号输出随所述包络信号动态变化的第一输出信号；

电容，所述电容的第一端与所述第一运算放大器的输出端连接，第二端与所述包络跟踪电路的输出端连接；

电感；

直流变换电路，所述直流变换电路的两个输入端分别与所述电容的两端连接，所述直流变换电路的输出端通过所述电感分别与所述包络跟踪电路的输出端、所述电容的第二端连接；

所述直流变换电路用于控制所述电容两端的电压差为一固定值，并基于所述电容两端的电压进行直流电压变换以向所述电感提供第二输出信号，所述第二输出信号经所述电感后一部分输出至所述包络跟踪电路的输出端，另一部分反馈至所述电容的第二端。

在本申请的一可选实施例中，所述第一运算放大器包括：

放大级，包括第一输入端、第二输入端，所述第一输入端作为所述第一运算放大器的同相输入端，用于输入所述包络信号，所述第二输入端作为所述第一运算放大器的反相输入端；

输出级，包括若干输出电路单元，若干所述输出电路单元的输入端分别与所述放大级的输出端连接，若干所述输出电路单元的输出端相互连接后作为所述第一运算放大器的输出端；

所述第一运算放大器能够根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述第一输出信号的输出电流的大小。

在本申请的一可选实施例中，每个所述输出电路单元的电路结构相同。

在本申请的一可选实施例中，所述第一运算放大器还包括选择模块，所述选择模块与每个所述输出电路单元连接，所述选择模块用于根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述输出级的输出电流的大小。

在本申请的一可选实施例中，所述选择模块包括片选信号生成模块和译码器，所述片选信号生成模块与所述译码器连接；

所述片选信号生成模块用于根据所述包络信号的幅值变化动态生成片选信号；

所述译码器用于根据所述片选信号动态改变所述输出级中所述输出电路单元的导通数量，以改变所述第一运算放大器的输出端的输出信号的电流大小。

在本申请的一可选实施例中，所述输出级包括2ⁿ个所述输出电路单元，所述译码器为n线-2ⁿ线译码器，n为大于等于1的正整数。

在本申请的一可选实施例中，所述译码器集成于所述第一运算放大器内。

在本申请的一可选实施例中，所述片选信号生成模块包括微处理器、模数转换电路或多路比较器电路。

在本申请的一可选实施例中，所述输出电路单元包括依次串接于电源正极Vdd和电源负极Vss之间的第一P型晶体管、第二P型晶体管、第二N型晶体管及第一N型晶体管；

所述第二P型晶体管与所述第二N型晶体管的连接点作为所述输出电路单元的输出端；

所述第二P型晶体管的控制端通过反相器与所述选择模块的一路输出端连接，所述第二N型晶体管的控制端与所述选择模块的同一路输出端连接；

所述第一P型晶体管的控制端和所述第一N型晶体管的控制端中的其中一个与所述放大级的输出端连接，另一个接偏置电压。

在本申请的一可选实施例中，所述第一运算放大器还包括偏置电路，所述偏置电路用于向所述放大级和所述输出级提供静态工作电流。

在本申请的一可选实施例中，还包括反馈回路，所述反馈回路的一端与所述包络跟踪电路的输出端连接，另一端与所述第一运算放大器的反相输入端连接。

在本申请的一可选实施例中，所述反馈回路包括第一电阻和第二电阻，所述第一电阻的一端与所述包络跟踪电路的输出端连接，另一端分别于所述第一运算放大器的反相输入端及所述第二电阻的一端连接，所述第二电阻的另一端接地。

在本申请的一可选实施例中，所述直流变换电路包括第二运算放大器和DC-DC电路：

所述第二运算放大器的同相输入端与所述电容的第一端连接，所述第二运算放大器的反相输入端与所述电容的第二端连接，所述第二运算放大器的输出端与所述DC-DC电路的反馈端口连接；

所述DC-DC电路的输出端通过所述电感分别与所述包络跟踪电路的输出端、所述电容的第二端连接。

本申请的运算放大器及包络跟踪电路，能够根据包络信号的幅值来动态控制输出级中输出电路单元的导通数量，以改变运算放大器的输出端的输出信号的电流大小，使得输出级电路始终工作在较高效率的状态下，达到了提高运算放大器效率和包络跟踪电路效率的目的。

本申请的运算放大器及包络跟踪电路，结构简单，电路复杂度低，易于实现。

附图说明

图1示出了本申请的包络跟踪电路的电路原理图。

图2示出了本申请第一运算放大器的电路原理图。

图3示出了本申请的第一运算放大器的放大级的一种电路原理图。

图4示出了本申请的第一运算放大器的放大级的另一种电路原理图。

图5示出了本申请的第一运算放大器的输出级的一种电路原理图。

图6示出了本申请的第一运算放大器的输出级的另一种电路原理图。

图7示出了3位片选信号获取方式示意图。

图8示出了本申请的包络跟踪电路的直流变换电路的电路原理图。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

如图1所示，本申请实施例提供一种动态切换输出级以提高包络跟踪效率的包络跟踪电路。所述包络跟踪电路包括高效率第一运算放大器1，电容C，电感L，直流变换电路2。

其中，所述第一运算放大器1用于基于包络信号输出随所述包络信号动态变化的第一输出信号；所述电容C的第一端与所述第一运算放大器1的输出端13连接，第二端与所述包络跟踪电路的输出端4(作为向功率放大器提供PA电源的端口)连接；所述直流变换电路2的两个输入端分别与所述电容C的两端连接，所述直流变换电路2的输出端通过所述电感L分别与所述包络跟踪电路的输出端4、所述电容C的第二端连接；所述直流变换电路2用于控制所述电容C两端的电压差为一固定值，并基于所述电容C两端的电压进行直流电压变换以向所述电感L提供随包络信号动态变换的第二输出信号，所述第二输出信号经所述电感L后一部分输出至所述包络跟踪电路的输出端4，作为功率放大器的供电电源，另一部分反馈至所述电容C的第二端。

如图2所示，在本实施例中，所述第一运算放大器1包括放大级11及输出级12。所述放大级11电路包括第一输入端、第二输入端及输出端，所述第一输入端作为所述第一运算放大器1的同相输入端，用于输入所述包络信号，所述第二输入端作为所述第一运算放大器1的反相输入端；所述输出级12，包括若干并联且电路结构相同的输出电路单元121，若干所述输出电路单元121的输入端分别与所述放大级11的输出端连接，若干所述输出电路单元121的输出端相互连接后作为所述第一运算放大器1的输出端13，所述运算放大器能够根据所述包络信号的幅值来动态控制所述输出级12中所述输出电路单元121的导通数量，以改变所述第一输出信号的输出电流的大小。当然，所述输出级12的各输出电路单元121的电路结构也可以不完全相同。

在本实施例中，第一运算放大器1及后文第二运算放大器21的同相输入端均指正输入端，反相输入端指负输入端，当然，在其他实施例中，同相输入端也可指负输入端，反相输入端也可指正输入端。

如图3所示，在一具体实施例中，所述放大级11电路包括5个MOS管，分别是作为恒流源PMOS管Mp1，构成差分放大电路的PMOS管Mp2及PMOS管Mp3，以及构成电流镜NMOS管Mn1及NMOS管Mn2。

其中，PMOS管Mp3栅极接偏置电压，源极接电源正极Vdd，漏极分别与PMOS管Mp1的源极、PMOS管Mp2的源极连接，PMOS管Mp1的栅极与第一运算放大器1的同相输入端连接，漏极与NMOS管Mn1的漏极、栅极及NMOS管Mn2的栅极连接，PMOS管Mp2的栅极与第一运算放大器1的非相输入端连接，漏极与NMOS管Mn2的漏极连接，作为放大级11的输出端Vout1，所述NMOS管Mn1和所述NMOS管Mn2的源极接电源负极Vss。

如图4所示，在另一具体实施例中，所述放大级11电路包括9个MOS管，分别是作为恒流源PMOS管Mp1，构成差分放大电路的PMOS管Mp2及PMOS管Mp3，以及构成第一电流镜的NMOS管Mn1及NMOS管Mn3，构成第二电流镜的NMOS管Mn2及NMOS管Mn4，以及构成第三电流镜的PMOS管Mp4及PMOS管Mp5。

其中，PMOS管Mp3栅极接偏置电压，源极接电源正极Vdd，漏极分别与PMOS管Mp1的源极、PMOS管Mp2的源极连接；PMOS管Mp1的栅极与第一运算放大器1的同相输入端连接，漏极与NMOS管Mn1的漏极、栅极及NMOS管Mn3的栅极连接，PMOS管Mp2的栅极与第一运算放大器1的非相输入端连接，漏极与NMOS管Mn2的漏极、栅极及NMOS管Mn4的栅极连接，所述NMOS管Mn1、所述NMOS管Mn2、所述NMOS管Mn3、所述NMOS管Mn4的源极接电源负极Vss，所述PMOS管Mp4的源极接电源正极Vdd，栅极和漏极相连后分别与所述PMOS管Mp5的栅极、所述NMOS管Mn2的漏极连接，所述PMOS管Mp5的源极接电源正极Vdd，漏极与NMOS管Mn4的漏极相连，作为放大级11的输出端Vout1。

如图5及图6所示，在一具体实施例中，所述输出电路单元121包括依次串接于电源正极Vdd和电源负极Vss之间的四个MOS管(当然也可以用三极管代替)，分别是PMOS管Mp5(第一P型晶体管)、PMOS管Mp6(第二P型晶体管Mp6)、NMOS管Mn6(第二N型晶体管Mn6)及NMOS管Mn5(第一N型晶体管Mn5)。所述MOS管Mp6与NMOS管Mn6的连接点作为输出电路单元121的输出端Vout2，与所述第一运算放大器1的输出端13连接；所述NMOS管Mn6的控制端与所述选择模块的一路输出端连接，所述PMOS管Mp6的控制端通过反相器与所述选择模块的同一路输出端连接；所述PMOS管Mp5的控制端和所述NMOS管Mn5的控制端中的其中一个与所述放大级11的输出端连接，另一个接偏置电压，所述偏置电压可由第一运算放大器1中的偏置电路产生。当然，在其他实施例中，根据选择模块输出的电平不同和/或选通逻辑不同，所述PMOS管Mp6的控制端与所述选择模块的一路输出端连接，所述NMOS管Mn6的控制端通过反相器与所述选择模块的同一路输出端连接。

具体地，在图5所示的示例中，所述PMOS管Mp5的控制端接偏置电压，作为恒流源，所述NMOS管Mn5的控制端与所述放大级11的输出端Vout1连接。在图6所示的示例中，所述PMOS管Mp5的控制端与所述放大级11的输出端Vout1连接，所述NMOS管Mn5的控制端接偏置电压，作为恒流源。

其中，PMOS管Mp6、NMOS管Mn6作为输出电路单元121的选通开关，用于根据选择模块的开关指令同时导通或同时关断，从而控制对应的输出电路单元121的导通状态，在PMOS管Mp6、NMOS管Mn6导通时，代表对应的输出电路单元121被选通，反之，在PMOS管Mp6、NMOS管Mn6关断时，代表对应的输出电路单元121未被选通。

需要说明的是，在其他实施例中，也可在每个输出电路单元121的输出端Vout2与第一运算放大器1的输出端13之间设置一个晶体管作为选通开关，来替代图5及图6的双晶体管类型的选通开关方式。

需要说明的是，图3及图4只是给出了放大级11电路的两种示例，本实施例的第一运算放大器1的放大级11可以是常规运算放大器的输入级和中间级组合电路中的一种。图5及图6给出了输出级12的输出电路单元121的两种示例，本实施例的第一运算放大器1的输出电路单元121可采用在常规运算放大器的输出级配置选通开关的方式形成，选通开关可根据后文的译码器3的信号来控制对应的输出电路单元121的导通状态，进而实现对应的输出电路单元121的选通。

如图1所示，所述第一运算放大器1还包括选择模块，所述选择模块与每个所述输出电路单元121连接，所述选择模块用于根据包络信号的幅值来动态控制所述输出级12中所述输出电路单元121的导通数量，以改变所述输出级12的输出电流的大小。

具体地，所述选择模块与每个所述输出电路单元121的选通开关连接，根据包络信号的幅值来动态控制各选通开关的开关状态来实现所述输出级12中输出电路单元121导通数量的控制，所述输出级12中输出电路单元121的导通数量越多，所述输出级12的输出电流越大，反之，所述输出级12中输出电路单元121的导通数量越少，所述输出级12的输出电流越小。

在本实施例中，所述选择模块包括片选信号生成模块和译码器3，所述片选信号生成模块与所述译码器3连接；所述片选信号生成模块用于根据所述包络信号的幅值变化动态生成片选信号；所述译码器3用于根据所述片选信号动态改变所述输出级12中所述输出电路单元121的导通数量，以改变所述运算放大器的输出端的输出信号的电流大小。

在本实施例中，所述译码器3为n线-2ⁿ线译码器，集成于所述第一运算放大器1内。当然，所述译码器3也可以独立于所述第一运算放大器1外。所述输出级12包括2ⁿ个所述输出电路单元121，n为大于等于1的正整数，每个输出电路单元121通过一个片选控制线与n线-2ⁿ线译码器连接，n线-2ⁿ线译码器可根据随包络信号大小动态切换的n位片选信号生成2ⁿ个控制信号，来单独控制每个所述输出电路单元121中选通开关，进而实现每个输出电路单元121的选通控制。当然，在一些实施例中，所述输出级12中所述输出电路单元121的个数也可少于2ⁿ或者大于2ⁿ。

所述片选信号生成模块生成片选信号的原理如下：

可提前定义包络信号与n位片选信号之间的映射关系，利用这种映射关系根据输入的包络信号幅值，来获得需要的n位片选信号值。如图7所示为3位片选信号选取方式的示例，“1”代表片选信号高电平，“0”代表片选信号低电平。图中根据包络信号的幅值范围选取了v1～v7共7种不同的阈值电压，当包络信号落入不同的幅值范围区间时，会对应一组片选信号的值。例如时刻t1时，包络信号的幅值大于阈值v4，小于阈值v5，那么此时片选信号的取值为“100”；时刻t2时包络信号的幅值大于阈值v2，小于阈值v3，那么此时片选信号的取值为“010”。以此类推，最终可以得到随包络信号变化的3位片选信号。

在本实施例中，所述片选信号生成模块可以采用微处理器、模数转换电路或多路比较器电路等方式来实现。以生成n位片选信号为例,微处理器可直接通过包络信号(也称为基带信号)计算得到n位片选信号；模数转换电路可选用n位模数转换电路，利用n位模数转换电路对包络信号进行采样即可得到n位片选信号；多路比较器电路可选n路比较器，对包络信号与不同的固定阈值进行比较，这些比较器的输出就是n位片选信号。

在本实施例中，所述第一运算放大器1还可包括偏置电路(未图示)，所述偏置电路用于向所述放大级11和所述输出级12提供静态工作电流，以确定合适的静态工作点。具体地，所述偏置电路可向放大级11中的作为恒流源的PMOS管Mp3的控制端提供偏置电压，同时也可向如图5所示的输出电路单元121中作为恒流源的PMOS管Mp5的控制端，或如图6所示的输出电路单元121中作为恒流源的NMOS管Mn5的控制端提供偏置电压。

如图1所示，所述包络跟踪电路还包括反馈回路，所述反馈回路的一端与包络跟踪电路的输出端4连接，另一端与所述第一运算放大器1的反相输入端连接。具体地，所述反馈回路包括第一电阻和第二电阻组成的电阻分压电路，所述第一电阻的一端与包络跟踪电路的输出端4连接，另一端分别于所述第一运算放大器1的反相输入端及所述第二电阻的一端连接，所述第二电阻的另一端接地，所述包络跟踪电路输出端输出的第二输出信号通过反馈回路，反馈给第一运算放大器的反相输入端，实现对电路的增益的控制。当然，在其他实施例中，所述反馈回路也可不限于图1所示的电阻分压电路形式。

如图8所示，在本实施例中，所述直流变换电路2由第二运算放大器21和DC-DC电路22构成，所述第二运算放大器21的同相输入端(也即直流变换电路2的端口v1)与所述电容C的第一端连接，所述第二运算放大器21的反相输入端(也即直流变换电路2的端口v2)与所述电容C的第二端连接，所述第二运算放大器21的输出端与所述DC-DC电路22的反馈端口Vfb连接；所述DC-DC电路22的输出端通过所述电感L分别与包络跟踪电路的输出端4、所述电容C的第二端连接。所述直流变换电路2用于通过第二运算放大器21控制所述电容C两端的电压差为一固定值，同时第二运算放大器21的输出作为反馈信号输入标准DC-DC电路22的反馈端口Vfb作为DC-DC电路22的控制信号，所述DC-DC电路22基于反馈端口Vfb输入的控制信号将电源电压Vdd变换为第二输出信号，所述第二输出信号经所述电感L后一部分输出至包络跟踪电路的输出端4，另一部分反馈至所述电容C的第二端，形成完整反馈回路。

由于电容C两端的电压差为一个固定值，且电容C的第一端的电压(第一输出信号)是随包络信号动态变化，因此电容C的第二端的电压也是随包络信号动态变换的，进而第二运算放大器输出至DC-DC电路反馈端口Vfb的反馈电压也是随包络信号动态变换，DC-DC电路变换基于反馈电压变换输出的第二输出信号也是随包络信号动态变换的，从而能够通过电感L向功率放大器提供随包络信号动态变化的电源。

本实施例的包络跟踪电路在进行工作是，可根据包络信号的大小，动态切换n位片选信号的值，使得第一运算放大器1的输出级12电路单元的导通数量与包络信号的大小相关，从而实现第一运算放大器1效率的提升。当输入包络信号幅值较大时，需要输出更大的电流，此时n位片选信号变大，有更多的输出级12电路单元导通；当输入包络信号幅值较小时，需要输出较小的电流，此时n位片选信号变小，输出电路单元121的导通数量减少。由于输出电路单元121的导通数量随包络信号动态变化，使得输出级12电路始终工作在较高效率的状态下，使得第一运算放大器1的效率得到了提升。

需要说明的是，本实施例的包络跟踪电路也可适合利用具有单输出电路单元121的高效率运算放大器代替第一运算放大器1的情形，只需第一运算放大器1能够基于包络信号输出随所述包络信号动态变化的第一输出信号既可。

综上所示，本申请的运算放大器及包络跟踪电路，能够根据包络信号的幅值来动态控制输出级12中输出电路单元121的导通数量，以改变运算放大器的输出端的输出信号的电流大小，使得输出级12电路始终工作在较高效率的状态下，达到了提高运算放大器效率和包络跟踪电路效率的目的。本申请的运算放大器及包络跟踪电路，结构简单，电路复杂度低，易于实现。

在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本申请实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本申请的实施例。

还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

本申请所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本申请限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本申请的具体实施例和本申请的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本申请的精神和范围内的。如所指出的，可以按照本申请所述实施例的上述描述来对本申请进行这些修改，并且这些修改将在本申请的精神和范围内。

本文已经在总体上将系统和方法描述为有助于理解本申请的细节。此外，已经给出了各种具体细节以提供本申请实施例的总体理解。然而，相关领域的技术人员将会认识到，本申请的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本申请实施例的各方面造成混淆。

因而，尽管本申请在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换亦在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本申请的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本申请的实质范围和精神。本申请并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本申请的最佳方式公开的具体实施例，但是本申请将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本申请的范围将只由所附的权利要求书进行确定。

Claims (22)

1.一种运算放大器，其特征在于，包括：

放大级，包括第一输入端、第二输入端，所述第一输入端作为所述运算放大器的同相输入端，用于输入包络信号，所述第二输入端作为所述运算放大器的反相输入端；

输出级，包括若干输出电路单元，若干所述输出电路单元的输入端分别与所述放大级的输出端连接，若干所述输出电路单元的输出端相互连接后作为所述运算放大器的输出端；

所述运算放大器能够根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述运算放大器的输出端的输出信号的电流大小。

2.根据权利要求1所述的运算放大器，其特征在于，每个所述输出电路单元的电路结构相同。

3.根据权利要求1所述的运算放大器，其特征在于，还包括选择模块，所述选择模块与每个所述输出电路单元连接，所述选择模块用于根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述输出级的输出电流的大小。

4.根据权利要求3所述的运算放大器，其特征在于，所述选择模块包括片选信号生成模块和译码器，所述片选信号生成模块与所述译码器连接；

所述片选信号生成模块用于根据所述包络信号的幅值变化动态生成片选信号；

所述译码器用于根据所述片选信号动态改变所述输出级中所述输出电路单元的导通数量，以改变所述运算放大器的输出端的输出信号的电流大小。

5.根据权利要求4所述的运算放大器，其特征在于，所述译码器为n线-2ⁿ线译码器；所述输出级包括2ⁿ个所述输出电路单元，n为大于等于1的正整数。

6.根据权利要求4所述的运算放大器，其特征在于，所述译码器集成于所述运算放大器内。

7.根据权利要求4所述的运算放大器，其特征在于，所述片选信号生成模块包括微处理器、模数转换电路或多路比较器电路。

8.根据权利要求3所述的运算放大器，其特征在于，所述输出电路单元包括依次串接于电源正极Vdd和电源负极Vss之间的第一P型晶体管、第二P型晶体管、第二N型晶体管及第一N型晶体管；

所述第二P型晶体管与所述第二N型晶体管的连接点作为所述输出电路单元的输出端；

所述第二P型晶体管的控制端通过反相器与所述选择模块的一路输出端连接，所述第二N型晶体管的控制端与所述选择模块的同一路输出端连接；

所述第一P型晶体管的控制端和所述第一N型晶体管的控制端中的其中一个与所述放大级的输出端连接，另一个接偏置电压。

9.根据权利要求1所述的运算放大器，其特征在于，还包括偏置电路，所述偏置电路用于向所述放大级和所述输出级提供静态工作电流。

10.一种包络跟踪电路，其特征在于，包括：

第一运算放大器，用于基于包络信号输出随所述包络信号动态变化的第一输出信号；

电容，所述电容的第一端与所述第一运算放大器的输出端连接，第二端与所述包络跟踪电路的输出端连接；

电感；

直流变换电路，所述直流变换电路的两个输入端分别与所述电容的两端连接，所述直流变换电路的输出端通过所述电感分别与所述包络跟踪电路的输出端、所述电容的第二端连接；

所述直流变换电路用于控制所述电容两端的电压差为一固定值，并基于所述电容两端的电压进行直流电压变换以向所述电感提供第二输出信号，所述第二输出信号经所述电感后一部分输出至所述包络跟踪电路的输出端，另一部分反馈至所述电容的第二端。

11.根据权利要求10所述的包络跟踪电路，其特征在于，所述第一运算放大器包括：

放大级，包括第一输入端、第二输入端，所述第一输入端作为所述第一运算放大器的同相输入端，用于输入所述包络信号，所述第二输入端作为所述第一运算放大器的反相输入端；

输出级，包括若干输出电路单元，若干所述输出电路单元的输入端分别与所述放大级的输出端连接，若干所述输出电路单元的输出端相互连接后作为所述第一运算放大器的输出端；

所述第一运算放大器能够根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述第一输出信号的输出电流的大小。

12.根据权利要求10所述的包络跟踪电路，其特征在于，每个所述输出电路单元的电路结构相同。

13.根据权利要求10所述的包络跟踪电路，其特征在于，所述第一运算放大器还包括选择模块，所述选择模块与每个所述输出电路单元连接，所述选择模块用于根据所述包络信号的幅值来动态控制所述输出级中所述输出电路单元的导通数量，以改变所述输出级的输出电流的大小。

14.根据权利要求13所述的包络跟踪电路，其特征在于，所述选择模块包括片选信号生成模块和译码器，所述片选信号生成模块与所述译码器连接；

所述片选信号生成模块用于根据所述包络信号的幅值变化动态生成片选信号；

所述译码器用于根据所述片选信号动态改变所述输出级中所述输出电路单元的导通数量，以改变所述第一运算放大器的输出端的输出信号的电流大小。

15.根据权利要求14所述的包络跟踪电路，其特征在于，所述输出级包括2ⁿ个所述输出电路单元，所述译码器为n线-2ⁿ线译码器，n为大于等于1的正整数。

16.根据权利要求14所述的包络跟踪电路，其特征在于，所述译码器集成于所述第一运算放大器内。

17.根据权利要求14所述的包络跟踪电路，其特征在于，所述片选信号生成模块包括微处理器、模数转换电路或多路比较器电路。

18.根据权利要求13所述的包络跟踪电路，其特征在于，所述输出电路单元包括依次串接于电源正极Vdd和电源负极Vss之间的第一P型晶体管、第二P型晶体管、第二N型晶体管及第一N型晶体管；

所述第二P型晶体管与所述第二N型晶体管的连接点作为所述输出电路单元的输出端；

所述第二P型晶体管的控制端通过反相器与所述选择模块的一路输出端连接，所述第二N型晶体管的控制端与所述选择模块的同一路输出端连接；

所述第一P型晶体管的控制端和所述第一N型晶体管的控制端中的其中一个与所述放大级的输出端连接，另一个接偏置电压。

19.根据权利要求11所述的包络跟踪电路，其特征在于，所述第一运算放大器还包括偏置电路，所述偏置电路用于向所述放大级和所述输出级提供静态工作电流。

20.根据权利要求10所述的包络跟踪电路，其特征在于，还包括反馈回路，所述反馈回路的一端与所述包络跟踪电路的输出端连接，另一端与所述第一运算放大器的反相输入端连接。

21.根据权利要求20所述的包络跟踪电路，其特征在于，所述反馈回路包括第一电阻和第二电阻，所述第一电阻的一端与所述包络跟踪电路的输出端连接，另一端分别于所述第一运算放大器的反相输入端及所述第二电阻的一端连接，所述第二电阻的另一端接地。

22.根据权利要求10所述的包络跟踪电路，其特征在于，所述直流变换电路包括第二运算放大器和DC-DC电路：

所述第二运算放大器的同相输入端与所述电容的第一端连接，所述第二运算放大器的反相输入端与所述电容的第二端连接，所述第二运算放大器的输出端与所述DC-DC电路的反馈端口连接；

所述DC-DC电路的输出端通过所述电感分别与所述包络跟踪电路的输出端、所述电容的第二端连接。