KR100918343B1

KR100918343B1 - 다이오드 회로

Info

Publication number: KR100918343B1
Application number: KR1020020071936A
Authority: KR
Inventors: 나카시모다카오
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2001-11-19
Filing date: 2002-11-19
Publication date: 2009-09-22
Also published as: JP2003218676A; KR20030041807A; CN1420622A; HK1056267A1; US20030107048A1; US6815940B2; TWI245478B; CN100417015C; JP4068431B2; TW200300628A

Abstract

소비 전력이 작은 다이오드 회로가 제공된다. 제1 전압 비교기(4)는 애노드 단자(102)의 전압과 제1 전압원(10)의 전압의 합과 캐소드 단자(101)의 전압을 비교하여 리셋 신호를 출력하고, 제2 전압 비교기(5)는 캐소드 단자(101)의 전압과 제2 전압원(11)의 전압의 합과 애노드 단자(102)의 전압을 비교하여 세트 신호를 출력한다. 제1 래치 회로(20)는, 제1 전압 비교기(4)로부터의 리셋 신호가 입력될 때 L 신호를 출력하며, 제2 전압 비교기(5)로부터의 세트 신호가 입력될 때 H 신호를 출력한다. n채널 MOS 트랜지스터(2)는, L 신호를 수신시 off로 하며, H 신호를 수신시 on으로 함으로써, 출력 전류를 제한한다.

Description

다이오드 회로{DIODE CIRCUIT}

도 1은 본 발명에 의한 다이오드 회로의 개요 구성을 도시하는 회로 블록도,

도 2는 다이오드의 전압과 전류간의 관계를 도시하는 도면,

도 3는 도 1에 도시된 다이오드 회로의 전압과 전류간의 관계를 도시하는 도면,

도 4는 본 발명에 의한 다이오드 회로의 구성예를 도시하는 회로 블록도,

도 5는 본 발명에 의한 다이오드의 전압과 전류간의 관계를 도시하는 도면,

도 6은 본 발명에 의한 다이오드 회로의 구성예를 도시하는 회로 블록도,

도 7은 본 발명에 의한 다이오드의 전압과 전류간의 관계를 도시하는 도면,

도 8은 본 발명에 의한 다이오드 회로의 구성예를 도시하는 회로 블록도,

도 9는 본 발명에 의한 다이오드 회로의 구성예의 일례를 도시하는 회로 블록도,

도 10은 본 발명에 의한 다이오드 회로의 전압원의 전압에 대한 다이오드 Vf 의 온도 특성을 도시하는 도면,

도 11은 본 발명에 의한 다이오드 회로의 구성예를 도시하는 회로 블록도,

도 12는 본 발명에 의한 n채널 MOS 트랜지스터의 게이트 전압과 그 애노드-캐소드간 전압 사이의 관계를 도시하는 도면이다.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 다이오드 2 : n채널 MOS 트랜지스터

3 : p채널 MOS 트랜지스터 4, 5, 6 : 전압 비교기

8 : 스위치 소자 10, 11, 12 : 전압원

20, 21 : 래치 회로 30, 31 : 인버터 회로

32 : AND 회로 40 : 지연 회로

100 : 다이오드 회로 101 : 캐소드 단자

102 : 애노드 단자

본 발명은 반도체 집적회로에 관한 것으로, 특히 다이오드 회로에 관한 것이다.

전류 방향을 한 방향으로 정류하는 정류기로서 다이오드가 사용되고 있다.

도 2는 다이오드 단체(single unit)의 애노드와 캐소드간 전압과 흐르는 전류를 도시하는 도면이다. 다이오드 단체의 동작이 도 2를 참조하여 설명된다.

애노드와 캐소드간 전압이 음, 즉, 애노드 전압이 캐소드 전압보다 낮은 경우에, 이상적으로는 다이오드에 전류가 흐르지 않는다.

또한, 애노드와 캐소드간 전압이 양, 즉, 애노드 전압이 캐소드 전압보다 높은 경우, 및 애노드와 캐소드간 전압이 Vf 이상인 경우에, 다이오드의 전류는 애노 드에서 캐소드 쪽으로 흐른다.

이상적으로, 다이오드는 애노드와 캐소드간 전압이 양일 때 전류가 흐르게 하여야 한다. 그러나, Vf의 전압이 인가되지 않으면 전류가 흐르지 않기 때문에, Vf ×전류의 에너지가 여분으로 소비된다는 문제가 생긴다.

전술한 문제를 해결하기 위해서, 본 발명에 의한 다이오드 회로는, 다이오드의 애노드와 캐소드간 전압의 양/음에 의해, 다이오드와 병렬로 접속된 스위치 소자를 on 또는 off 하도록 구성된다.

이제, 첨부 도면을 참조하여 본 발명의 바람직한 실시예가 보다 상세히 설명된다.

본 발명에 의하면, 반도체 집적회로는, 각각의 단자들간의 전압을 서로 비교하여 그 전압차에 기인하여 출력을 반전시키는 제1 전압 비교기, 두 단자간의 전압을 서로 비교하여 그 전압차에 기인하여 출력을 반전시키는 제2 전압 비교기, 및 제1 전압 비교기의 출력과 제2 전압 비교기의 출력이 입력되는 제어 회로를 포함한다. 또한, 다이오드 회로는, 제어 회로의 출력에 따라 on/off 상태가 제어되는 스위치 회로를 포함한다. 다음에, 스위치 회로가 두 단자간에 접속되어 있으며, 스위치 회로의 on/off 상태가 두 단자간의 전압차에 따라 전환한다.

또한, 본 발명은, 애노드 단자와 캐소드 단자간의 전압을 비교하여 출력 전류를 제어하는 반도체 집적회로에 관한 것이다. 즉, 본 발명은, 애노드 단자의 전 압과 제2 전압원의 전압의 합과, 캐소드 단자의 전압을 비교하여, 캐소드 단자의 전압이 그 합보다 높은 경우에 리셋(reset) 신호를 출력하는 제1 전압 비교기를 포함한다. 또한, 본 발명은, 캐소드 단자의 전압과 제1 전압원의 전압의 합과, 애노드 단자의 전압을 비교하여, 애노드 단자의 전압이 그 합보다 높은 경우에 세트(set) 신호를 출력하는 제2 전압 비교기를 포함한다. 또한, 본 발명은, 애노드 단자와 캐소드 단자에 접속된 스위치 회로를 포함한다. 또한, 본 발명은, 제1 전압 비교기로부터 리셋 신호가 입력될 때는 스위치 회로를 off로 하는 제1 신호를 출력하며 제2 전압 비교기로부터 세트 신호가 입력될 때는 스위치 회로를 on으로 하는 제2 신호를 출력하는 제1 래치 회로를 포함한다. 다음에, 본 발명은, 애노드 단자에 접속된 애노드와 캐소드 단자에 접속된 캐소드를 갖는 다이오드를 포함한다.

이후, 본 발명의 실시예가 첨부 도면을 참조하여 설명된다. 도 1은 본 발명에 의한 다이오드 회로의 개요 구성예를 도시하는 회로 블록도이다. 도 1을 참조하면, 참조부호 100은 스위치 소자(8)가 애노드 단자(102)와 캐소드 단자(101) 사이에 접속되어 있는 다이오드 회로를 나타낸다. 또한, 제1 전압 비교기(4)의 반전 입력 단자가 캐소드 단자(101)에 접속되어 있으며, 정상 입력 단자가 애노드 단자(102)에 접속되어 있다. 또한, 제1 전압 비교기(8)의 출력 신호에 따라 스위치 소자(8)의 on/off 상태가 제어된다.

이후, 도 1에 도시된 다이오드 회로의 동작이 도 3에 도시된 애노드와 캐소드간 전압과 애노드와 캐소드간 전류 사이의 관계와 함께 설명된다. 캐소드 단자(101)의 전압이 애노드 단자(102)의 전압보다 높은 경우에, 제1 전압 비교기(4)는 스위치 소자(8)를 off로 하는 신호를 출력한다. 따라서, 애노드 단자(102)와 캐소드 단자(101)가 서로 단절되기 때문에, 캐소드 단자(101)에서 애노드 단자(102) 쪽으로 전류가 흐르지 않는다.

또한, 애노드 단자(102)의 전압이 높게 되는 경우, 및 캐소드 단자(101)의 전압이 애노드 단자(102)의 전압보다 낮게 되는 경우에, 제1 전압 비교기(4)는 스위치 소자(8)를 on으로 하는 신호를 출력한다. 따라서, 캐소드 단자(101)는 애노드 단자(102)에 도전되어, 애노드 단자(102)에서 캐소드 단자(101) 쪽으로 전류가 흐른다. 이상적으로, 이 때 흐르는 전류, 즉, 애노드 단자와 캐소드 단자간 전류 I는, 애노드 단자와 캐소드 단자간 전압을 V, 스위치 소자(8)의 on 저항의 저항을 Ron로 가정하여 다음 식(1)로 나타내어진다.

I = V / Ro …(1)

이후, 반도체 집적회로의 일례인 다이오드 회로의 구체적인 회로 구성이 설명된다.

(제1 실시예)

도 4는 본 발명의 제1 실시예에 의한 다이오드 회로의 구체적인 구성예를 도시한다.

도 4를 참조하면, 다이오드 회로(100)의 캐소드 단자(101)와 애노드 단자(102) 사이에 스위치 소자인 n채널 MOS 트랜지스터(2)가 배치된다. n채널 MOS 트랜지스터(2)의 소스 단자와 기판 단자는 애노드 단자(102)에 접속되어 있고, 그 드레인 단자는 캐소드 단자(101)에 접속되어 있다. 또한, 다이오드(1)의 캐소드가 캐소드 단자(101)에 접속되어 있고, 다이오드(1)의 애노드 단자가 애노드 단자(102)에 접속되어 있다. 또한, 제2 전압 비교기(5)의 정상 입력 단자가 애노드 단자(102)에 접속되어 있고, 제2 전압 비교기(5)의 반전 입력 단자가 제1 전압원(10)의 플러스 단자에 접속된다. 또한, 제1 전압원(10)의 마이너스 단자가 캐소드 단자(101)에 접속되어 있다. 다음에, 제2 전압 비교기(5)의 출력 신호가 제1 래치 회로(20)의 세트에 입력된다. 제1 전압 비교기(4)의 정상 입력 단자가 캐소드 단자(101)에 접속되어 있고, 제1 전압 비교기(4)의 반전 입력 단자가 제2 전압원(11)의 플러스 단자에 접속되어 있다. 제2 전압원(11)의 마이너스 단자가 애노드 단자(102)에 접속되어 있다. 제1 전압 비교기(4)의 출력이 제1 래치 회로(20)의 리셋에 입력된다. 제1 래치 회로(20)의 출력은 n채널 MOS 트랜지스터(2)의 게이트에 입력된다.

도 4에 도시된 다이오드 회로의 동작이 도 5에 도시된 애노드와 캐소드간 전압과 캐소드와 애노드간 전류 사이의 관계와 함께 설명된다. 캐소드 단자(101)의 전압이 애노드 단자(102)의 전압과 제2 전압원(11)의 전압의 합보다 높은 경우에, 제1 전압 비교기(4)는 제1 래치 회로(20)를 재설정하는 리셋 신호를 출력한다. 따라서, 제1 래치 회로(20)로부터의 출력에 따라 n채널 MOS 트랜지스터(2)의 게이트 전압은 L로 되어, n채널 MOS 트랜지스터(2)는 off 상태이다. 이 때문에, 캐소드 단자(101)에서 애노드 단자(102) 쪽으로 전류가 거의 흐르지 않는다.

다음에, 애노드 단자(102)의 전압이 높게 되고, 캐소드 단자(101)의 전압이 애노드 단자(102)의 전압과 제2 전압원(11)의 전압의 합보다 낮게 되면, 리셋 신호가 출력되지 않으므로, 제1 전압 비교기(4)는 제1 래치 회로(20)의 리셋을 해제한다.

또한, 애노드 단자(102)의 전압이 높게 되고, 캐소드 단자(101)의 전압과 제1 전압원(10)의 전압의 합이 애노드 단자(102)의 전압보다 낮게 되면, 제2 전압 비교기(5)는 제1 래치 회로(20)를 설정하는 신호를 출력하여, n채널 MOS 트랜지스터(2)의 전압은 H로 되어 n채널 MOS 트랜지스터를 on으로 한다. 그 결과, 애노드 단자(102)에서 캐소드 단자(101) 쪽으로 전류가 흐른다. 이 상태에서, 애노드 단자(102)의 전압이 낮게 되고, 캐소드 단자(101)의 전압이 애노드 단자(102)의 전압과 제2 전압원(11)의 전압의 합보다 높게 되면, 제1 전압 비교기(4)는 제1 래치 회로(20)를 재설정하는 신호를 출력한다. 그 결과, n채널 MOS 트랜지스터(2)의 게이트 전압은 L로 되어, n채널 MOS 트랜지스터(2)는 off로 된다. 전술한 회로 동작에 의해 도 5에 도시된 루프 형상의 전류 ·전압 특성이 나타내어진다.

전술한 회로 구성 때문에, 전압의 변동에 강한 다이오드 회로를 구성할 수 있고, 그럼으로써 전력 소비가 작은 다이오드 회로를 제공할 수 있다.

도 4를 참조하면, 상기 동작의 전부가 n채널 MOS 트랜지스터(2)에 의해 행해졌으나, 도 9에 도시된 바와 같이 제1 래치 히로(20)의 출력을 인버터 회로(30)를 통해 반전시킴으로써 p채널 MOS 트랜지스터(3)에 의해 실현될 수 있다. 이 경우에, p채널 MOS 트랜지스터(3)의 소스 기판 단자가 캐소드 단자(101)에 접속되고, 그 드레인 단자가 애노드 단자(102)에 접속된다. 다음 구성예는 n채널 MOS 트랜지 스터를 이용하여 설명되고 있지만, 상기 동작은 도 4의 경우와 같이 p채널 MOS 트랜지스터를 이용하더라도 실현될 수 있다.

또한, 도 4에서, 전압원(10)의 전압에 다이오드(1)의 순방향 전압(Vf)의 온도 특성과 부호가 동일한 온도 특성을 갖는 기준 전압원을 이용할 수 있다. 이 때의 온도, 전압원(10) 전압, 다이오드(1)의 Vf간의 관계가 도 10에 도시된다. 다이오드(1)의 순방향 전압(Vf)은 온도 특성을 가지며, 통상적으로 온도가 증가할수록 Vf의 절대값은 작게 된다. 이 경우에, 온도가 증가할수록 전압원(10)의 전압이 또한 작게 되기 때문에, Vf가 전압원(10)의 전압보다 높게 되는 경우가 없다. 이 때문에, 도 4에서, 전압 비교기(5)의 세트 신호가 넓은 온도 영역에서 출력되고, 따라서 넓은 온도 영역에서 동작하는 다이오드 회로가 구성될 수 있다.

도 6은 본 발명의 제2 실시예에 의한 다이오드 회로의 다른 구체적인 구성예를 도시한다. 도 4와 동일한 회로의 설명은 생략된다. 제3 전압 비교기(6)의 반전 입력 단자가 애노드 단자(102)에 접속되어 있고, 제3 전압 비교기의 정상 입력 단자가 제3 전압원(12)의 플러스 단자에 접속되어 있으며, 제2 전압원(12)의 마이너스 단자가 캐소드 단자(101)에 접속되어 있다. 이 제3 전압 비교기(6)의 출력이 제2 래치 회로(21)의 세트에 입력된다. 또한, 제2 래치 회로(21)의 리셋에 입력되기 전에 제1 인버터 회로(30)에 의해 제1 래치 회로(20)의 출력이 반전된다.

또한, 제2 래치 회로(21)의 출력은 제2 인버터 회로(31)의 입력에 입력되고, 제2 인버터 회로(31)의 출력은 AND 회로(32)의 입력에 접속된다. 또한, AND 회로(32)의 다른 입력은 제1 래치 회로(20)의 출력에 접속된다. 다음에, AND 회로(32)의 출력은 n채널 MOS 트랜지스터(2)의 게이트에 입력된다.

도 6에 도시된 다이오드 회로의 동작이 도 7에 도시된 애노드와 캐소드간 전압과 애노드와 캐소드간 전류 사이의 관계와 함께 설명된다. 도 4와 동일한 부분의 설명은 생략된다는 것에 유의한다.

n채널 MOS 트랜지스터(2)가 on인 상태에서, 제2 래치 회로(21)는 리셋되어 있고, 제2 인버터 회로(31)의 출력은 H로 되어 있다. 다음에, 애노드 단자(102)의 전압이 낮게 되고, 캐소드 단자(101)의 전압과 전압원(12)의 전압의 합이 애노드 단자(102)의 전압보다 높게 되면, 제3 전압 비교기(6)는 제2 래치 회로(21)를 설정하는 세트 신호를 출력한다. 그 결과, 제2 인버터 회로(31)의 입력이 H로 되고, 제2 인버터 회로(31)의 출력이 L로 되며, AND 회로(32)는 L 신호를 출력한다. 따라서, n채널 MOS 트랜지스터(2)의 게이트 전압은 L로 되고, n채널 MOS 트랜지스터는 off로 된다. 이 때문에, 캐소드 단자(101)에서 애노드 단자(102) 쪽으로 전류가 거의 흐르지 않는다.

이 예에서, 제3 전압원(12)의 전압이 제1 전압원(10)의 전압보다 작게 설정되어 있다. 그 결과, 역방향으로 전류가 흐르지 않는 다이오드 구성을 구성할 수 있다.

따라서, 본 실시예에 의해서도 전력 소비가 작은 다이오드 회로가 제공될 수 있다.

도 8은 제3 실시예를 도시한다. 도 4와 동일한 회로 구성은 생략된다는 것에 유의한다. 도 8에 도시된 다이오드 회로(100)에서, 제1 전압 비교기(4)의 출력 이 지연 회로(40)에 접속되어 있고, 지연 회로(40)의 출력이 AND 회로(32)의 입력에 접속되어 있다. 또한, AND 회로(32)의 다른 입력이 제1 래치 회로(20)의 출력에 접속되어 있다. 또한, AND 회로(32)의 출력이 n채널 MOS 트랜지스터(2)의 게이트에 접속되어 있다. 지연 회로(40)는 일정 시간 H 신호를 출력하고, n채널 MOS 트랜지스터(2)가 일정 시간만 on 하도록 설정된다. 그 결과, 애노드 단자(102)와 캐소드 단자(101)의 전압이 주기적으로 변화하는 경우에, 역방향으로 전류가 흐르기 전에 주기적으로 지연 회로(40)에 의해 n채널 MOS 트랜지스터(2)는 off로 한다.

따라서, 다이오드 회로(100)에 역방향으로 전류가 흐르지 않는 다이오드 회로를 구성할 수 있다. 또한, 제2 실시예와 마찬가지로 본 실시예에 의해서도 전력 소비가 작은 다이오드 회로를 제공할 수 있다.

도 11은 제4 실시예를 도시한다. 도 4와 동일한 회로 구성은 생략된다. 도 11에 도시된 다이오드 회로(100)에서, 제2 전압 비교기(5)의 출력이 지연 회로(40)에 접속되어 있고, 지연 회로(40)의 출력이 제1 래치 회로(20)의 출력에 접속되어 있다. 지연 회로(40)는 입력 신호를 입력한 후라도 일정 시간 L 신호를 출력한 다음에, 일정 시간 후에 H 신호를 출력한다.

이 때문에, 도 12에 도시된 바와 같이, 애노드와 캐소드간 전압이 일순 반전되더라도, n채널 MOS 트랜지스터(2)의 게이트 전압은 반전되지 않고, 따라서 안정한 동작이 행해지는 다이오드 회로를 구성할 수 있다.

본 발명에 의하면, 두 단자간의 전압이 서로 비교되고, 그 크기의 비교 결과 에 의해 이들 두 단자 사이에 접속된 스위치 소자의 on/off 상태가 제어되기 때문에, 전력 소비가 작은 다이오드 회로가 제공될 수 있다.

Claims

애노드 단자와 캐소드 단자간의 전압을 비교하여 출력 전류를 제어하는 다이오드 회로에 있어서,

제1 전압원;

제2 전압원;

상기 캐소드 단자의 전압을, 상기 애노드 단자의 전압과 상기 제2 전압원의 전압의 합과 비교하여, 상기 캐소드 단자의 전압이 그 합보다 높은 경우에는 리셋 신호를 출력하는 제1 전압 비교기;

상기 애노드 단자의 전압을, 상기 캐소드 단자의 전압과 상기 제1 전압원의 전압의 합과 비교하여, 상기 애노드 단자의 전압이 그 합보다 높은 경우에는 세트 신호를 출력하는 제2 전압 비교기;

상기 애노드 단자와 상기 캐소드 단자에 접속된 스위치 회로;

상기 제1 전압 비교기로부터 리셋 신호가 입력될 때는 상기 스위치 회로를 off로 하는 제1 신호를 출력하고, 상기 제2 전압 비교기로부터 세트 신호가 입력될 때는 상기 스위치 회로를 on으로 하는 제2 신호를 출력하는 제1 래치 회로; 및

상기 애노드 단자에 접속된 애노드와 상기 캐소드 단자에 접속된 캐소드를 갖는 다이오드를 포함하는 것을 특징으로 하는 다이오드 회로.
제1항에 있어서, 상기 스위치 회로는, 애노드 단자에 접속되어 있는 소스 단자와 기판 단자를 가지고, 상기 제1 래치 회로의 출력에 접속되어 있는 게이트 단자를 가지며, 상기 캐소드 단자에 접속되어 있는 드레인 단자를 갖는 n채널 MOS 트랜지스터를 포함하고,

상기 제1 신호가 L 신호이고 상기 제2 신호가 H 신호인 것을 특징으로 하는 다이오드 회로.
제2항에 있어서, 상기 캐소드 단자의 전압과 제3 전압원의 전압의 합을 상기 애노드 단자의 전압과 비교하여, 상기 캐소드 단자의 전압과 제3 전압원의 전압의 합이 상기 애노드 단자의 전압보다 높은 경우에는 세트 신호를 출력하는 제3 전압 비교기;

상기 제1 래치 회로로부터 출력된 신호를 반전시켜 출력하는 제1 인버터;

상기 제1 인버터 회로부터 리셋 신호가 입력될 때는 L 신호를 출력하고 상기 제3 전압 비교기로부터 세트 신호가 입력될 때는 H 신호를 출력하는 제2 래치 회로; 및

상기 제2 래치 회로로부터 출력된 신호를 반전시켜 출력하는 제2인버터를 더 포함하고,

상기 제2 인버터 회로로부터 입력된 신호와 상기 제1 래치 회로로부터 입력된 신호 모두가 H 신호인 경우에 H 신호가 출력되며, H 신호가 아닌 적어도 하나의 신호가 입력되는 경우에 L 신호가 상기 n채널 MOS 트랜지스터의 게이트 단자에 출력되는 것을 특징으로 하는 다이오드 회로.
제1항에 있어서, 상기 제1 전압 비교기의 신호를 수신시 일정 시간 후에 상기 신호를 출력하는 지연 회로를 더 포함하는 것을 특징으로 하는 다이오드 회로.
제1항에 있어서, 상기 제1 전압원의 온도 특성은 상기 다이오드의 순방향 전압의 온도 특성과 부호가 동일한 것을 특징으로 하는 다이오드 회로.
제1항에 있어서, 상기 제2 전압 비교기의 세트 신호 출력으로 전압 비교기의 입력이 반전될 때의 시간부터 시작하여 신호가 출력될 때까지 지연 시간이 생기는 것을 특징으로 하는 다이오드 회로.
다이오드 회로에 있어서,

두 단자간의 전압을 서로 비교하여 상기 두 단자간의 전위차에 기인하여 출력을 반전시키는 제1 전압 비교기;

상기 두 단자간의 전압을 서로 비교하여 상기 두 단자간의 전위차에 기인하여 출력을 반전시키는 제2 전압 비교기;

상기 제1 전압 비교기의 출력과 상기 제2 전압 비교기의 출력이 입력되는 제어 회로; 및

상기 제어 회로의 출력에 따라 on/off 상태가 제어되는 스위치 회로를 포함하고,

상기 스위치 회로가 상기 두 단자간에 접속되어 있으며, 상기 스위치 회로의 on/off 상태가 두 단자간의 전압차에 따라 전환하는 것을 특징으로 하는 다이오드 회로.