JPS5815326A - ゲ−ト入力回路 - Google Patents

ゲ−ト入力回路

Info

Publication number
JPS5815326A
JPS5815326A JP56114202A JP11420281A JPS5815326A JP S5815326 A JPS5815326 A JP S5815326A JP 56114202 A JP56114202 A JP 56114202A JP 11420281 A JP11420281 A JP 11420281A JP S5815326 A JPS5815326 A JP S5815326A
Authority
JP
Japan
Prior art keywords
pull
gate
level
resistor
gate input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56114202A
Other languages
English (en)
Inventor
Hajime Kobayashi
肇 小林
Masaki Kune
久根　正樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP56114202A priority Critical patent/JPS5815326A/ja
Publication of JPS5815326A publication Critical patent/JPS5815326A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はゲート電圧をハイレベルあるいはローレベルに
固定するためのゲート入力回路に関する。
従来のゲート人力ＩＩ！は第１図に示す如く、インバー
タ１のゲートをローレベルに固定する場合プルダウン抵
抗２を直接前記ゲートとローレベルの関に接続していた
。ｔた籐２図に示す如く、インバータ１のゲートを１１
イレペルに固定する場合プルアップ抵抗３を直接前記ゲ
ートとハイレベルの間に接続していた。以下ｔｌＸ１ｗ
ＪＫ沿りて説明する。
！１図で、インバータｌのゲートにハイレベルの信号が
入って動作状態となる場合、ハイレベル信号が入ってい
る間プルダウン抵抗２を通して電流が流れ続行る。
このためゲート入力回路を使用している入力端子等では
消費電流が多くなり、−次電池で駆動する場合は電池の
寿命が短くなるｅｔｅ消費電流を押さえるために前記プ
ルダウンの抵抗値を大きくすると、雑音に弱くなる。
本発明はかかる欠点を除去したもので、その１的はゲー
ｈ信号入力時の消費電流を低波することにある。さらに
他の目的は、レベル固定時の雑音余裕ｌを大きくするこ
とにある。
以下！ｉ４！施例に基づ＾て本発明の詳細な説明する一
ＩＥ３図と第４図が本発明によるレベル固定回路である
。ｌはインバータ、２＃ｉプルダウン抵抗、３はプルア
ップ抵抗、４はスイッチング素子である。
以下Ｉ！３図について説明する。
インバータｌのゲーＦＶｃ入力がな一場合にけ。
スイッチング素子４をオンさせておき、プルダウン抵抗
２を通して前記ゲートはローレベルに固定されている。
次にハイレベルの信号が前記ゲートに入った場合に＃ｉ
、スイッチング素子４をオフさせる。これに１カプルダ
ウン２を流れゐ電流はしゃ断される。
このようにレベル固定抵抗を流れる電流がし中断される
ことに工す、システムの中にレベル固定回路を持った入
力ゲー４を多く使用してｂる場合。
その消費電流を大幅に削減できる。従って、−次電池を
利用したシステムに本発明を利用することＫよって電池
の寿命を伸ばすことが可能となった。
さらにレベル固定用抵抗を流れる電流がしゃ断されるこ
とから、ゲート入力信号がない場合のレベル固定用とし
ては低抵抗を利用することができ。
雑晋余裕贋の同上がなされる。
【図面の簡単な説明】
菖１図、第２図は従来のゲート入力回路で、１はインバ
ータ、２はレベル固定用プルダウン抵抗３けレベル固定
用プルアップ抵抗である。 菖３図、ＩＥｄ図は本発明によるゲート入力回路で、４
はスイッチング素子である。 以　　　上 出願人　株式会社諏訪精工舎 代理人　最　　上　　　　務 Ｓｓ 第１１！］ ｓＳ ＠３０ ｐｐ ＠４国

Claims (1)

    【特許請求の範囲】
  1. プルアップある論はプルダウン素子でゲート入力をハイ
    レベルあるいけローレベルに固定する１１路において、
    前記プルアップあるいけプルダウン素子に直列にスイッ
    チング素子を入れたことを特徴とするゲート入力回路。
JP56114202A 1981-07-21 1981-07-21 ゲ−ト入力回路 Pending JPS5815326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56114202A JPS5815326A (ja) 1981-07-21 1981-07-21 ゲ−ト入力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56114202A JPS5815326A (ja) 1981-07-21 1981-07-21 ゲ−ト入力回路

Publications (1)

Publication Number Publication Date
JPS5815326A true JPS5815326A (ja) 1983-01-28

Family

ID=14631757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56114202A Pending JPS5815326A (ja) 1981-07-21 1981-07-21 ゲ−ト入力回路

Country Status (1)

Country Link
JP (1) JPS5815326A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320756U (ja) * 1989-07-12 1991-02-28
JPH0478351A (ja) * 1990-07-20 1992-03-12 Yushi Hayashi 強制油圧差動機
JPH07202665A (ja) * 1993-12-28 1995-08-04 Nec Corp ドライバ／レシーバ回路
JP2010239202A (ja) * 2009-03-30 2010-10-21 Brother Ind Ltd 入力インタフェース回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320756U (ja) * 1989-07-12 1991-02-28
JPH081177Y2 (ja) * 1989-07-12 1996-01-17 株式会社神崎高級工機製作所 Ｈｓｔ式車軸駆動装置
JPH0478351A (ja) * 1990-07-20 1992-03-12 Yushi Hayashi 強制油圧差動機
JPH07202665A (ja) * 1993-12-28 1995-08-04 Nec Corp ドライバ／レシーバ回路
JP2010239202A (ja) * 2009-03-30 2010-10-21 Brother Ind Ltd 入力インタフェース回路

Similar Documents

Publication Publication Date Title
JPS5815326A (ja) ゲ−ト入力回路
JPS6021836Y2 (ja) 電子時計
JPH0450658Y2 (ja)
JPS5648721A (en) Integrated circuit
JPS5765927A (en) Logical operation circuit
JPS55129786A (en) Step motor mechanism for electronic watch
JPS58150329A (ja) ゲ−ト入力回路
JPS5534577A (en) Clock driver circuit
JPH0382931U (ja)
JPS54152429A (en) Contact information input circuit
JPS55142273A (en) Electronic watch
JPH0821838B2 (ja) 入出力回路
JPS5711535A (en) Integrated logical circuit
JPH0357316A (ja) プルアップ・プルダウン入力回路
JPS5779457A (en) Voltage comparing circuit
JPS59123129A (ja) リレ−ドライブ回路
JPS5717163A (en) Complementary integrated circuit
JPS5797219A (en) Chattering preventing circuit
JPS56162539A (en) Signal-line driving circuit
JPS55129785A (en) Step motor mechanism for electronic watch
JPH025613A (ja) スリーステート出力回路
JPS6468125A (en) Logic circuit
JPS61170130A (ja) 出力インバ−タの貫通電流防止回路
JPS6425617A (en) Output circuit
JPS5592030A (en) Switch circuit