JP2002359550A

JP2002359550A - スリープ・モードからの回復機能を有するディジタル制御式発振器

Info

Publication number: JP2002359550A
Application number: JP2002072789A
Authority: JP
Inventors: Richard Jordan; リチャード・ジョーダン; Anthony J Perri; アンソニー・ジェイ・ペリ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2001-04-05
Filing date: 2002-03-15
Publication date: 2002-12-13
Also published as: US20020145474A1; US6504442B2; TWI260856B

Abstract

(57)【要約】（修正有）【課題】スリープ・モードからの回復機能を有するデ
ィジタル制御式発振器を提供する。【解決手段】フィードバック・ループ３０４，３０
８，３１０，３１２，３１８が、調整可能周波数ループ
から発振信号を受信し、フィードバック・ループが発振
信号の誤差を検出し、この誤差にもとづき、誤差信号を
生成する。統合及び制御論理がフィードバック・ループ
から誤差信号を受信し、発振信号を所定の誤差範囲内に
維持する。また、ディジタル制御式発振器が一時的にパ
ワーダウンされるとき、調整可能周波数ループの前の動
作状態を保持する。一時的にパワーダウンされた後、デ
ィジタル制御式発振器がパワーアップされるとき、統合
及び制御論理が装置内に保持されたデータにもとづき、
調整可能周波数ループを前の動作状態から始動し、旧デ
ータにもとづく発振器調整を回避するように、フィード
バック・ループ及び誤差処理回路を再始動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に発振回路に関
し、特に遅延無しに、低電力スリープ・モードからの即
時回復を提供する、ディジタル制御式発振器に関する。

【０００２】

【従来の技術】発振器は今日、ポータブル通信装置（セ
ル電話）やコンピュータなど、多くの電子装置で使用さ
れている。また、異なるモードを有する集積回路チップ
は、動作電力を低く維持するために、非活動領域をパワ
ーダウンする必要がある。また、電源を小型化し、長持
ちさせるためにこれらの装置により消費される電力を低
減することが望ましい。

【０００３】こうした装置内での消費電力の１要因は、
発振器である。従って、発振信号が要求されないとき
に、発振器により消費される電力を低減または除去する
ことが望ましい。しかしながら、従来の発振器は、一般
に、安定な信号を生成するために起動期間を必要とす
る。従って、従来の回路では、起動期間に関連する時間
的不都合を回避するために、発振器が動作し続けること
が一般的であった。

【０００４】発振器の起動時間は、発振器が安定状態に
達するために必要な時間として定義される。現在、ほと
んどの発振器では、その発振器の水晶周波数及び増幅器
設計に応じて起動時間は数ミリ秒乃至数秒である。起動
時間は、発振器を使用する装置の温度が上昇すると更に
長くなる。この遅延の理由は、従来の発振器回路はパワ
ーアップすると、増幅用インバータの出力がバイアス抵
抗器を通じて入力をバイアスし始めるからである。バイ
アス抵抗器及び負荷キャパシタは大きく、増幅用インバ
ータの能力が不十分でありがちである。このことが、発
振器回路が適切なバイアス・レベルに達するのに、かな
りな遅延が生じる原因となる。起動後、発振器回路の損
失が発振回路を安定化させる（すなわち、ループ利得が
約１である）。

【０００５】従来の発振器の１例が、米国特許第５８３
４９８２号でみいだされる。図１に示されるこうした従
来の発振器は、コルピッツ型水晶発振器である。コルピ
ッツ型水晶発振器は、コレクタとエミッタ間及びベース
とエミッタ間に、それぞれ容量性リアクタンスを有し、
コレクタとベース間に、誘導性リアクタンスを有するバ
ルクハウゼン型発振器である。コルピッツ型水晶発振器
は誘導性リアクタンス素子として水晶共振器を使用す
る。

【０００６】図１を参照すると、従来のコルピッツ型発
振器は、発振トランジスタＱ₁、キャパシタＣ₁、キャパ
シタＣ₂、キャパシタＣ₃、水晶共振子Ｘ₁、及び４つの
抵抗器Ｒ₁乃至Ｒ₄を含む。キャパシタＣ₁は、コレクタ
とエミッタとの間の容量性リアクタンスとして作用す
る。キャパシタＣ₂は、ベースとエミッタとの間の容量
性リアクタンスとして作用する。直列接続される水晶発
振子Ｘ₁及びキャパシタＣ₃は、正のリアクタンスを有
し、コレクタとベースとの間の誘導性リアクタンスとし
て作用する。２つの抵抗器Ｒ₁及びＲ₂は電源電圧Ｖ_ccを
分圧する。２つの抵抗器Ｒ₁及びＲ₂の接続ポイントは、
発振トランジスタＱ₁のベースに接続される。その結
果、ベース電流Ｉ_B1が２つの抵抗器Ｒ₁及びＲ₂の抵抗値
により決定され、発振トランジスタＱ₁のベースに流れ
込む。発振トランジスタＱ₁のコレクタには、抵抗器Ｒ₄
の抵抗値により決定されるコレクタ電流Ｉ_C1が供給され
る。

【０００７】この種の発振器は、電源が供給された後、
発振器が安定状態に達するまでに長い起動時間を要す
る。従来のコルピッツ型水晶発振器では、電源電圧
Ｖ_cc、発振トランジスタＱ₁の接地エミッタ電流増幅率
β、及びコレクタ電流Ｉ_C1が、それぞれＶ_cc＝３Ｖ、β
＝１８０、Ｉ_C1＝０．３ｍＡにより与えられる。図２
は、前記の状態を示す。

【０００８】図２において、起動時間ＴＳは、電源が発
振器に供給された後に発振回路Ｑ₁の出力（ＡＣ電圧）
レベルＶ_oscが、発振器の安定状態での出力レベルＶ
_constの９０％に達するのに要する時間である。図２か
らわかるように、この従来の発振器の起動時間ＴＳは、
約５．５ミリ秒である。従来、発振トランジスタＱ₁の
コレクタ電流Ｉ_C1は、起動時間ＴＳを短縮するために増
加された。しかしながら、（発振器の起動特性を改善す
るために）発振トランジスタＱ₁のコレクタ電流Ｉ_C ₁が
大きいと発振器の消費電力が増加し好ましくない。

【０００９】従って、従来の発振器装置で見られるよう
な、電力または時間的な不都合を招かない新たなタイプ
の発振器回路が必要とされる。本発明は、発振器をシャ
ットオフすることにより、消費電力の低減または排除を
可能にする一方、要求時に遅延無く、また過剰な消費電
力を費やすことなく、発振器を即時にオンすることを可
能にする。

【００１０】

【発明が解決しようとする課題】従来の発振回路の前述
の及びその他の問題、不都合及び欠点を踏まえ本発明は
考案されたもので、その目的は、改善された発振回路を
提供することである。

【００１１】

【課題を解決するための手段】前述の目的を達成するた
めに、本発明の１態様によれば、発振器をシャットオフ
する前の発振器の状態を保持する状態回路と、発振器が
オンされるときに、発振器を保管された状態に復元する
方法とを含む、ディジタル制御式発振器が提供される。

【００１２】このディジタル制御式発振器はまた、発振
信号を生成する調整可能周波数ループを含む。状態回路
が、発振器をシャットオフする前の調整可能周波数ルー
プの状態を保持する。ここで調整可能周波数ループの"
状態"とは、発振信号の周波数を指し示す。本発明は、
ホールド信号の受信時に発振器の状態を保管するよう
に、状態回路を制御する統合及び制御論理を含む。ホー
ルド信号が不在のとき、統合及び制御論理は、発振器に
より出力される発振信号の周波数を保持する。このディ
ジタル制御式発振器はまた、好適には、発振器により出
力される発振信号の周波数を、所定範囲内に維持する誤
差ループを含む。イネーブル信号の受信時に復元回路が
保管された状態にもとづき、発振器に即時発振信号を出
力させる。

【００１３】別の実施例では、本発明は、発振信号を生
成するように適応化された調整可能信号生成回路を含
む、ディジタル制御式発振器を提供する。フィードバッ
ク・ループが、調整可能信号生成回路から発振信号を受
信する。フィードバック・ループが発振信号の誤差を検
出し、この誤差にもとづき誤差信号を生成する。制御論
理回路がフィードバック・ループから誤差信号を受信
し、発振信号を所定の誤差範囲内に維持する。また、デ
ィジタル制御式発振器が一時的にパワーダウンされると
き、調整可能信号生成回路に接続される状態装置が、調
整可能信号生成回路の前の動作状態を保持する。

【００１４】一時的にパワーダウンされた後、ディジタ
ル制御式発振器がパワーアップされるとき、制御論理が
状態装置内に保持されたデータにもとづき、調整可能信
号生成回路を前の動作状態から始動する。ここで"前の
動作状態"とは、発振信号の前の周波数を含む。パワー
アップされる際、ディジタル制御式発振器は、最初にフ
ィードバック・ループを通じて発振信号を処理すること
なく、状態装置内に保持される前の動作状態にもとづき
即時発振信号を出力する。しかしながら、ディジタル制
御式発振器がパワーアップされ、正規状態に復帰する
と、発振信号がフィードバック・ループを通じて処理さ
れ、発振信号の周波数を所定の周波数範囲内に維持す
る。

【００１５】本発明の重要な特徴は、発振器が一時的に
パワーダウンされるとき、調整可能信号生成回路及びフ
ィードバック・ループが、電力を消費しない点である。

【００１６】

【発明の実施の形態】前述のように、従来の発振器は一
般に、低電力からの獲得時間（acquisitiontime）が余
りに長いために、いつでもパワーアップされる必要があ
る。本発明は、発振器の状態が保管されるシャットオフ
可能なディジタル制御式発振器を提供する。状態（例え
ば、周波数、プロセス効果、温度効果など）が保管され
るのでディジタル制御式発振器は、発振器による周波数
や位相などのチェック及び調整に関連する遅延無しに、
前の状態から即時再始動される。

【００１７】本発明は、発振器が必要とされなくなる
と、クロックを停止し、リング発振器をシャットオフす
る。発振器の状態が保管され、再始動時にリング発振器
が同じ周波数で始動する。従って本発明は、クロックを
同期式に開始及び停止する能力、及び動作状態を記憶
し、シャットダウンし、その後、記憶済み動作状態を即
時再適用する能力を提供する。回路はシャットオフ時に
は電力を消費せず、実質的な省電力化を達成する。

【００１８】図３は本発明の１実施例を示す。図３に示
される発振器回路は、調整可能周波数ループ３００を含
み、これは内部発振信号を生成するインバータを含む。
調整可能周波数ループ３００により出力される内部発振
信号は、分周器３０２に供給される。分周器３０２はサ
ーボ分周（SERVO Div）信号により制御され、この信号
は、サーボ発振／２すなわち基本サーボ発振信号が、回
路からの最終的な発振信号出力として、分周器３０２か
ら出力されるか否かを決定する。

【００１９】調整可能周波数ループ３００はまた、内部
発振信号をカウンタ３０４にも供給し、この例では、カ
ウンタ３０４は、Ｎが２５６にセットされる固定カウン
タである。カウンタ３０４は、非同期の開始信号及び停
止信号を受け取る。開始信号はカウンタ２５６を初期化
し、カウンタは停止信号を受信するまで各クロック・サ
イクル（内部発振）につき１減分する。カウンタは０を
通過してカウントし、これは事実上、（内部発信周波数
での）Ｎカウントと、（基準周波数での）プログラム分
周器３０６との差の２の補数誤差表現を生成する。

【００２０】カウンタ３０４はプログラム分周器３０６
により制御され、後者はカウンタを開始及び停止し、調
整可能周波数ループ３００により出力される信号の周波
数を制御する。プログラム分周器３０６は、フィルタ・
カウンタ３１４から入力を受信する。フィルタ・カウン
タ３１４により要求される調整の大きさは、発振器が獲
得モード（ＡＣＱフィルタ）かトラッキング・モード
（ＴＲＫフィルタ）かに依存する。より詳細には、マル
チプレクサ３１６が獲得フィルタ信号またはトラッキン
グ・フィルタ信号を供給し、フィルタ・カウンタ３１４
の大きさを制御する。フィルタ・カウンタ３１４は、プ
ログラム分周器３０６が、カウンタ３０４に送出される
開始信号と停止信号との間を循環するサイクル数を制御
する。これは誤差のマルチサイクル累算を可能にする。

【００２１】カウンタ３０４は、２の補数誤差オフセッ
トを誤差累算器３０８に出力する。誤差累算器３０８も
プログラム分周器３０６により生成される停止信号の制
御に従う。誤差累算器３０８は、プログラム分周器３０
６の各サイクルの完了後に、カウンタ３０４からの誤差
出力を合計する。フィルタ・カウンタ３１４の設定は、
誤差出力が累算される回数を決定する。誤差は正負の両
方を取り得るので、誤差累算器３０８は、加算及び減算
の両方を実行可能でなければならない。誤差累算器３０
８は、カウンタ３０４の最大許容誤差出力と、フィルタ
・カウンタ３１４の最大許容カウントとの積を保持でき
るように十分に大きくなければならない。システムがタ
ーゲット周波数にロックされるとき、誤差累算器３０８
は非常に小さな値を加減算しており、そのため０近辺に
留まるはずである。

【００２２】次に、信号が誤差平均化ユニット３１０を
通じて処理される。これはフィルタ・カウンタ３１４の
指示に従い作用し、誤差オフセットをフィルタ・カウン
タ３１４の出力に応じて特定量により除算する。フィル
タ・カウンタ３１４がそのカウントを完了した後、誤差
平均化ユニット３１０が、誤差累算器３０８に記憶され
た累積誤差をフィルタ・カウンタ３１４のカウント回数
により除算する。最終結果は、プログラム分周器３０６
の各ループでの平均誤差である。この除算は、フィルタ
・カウンタ３１４を２進カウント（１、２、４、８な
ど）だけに制限することにより単純化され、シフト回路
により達成される。マルチプレクサ３１６により提供さ
れるＡＣＱフィルタまたはＴＲＫフィルタのディジタル
値は、フィルタ・カウンタ３１４に直接ロードされるよ
うに、またマルチプレクサ３１６による誤差平均化ユニ
ット３１０の選択を制御するように定義され、これによ
り簡明な除算方法が提供される。

【００２３】誤差平均化ユニット３１０からの情報を使
用することにより、エラー・ツー・ブースト（error to
boost）アルゴリズム・エンジン３１２が、発振信号を
所望範囲内に維持するための周波数の変更量を出力す
る。エラー・ツー・ブースト・アルゴリズム・エンジン
３１２は、誤差の大きさを統合及び制御論理ユニット３
１８の機能範囲内の値に変換する。この回路は、Ｎカウ
ンタ及びＤカウンタを周波数訂正回路から切り離す。従
って、システム全体の変更無しにシステムの何れの部分
に対しても変更が可能である。例えば、誤差出力が４で
除算され、周波数の調整量が提供される。前述の場合に
は、４未満の誤差は周波数の変更を生じない。この"無
変更"領域のサイズは、全てのプロセス、電圧、及び温
度の組み合わせに対して観測される、最大単一ステップ
遅延の関数である。換言すると、最大可能単一ステップ
遅延は、達成可能な最小の周波数調整を定義する。

【００２４】エラー・ツー・ブースト・アルゴリズム・
エンジン３１２からのこの制御情報は、統合及び制御論
理ユニット３１８を通じて処理され、次に調整可能周波
数ループ３００に戻され、そこで出力発振信号の周波数
が変更される。

【００２５】更に、本発明は統合及び制御論理ユニット
３１８に入力される、ホールド及びフォース（force）
入力を含む。ホールド及びフォース入力は発振回路への
外部入力であり、これは発振信号が一時的に必要とされ
ないこと、及び発振回路がパワーダウン可能であること
を示す。より詳細には、"ホールド"信号は、発振器がパ
ワーダウン可能なことを示し、"フォース"信号は発振回
路をデバッグするために使用される。フォース信号は、
統合及び制御ユニット３１８を独立に上書きするために
使用される。これらは調整可能周波数ループ３００の直
接制御を可能にする。

【００２６】統合及び制御論理が、発振器がパワーダウ
ン可能なことを示す場合、調整可能周波数ループ３００
が静的ホールド状態に制御される。更に、統合及び制御
ユニット３１８が調整可能周波数ループ３００の状態を
保持し、ホールド信号の受信時にプログラム分周器３０
６をシャットダウンする。それ以外では、プログラム分
周器３０６は動作を継続する。調整可能周波数ループ３
００がホールド状態で発振信号を出力しないとき、発振
回路内の装置（３０２、３０４、３０８、３１０、３１
２、３１４、３１６）は動作せず、電力を消費しない。
プログラム分周器３０６は一般に外部基準により刻時さ
れるので、本質的にシャットダウンされる必要がある。

【００２７】イネーブル信号の受信時に、調整可能周波
数ループ３００が即時、統合及び制御論理３１８により
保持されるその前の状態に確立され、発振器が遅延無
く、即時前の発振信号を出力する。図３に示されるよう
に、イネーブル信号はプログラム分周器３０６にも供給
され、その動作を再活動化する。従って、本発明は、発
振器をシャットオフする前に、発振器の保管された状態
を保持する状態回路３１８と、発振器がオンされると
き、発振器を保管された状態に復元する復元回路（例え
ばイネーブル信号）とを含む。統合及び制御論理３１８
は、発振器をシャットオフする前に、調整可能周波数ル
ープ３００の状態を保持する。ホールド信号が不在の場
合、統合及び制御論理３１８は、発振器により出力され
る発振信号の周波数を保持する。誤差ループ（３０４、
３０８、３１０、３１２、３１８など）は、発振器によ
り出力される発振信号の周波数を所定範囲内に維持す
る。

【００２８】図３に示される回路内で処理される信号の
タイミングが、図４に示される。詳細には、図４に示さ
れるように、ホールド信号がハイになるとき、イネーブ
ル信号がロウになり、内部発振信号をシャットオフす
る。ホールド信号がロウになると、直ちにイネーブル信
号がハイになり、内部発振信号が即時（遅延無く）開始
する。

【００２９】好適な実施例では、本発明は静的遅延制御
を受け入れる周波数ループを含む。統合及び制御論理ユ
ニット３１８は静的ラッチ内にループ制御情報を記憶
し、クロックが非活動化されるとき、これらのラッチ内
にそれらの状態が電力を消費することなく保持される。

【００３０】前述のように、本発明は発振信号（内部発
振信号）を生成する調整可能信号生成回路３００を含
む。フィードバック・ループ（３０４、３０８、３１
０、３１２、３１８など）が発振信号を受信し、発振信
号の誤差を検出し、誤差信号を生成する。制御論理回路
３１８がフィードバック・ループから誤差信号を受信
し、発振信号を所定誤差範囲内に維持する。また、制御
論理回路３１８は調整可能信号生成回路３００に接続さ
れ、ディジタル制御式発振器が一時的にパワーダウンさ
れるときに、調整可能信号生成回路３００の前の動作状
態を保持する。

【００３１】ディジタル制御式発振器が一時的にパワー
ダウンされた後、パワーアップされるとき、制御論理回
路３１８はそこに保持されるデータにもとづき、調整可
能信号生成回路を前の動作状態で始動する。ここで"前
の動作状態"とは、発振信号の前の周波数、前のプロセ
ス効果、前の温度効果などを含む。パワーアップされる
際、ディジタル制御式発振器は、最初にフィードバック
・ループを通じて発振信号を処理することなく、状態装
置内に保持される前の動作状態にもとづき、即時発振信
号を出力する。しかしながら、ディジタル制御式発振器
がパワーアップされ、正規状態に復帰すると、発振信号
がフィードバック・ループを通じて処理され、フィード
バック・ループは発振信号の周波数を所定の周波数範囲
内に維持する。

【００３２】本発明の重要な特徴は、発振器が一時的に
パワーダウンされるとき、調整可能信号生成回路及びフ
ィードバック・ループが電力を消費しない点である。本
発明は、発振器の状態が保管されるシャットオフ可能な
ディジタル制御式発振器を提供する。前の状態が保管さ
れるのでディジタル制御式発振器は、発振器による周波
数や位相などのチェック及び調整に関連する遅延無し
に、前の状態から即時再始動される。本発明は、発振器
が必要とされなくなるとクロックを停止し、リング発振
器をシャットオフする。従って、本発明は、クロックを
同期式に開始及び停止する能力及び動作状態を記憶し、
シャットダウンし、その後、記憶済みの動作状態を即時
再適用する能力を提供する。回路は使用不可時には電力
を消費せず、実質的な省電力化を達成する。

【００３３】本発明は好適な実施例に関して述べられて
きたが、当業者であれば、本発明がその趣旨及び範囲内
で変更され得ることが理解できよう。

【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００３５】（１）ディジタル制御式発振器であって、
前記発振器をシャットオフする前の、前記発振器の状態
を保持する状態回路と、前記発振器が再度オンされると
きに、前記発振器の前記状態を復元する再始動回路とを
含む、発振器。（２）発振信号を生成する調整可能な周波数ループを含
み、前記状態回路が、前記発振器をシャットオフする前
の前記調整可能周波数ループの状態を保持する、前記
（１）記載の発振器。（３）前記調整可能な周波数ループの前記状態が、前記
発振信号の周波数を含む、前記（２）記載の発振器。（４）ホールド信号の受信時に、前記発振器の前記状態
を保管するように、前記状態回路を制御する統合及び制
御論理を含む、前記（１）記載の発振器。（５）前記ホールド信号が不在のとき、前記統合及び制
御論理が、前記発振器により出力される発振信号の周波
数を保持する、前記（４）記載の発振器。（６）前記発振器により出力される発振信号の周波数
を、所定範囲内に維持する誤差ループを含む、前記
（１）記載の発振器。（７）イネーブル信号の受信時に、前記再始動回路が前
記発振器の前記状態にもとづき、前記発振器に即時発振
信号を出力させる、前記（１）記載の発振器。（８）ディジタル制御式発振器であって、発振信号を生
成する調整可能信号生成回路と、前記調整可能信号生成
回路から前記発振信号を受信し、該発振信号の誤差を検
出し、前記誤差にもとづき、誤差信号を生成するフィー
ドバック・ループと、前記フィードバック・ループから
前記誤差信号を受信し、前記発振信号を所定の誤差範囲
内に維持する制御論理回路と、前記調整可能信号生成回
路に接続される状態装置とを含み、前記発振器が一時的
にパワーダウンされるとき、前記状態装置が前記調整可
能信号生成回路の前の動作状態を保持する、発振器。（９）前記発振器が一時的にパワーダウンされた後、再
度パワーアップされるとき、前記制御論理が前記状態装
置内に保持されたデータにもとづき、前記調整可能信号
生成回路を前記前の動作状態から始動する、前記（８）
記載の発振器。（１０）前記前の動作状態が前記発振信号の周波数を含
む、前記（９）記載の発振器。（１１）パワーアップされる際、前記発振器が最初に前
記フィードバック・ループを通じ前記発振信号を処理す
ることなく、前記状態装置内に保持される前記前の動作
状態にもとづき、即時前記発振信号を出力する、前記
（９）記載の発振器。（１２）パワーアップされた後、前記発振信号が前記フ
ィードバック・ループを通じて処理される、前記（１
１）記載の発振器。（１３）前記発振器が一時的にパワーダウンされると
き、前記調整可能信号生成回路及び前記フィードバック
・ループが電力を消費しない、前記（８）記載の発振
器。（１４）ディジタル制御式発振器であって、発振信号を
生成する調整可能信号生成回路と、前記調整可能信号生
成回路から前記発振信号を受信し、該発振信号の誤差を
検出し、前記誤差にもとづき誤差信号を生成するフィー
ドバック・ループと、前記フィードバック・ループから
前記誤差信号を受信し、前記発振信号を所定の誤差範囲
内に維持する制御論理回路と、前記調整可能信号生成回
路に接続される状態装置とを含み、前記発振器が一時的
にパワーダウンされるとき、前記状態装置が前記調整可
能信号生成回路の前の動作状態を保持し、前記発振器が
一時的にパワーダウンされるとき、前記調整可能信号生
成回路及び前記フィードバック・ループが電力を消費し
ない発振器。（１５）前記発振器が一時的にパワーダウンされた後、
再度パワーアップされるとき、前記制御論理が前記状態
装置内に保持されたデータにもとづき、前記調整可能信
号生成回路を前記前の動作状態から始動する、前記（１
４）記載の発振器。（１６）前記前の動作状態が前記発振信号の周波数を含
む、前記（１５）記載の発振器。（１７）パワーアップされる際、前記発振器が最初に前
記フィードバック・ループを通じて前記発振信号を処理
することなく、前記状態装置内に保持される前記前の動
作状態にもとづき、即時前記発振信号を出力する、前記
（１５）記載の発振器。（１８）パワーアップされた後、前記発振信号が前記フ
ィードバック・ループを通じて処理される、前記（１
７）記載の発振器。

【図面の簡単な説明】

【図１】従来の発振回路を示す図である。

【図２】図１に示される回路の性能を示すグラフであ
る。

【図３】本発明の発振回路を示す図である。

【図４】図３に示される回路内で処理される信号の状態
を示すタイミング信号図である。

【符号の説明】３００調整可能周波数ループ３０２分周器３０４カウンタ３０６プログラム分周器３０８誤差累算器３１０誤差平均化ユニット３１２エラー・ツー・ブースト・アルゴリズム・エン
ジン３１４フィルタ・カウンタ３１６マルチプレクサ３１８制御論理ユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者リチャード・ジョーダンアメリカ合衆国05461、バーモント州ハイネスバーグ、モリー・ウェイ 142 (72)発明者アンソニー・ジェイ・ペリアメリカ合衆国05465、バーモント州ジェリコー、クリスト・レーン６Ｆターム(参考） 5J106 AA05 CC53 DD10 DD13 DD17 GG01 JJ01 KK02 KK28 KK40 LL01

Claims

【特許請求の範囲】

【請求項１】ディジタル制御式発振器であって、前記発振器をシャットオフする前の、前記発振器の状態
を保持する状態回路と、前記発振器が再度オンされるときに、前記発振器の前記
状態を復元する再始動回路とを含む、発振器。
【請求項２】発振信号を生成する調整可能な周波数ルー
プを含み、前記状態回路が、前記発振器をシャットオフ
する前の前記調整可能周波数ループの状態を保持する、
請求項１記載の発振器。
【請求項３】前記調整可能な周波数ループの前記状態
が、前記発振信号の周波数を含む、請求項２記載の発振
器。
【請求項４】ホールド信号の受信時に、前記発振器の前
記状態を保管するように、前記状態回路を制御する統合
及び制御論理を含む、請求項１記載の発振器。
【請求項５】前記ホールド信号が不在のとき、前記統合
及び制御論理が、前記発振器により出力される発振信号
の周波数を保持する、請求項４記載の発振器。
【請求項６】前記発振器により出力される発振信号の周
波数を、所定範囲内に維持する誤差ループを含む、請求
項１記載の発振器。
【請求項７】イネーブル信号の受信時に、前記再始動回
路が前記発振器の前記状態にもとづき、前記発振器に即
時発振信号を出力させる、請求項１記載の発振器。
【請求項８】ディジタル制御式発振器であって、発振信号を生成する調整可能信号生成回路と、前記調整可能信号生成回路から前記発振信号を受信し、
該発振信号の誤差を検出し、前記誤差にもとづき、誤差
信号を生成するフィードバック・ループと、前記フィードバック・ループから前記誤差信号を受信
し、前記発振信号を所定の誤差範囲内に維持する制御論
理回路と、前記調整可能信号生成回路に接続される状態装置とを含
み、前記発振器が一時的にパワーダウンされるとき、前
記状態装置が前記調整可能信号生成回路の前の動作状態
を保持する、発振器。
【請求項９】前記発振器が一時的にパワーダウンされた
後、再度パワーアップされるとき、前記制御論理が前記
状態装置内に保持されたデータにもとづき、前記調整可
能信号生成回路を前記前の動作状態から始動する、請求
項８記載の発振器。
【請求項１０】前記前の動作状態が前記発振信号の周波
数を含む、請求項９記載の発振器。
【請求項１１】パワーアップされる際、前記発振器が最
初に前記フィードバック・ループを通じ前記発振信号を
処理することなく、前記状態装置内に保持される前記前
の動作状態にもとづき、即時前記発振信号を出力する、
請求項９記載の発振器。
【請求項１２】パワーアップされた後、前記発振信号が
前記フィードバック・ループを通じて処理される、請求
項１１記載の発振器。
【請求項１３】前記発振器が一時的にパワーダウンされ
るとき、前記調整可能信号生成回路及び前記フィードバ
ック・ループが電力を消費しない、請求項８記載の発振
器。
【請求項１４】ディジタル制御式発振器であって、発振信号を生成する調整可能信号生成回路と、前記調整可能信号生成回路から前記発振信号を受信し、
該発振信号の誤差を検出し、前記誤差にもとづき誤差信
号を生成するフィードバック・ループと、前記フィードバック・ループから前記誤差信号を受信
し、前記発振信号を所定の誤差範囲内に維持する制御論
理回路と、前記調整可能信号生成回路に接続される状態装置とを含
み、前記発振器が一時的にパワーダウンされるとき、前
記状態装置が前記調整可能信号生成回路の前の動作状態
を保持し、前記発振器が一時的にパワーダウンされるとき、前記調
整可能信号生成回路及び前記フィードバック・ループが
電力を消費しない発振器。
【請求項１５】前記発振器が一時的にパワーダウンされ
た後、再度パワーアップされるとき、前記制御論理が前
記状態装置内に保持されたデータにもとづき、前記調整
可能信号生成回路を前記前の動作状態から始動する、請
求項１４記載の発振器。
【請求項１６】前記前の動作状態が前記発振信号の周波
数を含む、請求項１５記載の発振器。
【請求項１７】パワーアップされる際、前記発振器が最
初に前記フィードバック・ループを通じて前記発振信号
を処理することなく、前記状態装置内に保持される前記
前の動作状態にもとづき、即時前記発振信号を出力す
る、請求項１５記載の発振器。
【請求項１８】パワーアップされた後、前記発振信号が
前記フィードバック・ループを通じて処理される、請求
項１７記載の発振器。