TWI260856B - Digitally controlled oscillator with recovery from sleep mode - Google Patents
Digitally controlled oscillator with recovery from sleep mode Download PDFInfo
- Publication number
- TWI260856B TWI260856B TW091106652A TW91106652A TWI260856B TW I260856 B TWI260856 B TW I260856B TW 091106652 A TW091106652 A TW 091106652A TW 91106652 A TW91106652 A TW 91106652A TW I260856 B TWI260856 B TW I260856B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- digitally controlled
- controlled oscillator
- oscillator
- state
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title description 2
- 230000010355 oscillation Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 5
- 230000002277 temperature effect Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 150000003839 salts Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
1260856 A7
發明背景 發明領域 本發明概g之係關於振盈電 ^ 7 ^ 派盈电路且更明確地說係關於一 數位控制振盪器，且基 以振盪為可在無任何延遲之下自低功 率睡眠模式立即恢復。 相關技術說明 振盪器使用於許多電流電 (行動電話）與電腦。除此之 晶片需要能夠關閉無作用區 降低該等裝置所消耗之功率 更久。 子裝置’例如可攜式通訊裝置 外’具有不同模式之積體電路 以使運作功率維持很低。最好 以使電源可變得更小且維持得 ㈣裝置之-功率消耗源是振盡器。因&，當不需要振 盡信號時，最好降低或消除振盈器所消耗之功率。但是， 傳統之振盡器通常需要—啟始週期方能產生一穩定信號。 因此’傳統電路通常允許㈣器繼續運作以避免相關於啟 始週期之時間損耗。 振盘器之啟始週期是定義成為達到穩態所需之時 間。目刚，就大多數振盪器而言，視振盪器之晶體頻率與 放大器設計而定，啟始時間可自數毫秒至數秒。當使用振 盪器之裝置之溫度增加時，啟始時間可能更長。延遲之原 因是當傳統之振盪器電路受到啟動時，放大反相器之輸出 開始經由一偏壓電阻器來偏壓輸入。偏壓電阻器與負載電 谷器很大且放大反相器可能很弱。這導致振盪器電路需要 相¥延遲方可達到適當之偏壓位準。在啟動之後，振還号 O:\77\77623-921121 .DOC - 4 -
1260856 五、發明説明（2 電路之損耗導致振盪器電路變成穩定（亦即迴圈增益大約 是一）。 傳統振盪器之一範例顯示於美國專利第5,834,982號，且 在此提及該專利以供參考。此種傳統振盪器，如圖i所 不，是一科爾皮茲（C〇lpitts)型晶體振盪器。科爾皮茲型振 盪器是巴克豪森（Barkhausen)型振盪器，且在集極及射極之 間與在基極及射極之間分別具有電容性電抗，且在集極及 基極之間具有一電感性電抗。科爾皮茲型晶體振盪器使用 一晶體共振器做為電感性電抗裝置。 請參看圖1，傳統之科爾皮茲型振盪器包含一振盪電晶 體Q，一電容器ς, 一電容器^，一電容器ς，一晶體共 振器不，與四電阻器々I電容^充當集極與射極狀 電容性電抗。電容器q充當基極與射極間之電容性電抗 。晶體共振器不與電容器C3之串聯具有一正電抗且充當 集極與基極間之電感性電抗二電阻器巧與矣分割電源電 壓4二電阻器#與尽之連接點連接至振盪電晶體q之基 極。因此，基極電流‘是由二電阻器$與矣之電阻值來 決定，且流入振堡電晶體β之基極。振堡電晶體q之集 極具有一集極電流/〇,而此集極電流是由電阻器矣之電阻 值來決定。 此種振盪器在獲得電源供應之後需要一段很長之啟始時 間直到振|器達到穩態為止。在傳统 砰祝I村爾皮茲型晶體振 虚器中’電源電壓匕，振盪電晶體Q之接地射極 因數户，與集極電流/C,是分別給定為匕=3ν，卯， O:\77\77623-921121.DOC _ 5 · 本紙張尺⑽用中國國家標準(c‘ A4規格(⑽χ 297公爱1 1260856 ---^___B7 五、發明説明（3 ) " —-— ζπ=〇·3 mA圖2展示前述之情形。 在圖2中，啟始時間TS是定義成為所需之一段時間，其 中振盪電路β之一輸出（交流電壓）位準。達到，在電源 供應至該振盪器之後，該振盪器之穩態輸出位準匕咖之 90%。如自圖2中應可瞭解，很明顯地此傳統振盪器之啟 始時間TS是大約5·5亳秒。傳統上，振盪電晶體β之集極 電流心受到增加以降低啟始時間TS。但是，如果振盪電晶 體Q之集極電流4很大（以改善振盪器之啟始特性），則很 不幸地振盪器之功率消耗將增加。 因此，需要一種不會導致會出現於傳統振盪器裝置之功 率或時間損耗之新型振盪器電路。下述之本發明允許振盪 器受到關閉以降低或消除功率消耗，而仍允許，當有必要 時’在無延遲與無過度之功率消耗之下，振盪器立刻開 啟。 發明摘要 有蓉於傳統振盪器電路之前述與其他問題，缺點，與壞 處，本發明受到設計，且本發明之_目標是提供一改良之 振盪電路。 為達成前所建議之該（等）目標，根據本發明之一方面， -數位控制振遭器與方法受到提供，其中該數位控制振盪 益包含-狀態電路，以維持在關閉振蓋器之前之㈣器狀
態’且該方法是用以，當振湯哭A 盖杰又到開啟時，恢復振盪器 成為儲存之狀態。 數位控制振盈器也包含一可綱款J|：S古 3 τ調整頻率迴圈，以產生一振 O:\77\77623-921121 .DOC ^ g ^張尺度國家標準(CNS) A4規格(210X297公$---—___ 1260856 A7
1260856 五、發明説明（ 盪器獲得啟動且回到正常遝竹夕你 Λ 吊連作之後，振盪信號是經由回授 迴圈受到處理，以維持振盪作骑 盈七號之頻率於預先決定之頻率 乾圍以内。 本發明之一重要特點是，去々湯 二 疋田振盪為暫時受到關閉時，可 調整信號產生電路與回授迴圈未消耗功率。 附圖簡短說明 參照附圖來閱讀本發明之該(等)較佳實例之下列詳細說 明應可更加瞭解本發明之前述及其他目標’方面與優點， 其中： 圖1是一傳統振盪電路之示意圖； 圖2是一展示圖1所示之電路之性能的圖形； 圖3是本原創性振盪電路之示意圖；且 圖4是-時序信號圖，以展示圖3所示之電路所處理之信 號的狀態。 發明較佳實例之詳細說明 如前所討論，因為自低功率回復之擷取時間過長，所以 傳統之振盈器通常需要一直獲得供電。本發明展現—可受 到關閉之數位控制振盘器，其中㈣器之狀態受到儲存。 因為狀態（例如，頻率’程序效應，溫度效應等）受到儲 存，所以數位控制振盈器可立刻以其之先前狀態來啟始， 且沒有相關於振盪器檢查與調整頻率，相位等之任何延 遲。 當無需振盪器時，本發明停止時脈並關閉環振盪器。振 盪1§之狀態受到儲存，以致當重新啟動時，環振盪器將啟
O:\77\77623-921121 .DOC 本紙張尺度適财S 8家料(CNS) Α4規格(2i〇x撕公董） 1260856 A7
1260856 五、發明説明（ 工态316傳送擷取濾波器信號或追蹤濾波器信號以控制濾 波計數器314之大小。濾波計數器314控制程式除法器3〇6 在啟始信號及停止信號傳送至計數器3〇4之間經過的周期 數目。這允許誤差之多重周期累積。 計數器304輸出2補數誤差偏移至誤差累積器3〇8，而誤 差累積态308也受到程式除法器3〇6所產生之積存信號之控 制。在程式除法器306之每一周期結束之後，誤差累積: 308相加來自計數器304之誤差輸出。濾波計數器314之: 疋決定誤差輸出受到累積之次數。因為誤差可為正與負， 所以累積器308必須能夠執行加法以及減法，累積器必 須大至足以保存一值，且該值是計數器3〇4之最大允許誤 差輸出乘以濾波計數器314之最大允許計數。當系統鎖= 標的頻率時，累積器應增加與減少很小之值，因而維持於 或接近於零。 。。該信號接著受到誤差平均單元310之處理，而誤差平均 單兀310沿遽波計數器314之方向動作以使誤差偏移除以一 特定量，其中該特定量決定於遽波計數器314之輸出。在 濾波計數器314完成其之計數之後，誤差平均單元31〇使得 儲存方、308之累積块差除以濾波計數器314受到計數之次數 。最終=結果是程式除法器裏之每—迴圈之平均誤差。 除法疋錯由一移位雷政决—士、 4+ » 路笊70成，其中由於濾波計數界314 只限於二進位計數（1，2,4,8等），所以該移位電路可 文到間化。多工器316所提供之ACQ/丁狀遽波器之數位值 受到定義’以致他們可直接載入於濾波計數器314，以及 -10- X 297^57
O:\77\77623-921121 .DOC 本紙張尺度適财關家標準(CNS) A4規格— l26〇856 -------- B7 太、發明説明（8 =誤差平均單元31()之多工器316選擇， 除法之優雅方法。 杈供執仃 法=:二？，均單元31。之資訊，誤差增 作，：_買’而頻率應改變該數量以維持振盪 m “ β W“引擎312轉換誤差之大 =為-f值落於積分與控制邏輯單幻18之功能 二：：：差增幅引擎312將料數器解耦合成為分數 :刀之分子且將D計數器解•合為分母。N計數器在圖3以 固疋N3 04表之且D計數器在圖3以程式除法器3〇6表之。 因此，在無需迫使整個系統受到修改之下，系統之任一部 份可受到改變。例如，誤差輸出可除以四以提供頻率應受 到調整之數量。在如前所述之情形中，小於四之誤差將不 會導致頻率之改變。此"無改變，，區之大小是最大單一步階 延遲之函數，其中該最大單一步階延遲會出現於所有= 序，電壓，與溫度之組合。《句話說，最大之可能單一步 階延遲定義最小之可達成頻率調整。 。。來自演算法引擎312之此控制資訊經由積分與控制邏輯 單元318受到處理，並傳回至可調整頻率迴圈3〇〇，以修改 可調整頻率迴圈300所輸出之振盪信號之頻率。 除此之外，本發明包含通往積分與控制邏輯單元318之 保持與強迫輸入。保持與強迫輸入是振|電路之外部輸 入，以顯示暫時不需要振盪信號且振盪電路可關閉。更明 確地說，”保持”信號顯示振盪器可關閉，而”強迫,，信號是 用以除錯振盪電路。強迫信號可用以獨立地拒絕積分與控 •11
O:\77\77623-921121.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 126(^^。6652 號專 中文說明書替換頁(93年 五、發明説明（ 圖3所不之電路所處 日日淡Κ4 k號的時序展示於圖4。更 明確地說，如圖4所干，米w 又 ’、*保持信號變高時，致能信號變 低以關閉内部振盪信號一 B仅& η山α 观旦保持信號變低，則致能信號 變兩且内部振盪信號立刻 .^ 開始（在無任何延遲之下），如圖 4所不。 θ jr較佳實财，本發日m接受靜態延遲控制之頻 二2冑刀與控制邈輯單元318健存迴圈控制資訊於靜 m當時脈受到解致動時，㈣鎖存器將使用零 功率來保持他們之狀態。 因此，如前所示’本發明包含-可調整信號產生電路 、產生振盪k唬（internal osc)。回授迴圈（3〇4，3〇8 、310 312，318等)接收振盈信號，並偵測振|信號之誤 差 '產生：誤差信號。控制邏輯電路318接收來自回授迴 圈之决差H亚維持振i信號於_預先決定之誤差範圍 以内同恰，控制邏輯318連接至可調整信號產生電路 300 ’以當數位控制振i器受到暫時關閉冑，維持可調整 k號產生電路之一先前運作狀態。 當數位控制振盡器在暫時關閉之後受到啟動時，控制邏輯 3 18基於維持於控制邏輯3 18之資料以先前運作狀態來啟始 可調整信號產生電路。，，先前運作狀態”包含振靈信號之先^ 頻率，先前程序效應，先前溫度效應等。一旦受到啟動，在 未經由回授迴圈來重新處理振盪信號之下，數位控制振盪器 立刻基於維持於狀態裝置之先前運作狀態來輪出振盪信號。 但疋，在數位控制振盪器受到啟動且回到正常 O:\77\77623-930908.DOC - 1 3 · 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1260856 A7 B7 五、發明説明（11 ) 運作之後，振盪信號是經由回授迴圈來處理，且回授迴圈 維持振盪信號之頻率於一預先決定之頻率範圍以内。 本發明之一重要特點是當振盪器受到暫時關閉時，可調 整信號產生電路與回授迴圈未消耗功率。本發明展現一可 受到關閉之數位控制振盪器，其中振盪器之狀態受到儲存 。因為先前狀態受到儲存，所以數位控制振盪器可立刻以 其之先前狀態來重新啟始，且沒有相關於振盪器檢查與調 整頻率及相位等之任何延遲。當無需振盪器時，本發明停 止時脈及關閉環振盪器。因此，本發明提供下列功能：同 步啟始及停止時脈；儲存，關閉及接著立刻重新回到運作 狀態。當此電路受到去能時，其未消耗功率，因而造成巨 大之功率節省。 雖然一直藉由較佳實例來描述本發明，熟悉本技術領域 者應可認知本發明可藉由屬於附加之申請專利範圍之精神 與範缚的修改來實現。 元件符號說明 300 頻率迴圈 302 除法器 304 計數器 306 程式除法器 308 誤差累積器 310 誤差平均單元 312 演算法引擎 314 濾波計數器 O:\77\77623-921121.DOC - 14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1260856 A7 B7 五、發明説明（12 ) 316 多工器 318 積分與控制邏輯單元 O:\77\77623-921121.DOC - 1 5 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Claims (1)
1260¾¾ 106652號專利申請案 中文申請專利範圍替換本(93年9月） 申請專利範圍 1· 一種數位控制振盪器，包含： 一狀態電路，以維持在關閉該振盪器之前之振盪器 狀態；與 一重新啟始電路，以當該振盪器再度受到啟動時調 整成為恢復該振盪器之該狀態， 其中该振鹽：為'之該狀態包含一先前頻率，先前程序 效應，以及先前溫度效應。 2.如申請專利範圍第i項之數位控制振盪器，進一步包含 一可調整頻率迴圈，以產生一振盪信號，其中該狀態 電路維持在關閉該振盪器之前之該可調整頻率迴圈的 一狀態。 3·如申請專利範圍第2項之數位控制振盪器，其中該可調 整頻率迴圈之該狀態包含該振盪信號之頻率。 4.如申請專利範圍第1項之數位控制振盪器，進一步包含 積分與控制邏輯，其中一旦收到一保持信號，則該積 分與控制邏輯受到調整以控制該狀態電路來儲存該振 盪器之該狀態。 5，如申請專利範圍第4項之數位控制振盪器， 丹肀當該保 持信號不存在時，該積分與控制邏輯維持該振盈哭所 輸出之一振盪信號之頻率。 6·如申請專利範圍第1項之數位控制振盪器， 遲一步包含 一誤差迴圈，其中該誤差迴圈受到調整以 _ Λ雖持該振盪 為所輸出之一振盪信號之頻率於一預先決卞 u π疋之範圍以 内0 本紙張尺度適用中國國家標準(CNS) A#规格(210 X 297公釐) 1260856 A8 B8 ___ C8 ------— D8 六、申請專利範圍 一 ^ --- 入如申請專利範圍第丨項之數位控制振盪器，其中一旦收 到一致能信號，則該重新啟始電路使得該振盛器立刻 基於該振盪器之該狀態來輸出一振盪信號。 8. 種數位控制振蓋器，包含： 凋整成為產生一振盪信號之可調整信號產生電 路； 一回授迴圈，以接收來自該可調整信號產生電路之 該振盡信號，且該回授迴圈受到調整以谓測該振盡信 號之誤差，並基於該誤差來產生一誤差信號； -控制邏輯電路，以接收來自該回授迴圈之該誤差 信號，及受到調整以維持該振盪信號於一預先決定之 誤差範圍以内；與 、 一連接至該可調整信號產生電路之狀態裝置； 士其中當該數位控制振盪器受到暫時關閉時，該狀態 裝置維持該可調整信號產生電路之-先前運作狀態/ 其中該先前運作狀態包含-先前頻率’先前程序效 應’以及先前溫度效應。 9·如申請專利範圍第8項之數位控制㈣器，其中當該數 位控制振m器在受到暫時關閉之後受到啟動時:該控 制，輯基於維持於該狀態裝置之資料，以該先前= 狀態來啟始該可調整信號產生電路。 10·如申請專利範圍第9項之數位控制振盪器，其中，一旦 =到啟動，該數位控制振盪器立刻基於維持於該狀態 裝置之該先前運作狀態來輸出該振盪信號，且最初未 -2 - 8 8 8 8 A BCD 1260856 六、申請專利範圍 經由該回授迴圈來處理該振盪信號。 11.如申請專利範圍第1 〇項之數位控制振盪器，其中，在 文到啟動之後，該振盪信號是經由該回授迴圈來處 理。 12·如申請專利範圍第8項之數位控制振盪器，其中當該振 盡為叉到暫時關閉時，該可調整信號產生電路與該回 授迴圈未消耗功率。 13.種數位控制振盈器，包含： 一调整成為產生一振盪信號之可調整信號產生電 路； 一回授迴圈，以接收來自該可調整信號產生電路之 該振盪信號，且該回授迴圈受到調整以偵測該振盪信 號之誤差，並基於該誤差來產生一誤差信號； 控制邏輯電路’以接收來自該回授迴圈之該誤差 信號，及受到調整以維持該振盪信號於一預先決定之 决差範圍以内；與 連接至該可調整信號產生電路之狀態裝置； 其中當該數位控制振盪器受到暫時關閉時，該狀能 裝置維持該可調整信號產生電路之一先前運作狀能了 且 〜 其中當該振盪器受到暫時關閉時，該可調整信號產 生電路與該回授迴圈未消耗功率， 其中該先前運作狀態包含-先前頻率，s前程序效 應’以及先前溫度效應。 -3 - X 297公釐） 本紙張尺度適用中國國家標準(CNS) A4規格(210 1260856 A8 B8 C8
14.如申請專利範圍第i 3項之數位控制振盪器，其中卷士 數位控制振盪器在受到暫時關閉之後受到啟動眸 Ί 5 言女 控制邏輯基於維持於該狀態裝置之資料，以該头^ 几月丨J運 作狀態來啟始該可調整信號產生電路。 15·如申請專利範圍第1 4項之數位控制振盪器，其中，— 旦受到啟動，該數位控制振盪器立刻基於維持於該狀 態裝置之該先前運作狀態來輸出該振盪信號，且最初 未經由該回授迴圈來處理該振盪信號。 16.如申請專利範圍第1 5項之數位控制振盪器，其中，在 受到啟動之後，該振盪信號是經由該回授迴圈來處 理〇 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/826,598 US6504442B2 (en) | 2001-04-05 | 2001-04-05 | Digitally controlled oscillator with recovery from sleep mode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI260856B true TWI260856B (en) | 2006-08-21 |
Family
ID=25247013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091106652A TWI260856B (en) | 2001-04-05 | 2002-04-02 | Digitally controlled oscillator with recovery from sleep mode |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6504442B2 (zh) |
| JP (1) | JP2002359550A (zh) |
| TW (1) | TWI260856B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103947115A (zh) * | 2011-11-08 | 2014-07-23 | 高通股份有限公司 | 基于振荡器的锁频环 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050189972A1 (en) * | 2004-02-27 | 2005-09-01 | Tim Foo | System and method for achieving low power standby and fast relock for digital phase lock loop |
| JP4426888B2 (ja) * | 2004-03-30 | 2010-03-03 | パイオニア株式会社 | 制御装置、電子機器及び信号処理装置 |
| US7543163B2 (en) * | 2005-01-05 | 2009-06-02 | Exar Corporation | Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition |
| EP2456040A1 (de) | 2010-11-19 | 2012-05-23 | Flextronic Int.Kft | Schaltung zum Speichern elektrischer Energie |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304467A (ja) * | 1992-04-24 | 1993-11-16 | Ricoh Co Ltd | 発振回路 |
-
2001
- 2001-04-05 US US09/826,598 patent/US6504442B2/en not_active Expired - Fee Related
-
2002
- 2002-03-15 JP JP2002072789A patent/JP2002359550A/ja active Pending
- 2002-04-02 TW TW091106652A patent/TWI260856B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103947115A (zh) * | 2011-11-08 | 2014-07-23 | 高通股份有限公司 | 基于振荡器的锁频环 |
| CN103947115B (zh) * | 2011-11-08 | 2018-04-17 | 高通股份有限公司 | 基于振荡器的锁频环 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020145474A1 (en) | 2002-10-10 |
| US6504442B2 (en) | 2003-01-07 |
| JP2002359550A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348861B1 (en) | Method and apparatus for a crystal oscillator to achieve fast start-up time, low power and frequency calibration | |
| US7482888B1 (en) | Fast startup resonant element oscillator | |
| US7602222B2 (en) | Power up circuit with low power sleep mode operation | |
| JP2005012813A (ja) | 低電力水晶発振器 | |
| US20110241791A1 (en) | Oscillating signal generating device and related method | |
| EP3393038B1 (en) | Crystal oscillator circuit and method for starting up a crystal oscillator | |
| EP0651517B1 (en) | Clock signal generation circuit having detective circuit detecting loss of reference clock | |
| US20050189972A1 (en) | System and method for achieving low power standby and fast relock for digital phase lock loop | |
| TWI260856B (en) | Digitally controlled oscillator with recovery from sleep mode | |
| US6714083B2 (en) | Lock detector and phase locked loop circuit | |
| US20070029980A1 (en) | External signal detection circuit and real-time clock | |
| JP3578043B2 (ja) | 電源電圧検出回路 | |
| US6900701B2 (en) | Automatic detection, selection and configuration of clock oscillator circuitry | |
| WO2011023030A1 (zh) | 集成电路及在集成电路中获得基准时钟的方法 | |
| CN109845092B (zh) | 时钟系统以及用于快速唤醒时钟系统的方法和系统 | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH05259738A (ja) | 発振回路 | |
| JP2009130587A (ja) | 発振回路および発振器 | |
| JPH10143272A (ja) | 発振回路 | |
| Akram et al. | Fully digital fast transient phase-locked digital LDO-embedded-MDLL for DVFS applications | |
| US6011445A (en) | Method for oscillating and start up circuit for oscillator | |
| US6911873B2 (en) | Detection circuit and method for an oscillator | |
| KR101128613B1 (ko) | 빠른 안정 상태를 갖는 크리스털 오실레이터 및 이의 캘리브레이션 방법 | |
| US20040263271A1 (en) | Control circuit and method for crystal oscillator circuitry | |
| JP2010245609A (ja) | 発振器 |