JPH088650A - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPH088650A JPH088650A JP13686894A JP13686894A JPH088650A JP H088650 A JPH088650 A JP H088650A JP 13686894 A JP13686894 A JP 13686894A JP 13686894 A JP13686894 A JP 13686894A JP H088650 A JPH088650 A JP H088650A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- inverter
- nmos
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、発振起動時の電流を必要最低
限の値に最適化することにより、消費電流を低減するこ
とである。また、発振検出回路を付加することなく低電
圧発振回路を実現することである。 【構成】水晶発振回路を（１）発振起動回路、（２）発
振起動後、発振を維持させるための回路で構成し（１）
と（２）の切り替えを既存の機能を利用して行う。 【効果】水晶発振回路において発振検出を行う特別な回
路を設けることなく、発振起動時の消費電流の最適化が
可能である。
限の値に最適化することにより、消費電流を低減するこ
とである。また、発振検出回路を付加することなく低電
圧発振回路を実現することである。 【構成】水晶発振回路を（１）発振起動回路、（２）発
振起動後、発振を維持させるための回路で構成し（１）
と（２）の切り替えを既存の機能を利用して行う。 【効果】水晶発振回路において発振検出を行う特別な回
路を設けることなく、発振起動時の消費電流の最適化が
可能である。
Description
【０００１】
【産業上の利用分野】本発明はＣＭＯＳ発振回路に係
り、特にコードレス電話器のようにバッテリー駆動され
る機器において、バッテリー数を削減し低電圧化した場
合にもＡＣ電源を整流し安定化した電圧で駆動される場
合と同様に安定かつ確実に発振するCMOS発振回路に関す
る。
り、特にコードレス電話器のようにバッテリー駆動され
る機器において、バッテリー数を削減し低電圧化した場
合にもＡＣ電源を整流し安定化した電圧で駆動される場
合と同様に安定かつ確実に発振するCMOS発振回路に関す
る。
【０００２】
【従来の技術】従来のＣＭＯＳ水晶発振回路の低電圧駆
動方式については、例えば特願平2−29412 号公報「水
晶発振回路」において述べられている。この方式を図３
に示す。この方式によるとＣＭＯＳインバータ１，帰還
抵抗７，水晶振動子６からなる水晶発振回路において、
ＣＭＯＳインバータ１の出力側にプルアップ用スイッチ
ＭＯＳ４および抵抗素子１０を設ける。発振起動後安定
化するまではこのプルアップ用スイッチＭＯＳ４をオン
状態にし、抵抗素子１０を電源に接続する。発振起動安
定後はスイッチＭＯＳ４をオフ状態にし抵抗素子１０を
切り離す。発振起動時に電源に接続された抵抗素子１０
とＣＭＯＳインバータ１のＮＭＯＳ１ｂがＮＭＯＳイン
バータを構成し低電圧でも発振を開始する。これはＣＭ
ＯＳインバータの発振回路の発振開始電圧がＰＭＯＳの
ＶｔｈとＮＭＯＳのＶｔｈの和に依存するのに対し、Ｎ
ＭＯＳインバータではＮＭＯＳのＶｔｈだけに依存する
ため、ＮＭＯＳインバータの発振回路の発振開始電圧が
ＣＭＯＳインバータのそれとくらべて低いことを利用し
たものである。
動方式については、例えば特願平2−29412 号公報「水
晶発振回路」において述べられている。この方式を図３
に示す。この方式によるとＣＭＯＳインバータ１，帰還
抵抗７，水晶振動子６からなる水晶発振回路において、
ＣＭＯＳインバータ１の出力側にプルアップ用スイッチ
ＭＯＳ４および抵抗素子１０を設ける。発振起動後安定
化するまではこのプルアップ用スイッチＭＯＳ４をオン
状態にし、抵抗素子１０を電源に接続する。発振起動安
定後はスイッチＭＯＳ４をオフ状態にし抵抗素子１０を
切り離す。発振起動時に電源に接続された抵抗素子１０
とＣＭＯＳインバータ１のＮＭＯＳ１ｂがＮＭＯＳイン
バータを構成し低電圧でも発振を開始する。これはＣＭ
ＯＳインバータの発振回路の発振開始電圧がＰＭＯＳの
ＶｔｈとＮＭＯＳのＶｔｈの和に依存するのに対し、Ｎ
ＭＯＳインバータではＮＭＯＳのＶｔｈだけに依存する
ため、ＮＭＯＳインバータの発振回路の発振開始電圧が
ＣＭＯＳインバータのそれとくらべて低いことを利用し
たものである。
【０００３】発振が安定した後スイッチＭＯＳ４をオフ
状態にすることにより抵抗素子１０を切離しＣＭＯＳイ
ンバータ１のみの発振回路として消費電流の低減を図っ
ている。この切り替え方式を図５に示す。この方式で
は、発振が起動，安定したかどうかの判断は発振安定を
検知する回路を別途設け、この回路からの制御信号によ
りＰＭＯＳをＯＮ／ＯＦＦする。
状態にすることにより抵抗素子１０を切離しＣＭＯＳイ
ンバータ１のみの発振回路として消費電流の低減を図っ
ている。この切り替え方式を図５に示す。この方式で
は、発振が起動，安定したかどうかの判断は発振安定を
検知する回路を別途設け、この回路からの制御信号によ
りＰＭＯＳをＯＮ／ＯＦＦする。
【０００４】
【発明が解決しようとする課題】上記回路では、発振が
起動，安定した後は、低消費電流のＣＭＯＳインバータ
発振回路となるため消費電流を小さく抑えることができ
るが、発振起動時にはＮＭＯＳインバータで消費される
電流に加えてＣＭＯＳインバータでも電流が消費される
ので発振起動時には大電流が流れるという問題点があっ
た。発振開始電圧はＮＭＯＳインバータのＶｔｈに依存
する為、ＣＭＯＳインバータは発振起動には、まったく
寄与していない。したがってＣＭＯＳインバータで消費
される電流は不必要な消費電流であるといえる。
起動，安定した後は、低消費電流のＣＭＯＳインバータ
発振回路となるため消費電流を小さく抑えることができ
るが、発振起動時にはＮＭＯＳインバータで消費される
電流に加えてＣＭＯＳインバータでも電流が消費される
ので発振起動時には大電流が流れるという問題点があっ
た。発振開始電圧はＮＭＯＳインバータのＶｔｈに依存
する為、ＣＭＯＳインバータは発振起動には、まったく
寄与していない。したがってＣＭＯＳインバータで消費
される電流は不必要な消費電流であるといえる。
【０００５】また、発振が起動し安定したことを検知す
るために発振検出回路を設ける必要があった。この発振
検出回路は回路規模も大きくなり、ＬＳＩチップのチッ
プサイズに影響をおよぼす、また、発振起動後は不必要
な回路となる。
るために発振検出回路を設ける必要があった。この発振
検出回路は回路規模も大きくなり、ＬＳＩチップのチッ
プサイズに影響をおよぼす、また、発振起動後は不必要
な回路となる。
【０００６】この発振回路を含むＬＳＩを例えば電話器
に応用しようとする場合、電話器がオンフック状態のと
きＬＳＩは発振を停止させる低消費電流モードで待機状
態にあるが、オフフック状態になったときＬＳＩは発振
を開始し通常モードで動作する。この発振起動時に大電
流を消費する。このため、オンフックからオフフックへ
の動作が頻繁に繰り返される時には消費電流が大きくな
り望ましくない。
に応用しようとする場合、電話器がオンフック状態のと
きＬＳＩは発振を停止させる低消費電流モードで待機状
態にあるが、オフフック状態になったときＬＳＩは発振
を開始し通常モードで動作する。この発振起動時に大電
流を消費する。このため、オンフックからオフフックへ
の動作が頻繁に繰り返される時には消費電流が大きくな
り望ましくない。
【０００７】本発明の目的は、発振起動時の電流を必要
最低限の値に最適化することにより、消費電流を低減す
ることである。また、発振検出回路を付加することなく
低電圧発振回路を実現することである。
最低限の値に最適化することにより、消費電流を低減す
ることである。また、発振検出回路を付加することなく
低電圧発振回路を実現することである。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため（１）発振起動回路、（２）発振起動後、発振
を維持させるための回路を設け、発振起動時には（１）
のみを動作させ、発振起動後は（２）のみを動作させる
発振回路を提案するものである。
するため（１）発振起動回路、（２）発振起動後、発振
を維持させるための回路を設け、発振起動時には（１）
のみを動作させ、発振起動後は（２）のみを動作させる
発振回路を提案するものである。
【０００９】また、発振検出を特別な回路を設けること
なく既存の機能を利用して行うことを提案するものであ
る。
なく既存の機能を利用して行うことを提案するものであ
る。
【００１０】
【作用】上記手段によれば、発振検出を行う特別な回路
を設けることなく発振起動時の消費電流の最適化が可能
である。
を設けることなく発振起動時の消費電流の最適化が可能
である。
【００１１】
実施例１ 図１は本発明の第１の実施例を示す水晶発振回路の回路
図である。この水晶発振回路は並列された水晶振動子６
および帰還抵抗７を有し、その水晶振動子６の両端と接
地電位ＧＮＤとの間には容量８，９がそれぞれ接続され
ている。水晶振動子６の容量９のノードと容量８のノー
ドにはＣＭＯＳインバータ１が接続されている。ＣＭＯ
Ｓインバータ１はＰＭＯＳ１ａとＮＭＯＳ１ｂを有し、
NMOS1bは接地電位ＧＮＤ、ＰＭＯＳ１ａは電源ＯＮ／Ｏ
ＦＦ用のスイッチＭＯＳ２を介して電源電位ＶCCに接続
されている。また、このＣＭＯＳインバータ１と並列に
ＮＭＯＳインバータ５が接続されている。ＮＭＯＳイン
バータ５は抵抗素子５ａとＮＭＯＳ５ｂを有し、ＮＭＯ
Ｓ５ｂは接地電位ＧＮＤ、抵抗素子５ａは電源ＯＮ／Ｏ
ＦＦ用のスイッチＭＯＳ４を介して電源電位ＶCCに接続
されている。
図である。この水晶発振回路は並列された水晶振動子６
および帰還抵抗７を有し、その水晶振動子６の両端と接
地電位ＧＮＤとの間には容量８，９がそれぞれ接続され
ている。水晶振動子６の容量９のノードと容量８のノー
ドにはＣＭＯＳインバータ１が接続されている。ＣＭＯ
Ｓインバータ１はＰＭＯＳ１ａとＮＭＯＳ１ｂを有し、
NMOS1bは接地電位ＧＮＤ、ＰＭＯＳ１ａは電源ＯＮ／Ｏ
ＦＦ用のスイッチＭＯＳ２を介して電源電位ＶCCに接続
されている。また、このＣＭＯＳインバータ１と並列に
ＮＭＯＳインバータ５が接続されている。ＮＭＯＳイン
バータ５は抵抗素子５ａとＮＭＯＳ５ｂを有し、ＮＭＯ
Ｓ５ｂは接地電位ＧＮＤ、抵抗素子５ａは電源ＯＮ／Ｏ
ＦＦ用のスイッチＭＯＳ４を介して電源電位ＶCCに接続
されている。
【００１２】ＣＭＯＳインバータ１の電源はスイッチＭ
ＯＳ２によってＯＮ／ＯＦＦされ、この制御は制御信号
ＣＳで行われる。またＮＭＯＳインバータ５の電源はス
イッチＭＯＳ４によってＯＮ／ＯＦＦされ、この制御は
制御信号ＣＳの反転信号で行われる。
ＯＳ２によってＯＮ／ＯＦＦされ、この制御は制御信号
ＣＳで行われる。またＮＭＯＳインバータ５の電源はス
イッチＭＯＳ４によってＯＮ／ＯＦＦされ、この制御は
制御信号ＣＳの反転信号で行われる。
【００１３】次に、動作を説明する。
【００１４】発振動作を開始させるには電源電圧ＶCCを
印加すると共に“Ｈ”レベルの制御信号ＣＳをスイッチ
ＭＯＳ２のゲートに印加してスイッチＭＯＳ２をオフ状
態にする。また、制御信号ＣＳはインバータ３により反
転され“Ｌ”レベルの信号となりスイッチＭＯＳ４に印
加されスイッチＭＯＳ４はオン状態になる。スイッチＭ
ＯＳ２がオフ状態であるのでＣＭＯＳインバータ１には
電源が供給されず、動作は行われない。スイッチＭＯＳ
４はオン状態であるのでＮＭＯＳインバータ５には電源
が供給されＮＭＯＳインバータ５は動作状態となる。す
なわち、発振起動時にはＮＭＯＳインバータ５のみで発
振を起動することになる。電源が供給されるとＮＭＯＳ
インバータ５の抵抗素子５ａによって容量８が充電され
る。容量８が充電されるとさらに、水晶振動子６と帰還
抵抗７を通して容量９が充電される。容量９の充電電圧
がＮＭＯＳ５ｂのスレッショルド電圧Ｖｔｈ以上になる
とＮＭＯＳインバータ５がオン状態となる。すると、容
量８，９の蓄積電荷がＮＭＯＳ５ｂを通して接地電位Ｇ
ＮＤ側へ放電され出力ノードＯＵＴが電源電圧ＶCCから
接地電位ＧＮＤへ変化する。容量８，９の電位がＮＭＯ
Ｓ５ｂのスレッショルド電圧Ｖｔｈ以下になるとＮＭＯ
Ｓ５ｂがオフ状態となり、容量８，９は再び抵抗素子５
ａを通して充電される。これら一連の動作の繰返しによ
り発振は開始される。この時消費される電流は、ＮＭＯ
Ｓインバータ５によって消費される電流だけであり、Ｃ
ＭＯＳインバータ１では電流は消費されない。
印加すると共に“Ｈ”レベルの制御信号ＣＳをスイッチ
ＭＯＳ２のゲートに印加してスイッチＭＯＳ２をオフ状
態にする。また、制御信号ＣＳはインバータ３により反
転され“Ｌ”レベルの信号となりスイッチＭＯＳ４に印
加されスイッチＭＯＳ４はオン状態になる。スイッチＭ
ＯＳ２がオフ状態であるのでＣＭＯＳインバータ１には
電源が供給されず、動作は行われない。スイッチＭＯＳ
４はオン状態であるのでＮＭＯＳインバータ５には電源
が供給されＮＭＯＳインバータ５は動作状態となる。す
なわち、発振起動時にはＮＭＯＳインバータ５のみで発
振を起動することになる。電源が供給されるとＮＭＯＳ
インバータ５の抵抗素子５ａによって容量８が充電され
る。容量８が充電されるとさらに、水晶振動子６と帰還
抵抗７を通して容量９が充電される。容量９の充電電圧
がＮＭＯＳ５ｂのスレッショルド電圧Ｖｔｈ以上になる
とＮＭＯＳインバータ５がオン状態となる。すると、容
量８，９の蓄積電荷がＮＭＯＳ５ｂを通して接地電位Ｇ
ＮＤ側へ放電され出力ノードＯＵＴが電源電圧ＶCCから
接地電位ＧＮＤへ変化する。容量８，９の電位がＮＭＯ
Ｓ５ｂのスレッショルド電圧Ｖｔｈ以下になるとＮＭＯ
Ｓ５ｂがオフ状態となり、容量８，９は再び抵抗素子５
ａを通して充電される。これら一連の動作の繰返しによ
り発振は開始される。この時消費される電流は、ＮＭＯ
Ｓインバータ５によって消費される電流だけであり、Ｃ
ＭＯＳインバータ１では電流は消費されない。
【００１５】発振が起動されると制御信号ＣＳを“Ｈ”
レベルから“Ｌ”レベルへ変化させる。制御信号ＣＳが
“Ｌ”レベルになるとスイッチＭＯＳ２がオン状態とな
りＣＭＯＳインバータ１に電源が供給される。また、制
御信号ＣＳが“Ｌ”レベルになるとインバータ３がこの
信号を反転して“Ｈ”レベルをスイッチＭＯＳ４に印加
しスイッチＭＯＳ４はオフ状態となる。スイッチＭＯＳ
４がオフ状態になると、ＮＭＯＳインバータ５は電源が
供給されないため動作が停止する。この一連の動作によ
り発振駆動素子がＮＭＯＳインバータ５からＣＭＯＳイ
ンバータ１へ切り替わるのだが、ここで大事なことは、
インバータ３の素子遅延時間のあいだ、ＣＭＯＳインバ
ータ１もＮＭＯＳインバータ５もどちらにも電源が供給
されるため、発振が途切れることなく発振駆動素子の変
更が行われる。もしスイッチＭＯＳ２がオン状態になる
前にスイッチＭＯＳ４がオフ状態になると、発振が途絶
えてしまい発振は停止する。
レベルから“Ｌ”レベルへ変化させる。制御信号ＣＳが
“Ｌ”レベルになるとスイッチＭＯＳ２がオン状態とな
りＣＭＯＳインバータ１に電源が供給される。また、制
御信号ＣＳが“Ｌ”レベルになるとインバータ３がこの
信号を反転して“Ｈ”レベルをスイッチＭＯＳ４に印加
しスイッチＭＯＳ４はオフ状態となる。スイッチＭＯＳ
４がオフ状態になると、ＮＭＯＳインバータ５は電源が
供給されないため動作が停止する。この一連の動作によ
り発振駆動素子がＮＭＯＳインバータ５からＣＭＯＳイ
ンバータ１へ切り替わるのだが、ここで大事なことは、
インバータ３の素子遅延時間のあいだ、ＣＭＯＳインバ
ータ１もＮＭＯＳインバータ５もどちらにも電源が供給
されるため、発振が途切れることなく発振駆動素子の変
更が行われる。もしスイッチＭＯＳ２がオン状態になる
前にスイッチＭＯＳ４がオフ状態になると、発振が途絶
えてしまい発振は停止する。
【００１６】このように、制御信号ＣＳを“Ｈ”レベル
から“Ｌ”レベルへ変化させることによりスムーズに発
振駆動素子の変更が行われ、定常状態では消費電流の小
さいＣＭＯＳインバータ１のみによって発振が継続され
る。
から“Ｌ”レベルへ変化させることによりスムーズに発
振駆動素子の変更が行われ、定常状態では消費電流の小
さいＣＭＯＳインバータ１のみによって発振が継続され
る。
【００１７】実施例２ 図２は本発明の第２の実施例を示す水晶発振回路の回路
図である。
図である。
【００１８】この水晶発振回路は、従来技術の特願平2
−294112 号公報「水晶発振回路」に本発明を適用した
ものである。図１中ＮＭＯＳ５ｂをＮＭＯＳ１ｂと共有
し素子数を減らした例である。
−294112 号公報「水晶発振回路」に本発明を適用した
ものである。図１中ＮＭＯＳ５ｂをＮＭＯＳ１ｂと共有
し素子数を減らした例である。
【００１９】実施例１と同様に電源電圧ＶCCを印加する
と共に“Ｈ”レベルの制御信号ＣＳをスイッチＭＯＳ２
のゲートに印加してスイッチＭＯＳ２をオフ状態にす
る。また、制御信号ＣＳはインバータ３によって反転さ
れスイッチＭＯＳ４のゲートに“Ｌ”レベルとして印加
される。容量８，９は実施例１と同じ手順で充電され容
量９の充電電圧がＮＭＯＳ１ｂのスレッショルド電圧Ｖ
ｔｈ以上になるとＮＭＯＳ１ｂオン状態となる。する
と、容量８，９の蓄積電荷がＮＭＯＳ１ｂを通して放電
され出力ノードＯＵＴが電源電圧ＶCCから接地電位ＧＮ
Ｄへ変化する。以下実施例１と同一の手順で発振は起動
される。この時消費される電流は抵抗素子１０とＮＭＯ
Ｓ１ｂで構成されるＮＭＯＳインバータによって消費さ
れる電流だけであり、ＣＭＯＳインバータ１では電流は
消費されない。
と共に“Ｈ”レベルの制御信号ＣＳをスイッチＭＯＳ２
のゲートに印加してスイッチＭＯＳ２をオフ状態にす
る。また、制御信号ＣＳはインバータ３によって反転さ
れスイッチＭＯＳ４のゲートに“Ｌ”レベルとして印加
される。容量８，９は実施例１と同じ手順で充電され容
量９の充電電圧がＮＭＯＳ１ｂのスレッショルド電圧Ｖ
ｔｈ以上になるとＮＭＯＳ１ｂオン状態となる。する
と、容量８，９の蓄積電荷がＮＭＯＳ１ｂを通して放電
され出力ノードＯＵＴが電源電圧ＶCCから接地電位ＧＮ
Ｄへ変化する。以下実施例１と同一の手順で発振は起動
される。この時消費される電流は抵抗素子１０とＮＭＯ
Ｓ１ｂで構成されるＮＭＯＳインバータによって消費さ
れる電流だけであり、ＣＭＯＳインバータ１では電流は
消費されない。
【００２０】発振起動後は実施例１と同様に制御信号Ｃ
Ｓを“Ｈ”から“Ｌ”レベルへ変化させＣＭＯＳインバ
ータ１だけで発振を継続させる。このとき切り替えの手
順は実施例１と同じである。
Ｓを“Ｈ”から“Ｌ”レベルへ変化させＣＭＯＳインバ
ータ１だけで発振を継続させる。このとき切り替えの手
順は実施例１と同じである。
【００２１】実施例３ 図４に請求項３記載の制御方式の実施例を示す。
【００２２】通常、マイコン等のＬＳＩにおいては、電
源電圧ＶCCを印加すると共にパワーオンリセット信号を
入力し、ＬＳＩの内部をリセットし初期化する。ＬＳＩ
の内部が初期化された後、パワーオンリセット信号を解
除すると同時にＬＳＩは動作を開始する。また、このパ
ワーオンリセット信号は発振起動までの待機時間も兼ね
ている。電源電圧ＶCCを印加した後発振回路が発振する
までの間ＬＳＩをリセット状態に保ち、ＬＳＩの発振不
安定による暴走を防ぐ役割も担っている。
源電圧ＶCCを印加すると共にパワーオンリセット信号を
入力し、ＬＳＩの内部をリセットし初期化する。ＬＳＩ
の内部が初期化された後、パワーオンリセット信号を解
除すると同時にＬＳＩは動作を開始する。また、このパ
ワーオンリセット信号は発振起動までの待機時間も兼ね
ている。電源電圧ＶCCを印加した後発振回路が発振する
までの間ＬＳＩをリセット状態に保ち、ＬＳＩの発振不
安定による暴走を防ぐ役割も担っている。
【００２３】このパワーオンリセット信号を実施例２で
示した「水晶発振回路」の制御信号ＣＳへ入力した例が
本実施例である。
示した「水晶発振回路」の制御信号ＣＳへ入力した例が
本実施例である。
【００２４】ＬＳＩ１３はパワーオンリセット信号が
“Ｈ”レベルの時リセットがかかり、“Ｌ”レベルでリ
セット解除となり動作を開始するものとする。電源電圧
ＶCCがＬＳＩ１３に印加されると共に“Ｈ”レベルのパ
ワーオンリセット信号が印加される。水晶発振回路１１
の制御信号ＣＳにはパワーオンリセット信号の“Ｈ”レ
ベルが入力されるため、スイッチＭＯＳ４がオン状態と
なり抵抗素子１０とＮＭＯＳ１ｂで構成されるＮＭＯＳ
インバータにより実施例２で示した手順で発振が起動さ
れる。発振が起動され、ＬＳＩが初期化された後、パワ
ーオンリセット信号は“Ｌ”レベルへ変化する。これに
伴い水晶発振回路１１の制御信号ＣＳも“Ｈ”レベルか
ら“Ｌ”レベルへ変わるため、実施例２で示した手順で
発振駆動素子が抵抗素子１０とＮＭＯＳ１ｂで構成され
るＮＭＯＳインバータからCMOSインバータ１に切り替わ
る。また、ＬＳＩもこの時点から通常動作を開始するた
め、ＬＳＩの通常動作中は消費電流の小さいＣＭＯＳイ
ンバータ１で発振を継続する。
“Ｈ”レベルの時リセットがかかり、“Ｌ”レベルでリ
セット解除となり動作を開始するものとする。電源電圧
ＶCCがＬＳＩ１３に印加されると共に“Ｈ”レベルのパ
ワーオンリセット信号が印加される。水晶発振回路１１
の制御信号ＣＳにはパワーオンリセット信号の“Ｈ”レ
ベルが入力されるため、スイッチＭＯＳ４がオン状態と
なり抵抗素子１０とＮＭＯＳ１ｂで構成されるＮＭＯＳ
インバータにより実施例２で示した手順で発振が起動さ
れる。発振が起動され、ＬＳＩが初期化された後、パワ
ーオンリセット信号は“Ｌ”レベルへ変化する。これに
伴い水晶発振回路１１の制御信号ＣＳも“Ｈ”レベルか
ら“Ｌ”レベルへ変わるため、実施例２で示した手順で
発振駆動素子が抵抗素子１０とＮＭＯＳ１ｂで構成され
るＮＭＯＳインバータからCMOSインバータ１に切り替わ
る。また、ＬＳＩもこの時点から通常動作を開始するた
め、ＬＳＩの通常動作中は消費電流の小さいＣＭＯＳイ
ンバータ１で発振を継続する。
【００２５】本実施例ではパワーオンリセット信号を用
いたが、これと同様な働きをする信号なら他の信号でも
実現可能である。
いたが、これと同様な働きをする信号なら他の信号でも
実現可能である。
【００２６】
【発明の効果】本発明によって得られる効果を簡単に説
明すれば下記のとおりである。即ち、水晶発振回路にお
いて発振起動時に低電圧起動可能な素子で起動し、起動
後は低消費電流の素子へ切り替えることにより、発振起
動時の消費電流の最適化が図られる。また、この時の切
り替え信号に既存の信号を用いることにより、ＬＳＩの
内部回路規模が最適化される。
明すれば下記のとおりである。即ち、水晶発振回路にお
いて発振起動時に低電圧起動可能な素子で起動し、起動
後は低消費電流の素子へ切り替えることにより、発振起
動時の消費電流の最適化が図られる。また、この時の切
り替え信号に既存の信号を用いることにより、ＬＳＩの
内部回路規模が最適化される。
【図１】本発明の第１の実施例を示す水晶発振回路の回
路図である。
路図である。
【図２】本発明の第２の実施例を示す水晶発振回路の回
路図である。
路図である。
【図３】水晶発振回路の従来技術を示す図である。
【図４】水晶発振回路の発振駆動素子の切り替え制御方
式の代表的な実施例を示す図である。
式の代表的な実施例を示す図である。
【図５】水晶発振回路の発振駆動素子の切り替え制御方
式の従来技術を示す図である。
式の従来技術を示す図である。
１…ＣＭＯＳインバータ、２，４…スイッチＭＯＳ、３
…インバータ、５…ＮＭＯＳインバータ、６…水晶振動
子、７…帰還抵抗、８，９…容量、１０…抵抗素子、１
１…水晶発振回路、１２…発振検出回路、１３…ＬＳ
Ｉ。
…インバータ、５…ＮＭＯＳインバータ、６…水晶振動
子、７…帰還抵抗、８，９…容量、１０…抵抗素子、１
１…水晶発振回路、１２…発振検出回路、１３…ＬＳ
Ｉ。
Claims (3)
- 【請求項１】並列接続された水晶振動子及び帰還抵抗と
前記水晶振動子と前記水晶振動子に接続された充放電用
の容量と前記容量の充放電の切り替えを行って発振信号
を出力ノードへ出力するＣＭＯＳインバータとを備えた
水晶発振回路において、前記ＣＭＯＳインバータと並列
にＮＭＯＳインバータを接続し発振起動時にはNMOSイン
バータのみにより充放電を行い発振を起動し発振起動安
定後はＣＭＯＳインバータのみにより発振を行う機能を
設けたことを特徴とする水晶発振回路。 - 【請求項２】請求項１記載の水晶発振回路において、前
記ＮＭＯＳインバータをＰＭＯＳインバータで構成した
ことを特徴とする水晶発振回路。 - 【請求項３】請求項１又は２記載の水晶発振回路におい
て、発振起動時にＮＭＯＳまたはＰＭＯＳインバータか
らＣＭＯＳインバータへ切り替える制御信号に発振起動
させるためのコントロール信号（例、マイクロコンピュ
ータ(以下マイコンと称す)の場合パワーオンリセット信
号等）を用いたことを特徴とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13686894A JPH088650A (ja) | 1994-06-20 | 1994-06-20 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13686894A JPH088650A (ja) | 1994-06-20 | 1994-06-20 | 水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088650A true JPH088650A (ja) | 1996-01-12 |
Family
ID=15185408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13686894A Pending JPH088650A (ja) | 1994-06-20 | 1994-06-20 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207363A (ja) * | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | 回路装置、発振装置及び電子機器 |
-
1994
- 1994-06-20 JP JP13686894A patent/JPH088650A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207363A (ja) * | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | 回路装置、発振装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523724A (en) | Fast recovering charge pump for controlling a VCO in a low power clocking circuit | |
| EP0389566B1 (en) | Improved low power dual-mode cmos bias voltage generator | |
| KR100278870B1 (ko) | 무발진기 기판 바이어스 발생기 | |
| JPH0964715A (ja) | 半導体集積回路 | |
| JP2003235244A (ja) | Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 | |
| US5721887A (en) | Microcomputer including a circuit for generating a reset signal when the supply voltage is below a threshold level | |
| JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
| JPH05173674A (ja) | グローバル・リセット回路 | |
| JP2003216286A (ja) | 携帯型電子装置の電源を制御する機能を備えた周辺装置 | |
| JP3479060B2 (ja) | スタートアップ回路 | |
| JP3117128B2 (ja) | 基準電圧発生回路 | |
| JPH088650A (ja) | 水晶発振回路 | |
| US6452441B1 (en) | Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JP2776517B2 (ja) | 半導体装置 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| US6456131B1 (en) | Charge mirror circuit | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP3269550B2 (ja) | 発振回路及び発振方法 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP3613095B2 (ja) | 電源制御装置 | |
| JP4422287B2 (ja) | 電位制御回路 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| JP3564976B2 (ja) | 発振検出回路 | |
| JP2003209461A (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 |