JP3269550B2 - 発振回路及び発振方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振回路及び発振
方法に関し、特に、携帯電話、ディジタルカメラのよう
に消費電力・ノイズの低減が望まれる機器の発振回路及
び発振方法に関する。

【０００２】

【従来の技術】電子機器には、クロック動作のため水晶
発振子を用いた発振回路が広く用いられている。特に、
携帯電話、ディジタルカメラ等の携帯電子機器は、電池
の長寿命化のため消費電力の低減を図ることが必要であ
る。また、電源電圧の低下によってノイズに敏感となっ
てきたため、ノイズの低減を図ることも必要である。そ
のため、発振回路についても消費電力低減やノイズ低減
を図ることが効果的である。

【０００３】発振回路の消費電力の低減を図った技術
が、特開平１０−３０８６３２号公報に開示されてい
る。これは、発振開始から発振安定までは水晶発振子に
十分に充放電を行う必要があるが、発振安定後は水晶振
動子に充電されたエネルギーを完全に放電しなくとも発
振状態を維持できるという水晶発振子の特性を利用して
いる。発振開始から発振安定までは反転増幅器をフル・
スイングさせて水晶振動子を十分に充放電し、発振安定
後は反転増幅器の駆動電圧範囲を規制して、フル・スイ
ングさせず充放電電流を抑制し、消費電力の低減を図っ
ている。この結果、水晶発振子の振動波形を正弦波に近
づけることができるため、ノイズも低減できる。

【０００４】特開平１０−３０８６３２号公報の図４を
転記した図１０に示されるように、その公知技術は、制
御回路２００を用いて信号反転増幅器１４を構成するＮ
ＭＯＳＦＥＴ１８の閾値電圧Ｖｔｈｎを３段階以上にわ
たり切換制御可能とした技術である。制御回路２００に
は、順方向に直列に接続された２個のダイオード２１
４，２１２を含む整流素子回路２０２と、ダイオード２
１４，２１２の直列接続回路に対するバイパス回路２０
４−１と、一方のダイオード２１２に対するバイパス回
路２０４−２とを含み、各バイパス回路２０４−１，２
は、それぞれ制御用ＮＭＯＳＦＥＴ２１６，２１０を用
いてオンオフ制御される。具体的には、信号反転増幅器
１４を構成するＮＭＯＳＦＥＴ１８は、そのバックゲー
トが定電圧Ｖｒｅｇの供給ライン１０２に接続され、そ
のソースが整流素子回路２０２のアノード側端部と、バ
イパス回路２０４−１の一端側に接続されている。整流
素子回路２０２のカソード側、および各バイパス回路２
０４−１，２の他端側は、ライン１０２に接続されてい
る。スイッチング素子として機能するトランジスタ２１
６，２１０の各ゲートには、選択信号ＳＥＬ２０，ＳＥ
Ｌ１０がそれぞれ印加されている。このような回路によ
り、制御用ＮＭＯＳＦＥＴ２１６，２１０のオンオフ制
御を所定の組合せとして行うことにより、ＮＭＯＳＦＥ
Ｔ１８のソース電位、すなわち、バックゲート電位を３
段以上にわたって切換制御することができ、発振回路１
０の最適な駆動を実現している。

【０００５】この従来技術では、信号増幅反転器１４を
構成するＮＭＯＳＦＥＴ１８の閾値電圧を、発振開始時
は低く、発振安定後に高くすることによって、発振回路
の安定発振及び低消費電力化を図っている。つまり、発
振安定後ＮＭＯＳＦＥＴ１８のバックゲート電圧を上昇
させ、オフ・リーク電流を減少させることによって、ソ
ース・ドレイン間電流を低減し、水晶振動子からの放電
量を抑制している。しかも、発振安定後に印加すべきバ
ックゲート電圧を何段階か用意し、ＩＣの製造バラツキ
に応じて最適値を選択することによって、個々のＩＣに
ついて安定発振及び低消費電力化を図っている。

【０００６】既述の公報の図５を転記した図１１に示さ
れるように、信号反転増幅器１４のショート電流Ｉｓ
は、ＦＥＴ１６，１８の共通ゲートと共通ドレインをシ
ョートさせた状態で、信号反転増幅器１４に設置電位Ｖ
ｄｄと、定電位Ｖｒｅｇの電位差をもつ電圧を印加した
ときに流れるＶｄｄ−Ｖｒｅｇ間の電流を測定すること
により求められ得る。

【０００７】このように、ＮＭＯＳＦＥＴ１８のバック
ゲート電圧を例えば０Ｖ，Ｖｆ，２Ｖｆと変化させ、そ
のときの反転増幅器１４のショート電流Ｉｓを測定し、
最適なショート電流Ｉｓが得られるバックゲート電圧を
選択するようにしている。反転増幅器１４のショート電
流Ｉｓは、水晶振動子１２の安定な発振を継続するため
に必要な放電量を最低限確保しなければならない。よっ
て、この電流値を確保しつつ、しかも、ＩＣ製造上のバ
ラツキによってＦＥＴの閾値電圧が生じたとしても最適
なバックゲート電圧を選択することができるように多段
階に切替制御することによって、低消費電力化が図られ
る。

【０００８】

【発明が解決しようとする課題】しかし、上述の従来技
術では、如何に最適なバックゲート電圧を選択したとし
ても、消費電力に無駄が生じる。なぜなら、ＩＣの素子
のバラツキに応じた最適なバックゲート電圧を選ぶこと
はできても、水晶発振子を外付けした状態での最適なバ
ックゲート電圧を選ぶことができないからであり、もう
少し踏み込んで述べれば、ＩＣをプリント基板に実装し
水晶発振子を外付けした状態での最適なバックゲート電
圧を選ぶことは更にできないからである。その理由は、
最適なバックゲート電圧を決定する基準を反転増幅器１
４のショート電流Ｉｓとしているところにある。このシ
ョート電流Ｉｓ、ＩＣをプリント基板や水晶発振子に接
続するしないに係わらず、そのＩＣに固有の値となる。
ところが、プリント基板の配線や水晶発振子にも特性バ
ラツキがある。上述の従来技術では、これらのＩＣ以外
の部分の特性バラツキを検出できない。よって、ＩＣ以
外の部分の特性バラツキを十分にカバーできる駆動能力
が得られるように最適なバックゲート電圧を選ばねばな
らない。故に、ＩＣ以外の部分の特性バラツキが大きけ
れば大きいほど、そのバラツキをカバーするために駆動
能力を大きくしておかなければならないので、無駄が生
じるのである。

【０００９】本発明の目的は、水晶発振子が接続された
状態で反転増幅器の駆動能力を最適化することにより消
費電力とノイズを低減することができる発振回路及び発
振方法を提供することにある。本発明の他の目的は、水
晶発振子とともにＩＣが接続されそれらがプリント基板
に実装された状態で反転増幅器の駆動能力を最適化する
ことにより消費電力とノイズを低減することができる発
振回路及び発振方法を提供することにある。

【００１０】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも１
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。

【００１１】本発明による発振回路は、反転増幅器
（１）と水晶振動子（７）とが接続され、水晶振動子
（７）の素子特性に応じた反転増幅器（１）の適正な駆
動能力レベルを検出するとともに、その検出結果に基づ
いて反転増幅器（１）の駆動能力を決定する駆動能力選
択回路（２）を含むことを特徴としている。水晶振動子
（７）が組込まれた状態で反転増幅器（１）の駆動能力
を検出して決定するので、より最適切な駆動能力で発振
回路を安定的に動作させ、より適正にノイズと消費電力
を低減する。

【００１２】反転増幅器（１）と駆動能力選択回路
（２）とがＩＣのような半導体装置（５）に形成されて
いることが更に好ましい。半導体装置（５）を組込んだ
状態で更に適正にその駆動能力を最適化することができ
る。

【００１３】反転増幅器（１）は、駆動トランジスタ
（ＴＲ３，４）と、その駆動能力を多段階に決定するた
めのスイッチ群（ＴＲ１，２）とを備え、駆動能力選択
回路（２）からの選択信号によってスイッチ群（ＴＲ
１，２）をオン・オフすることにより、駆動能力を可変
とすることを特徴としている。駆動能力のレベルはダウ
ンカウンタを用いて設定することができる。

【００１４】駆動能力選択回路（２）は、検出期間中の
駆動能力レベルを設定する第１のカウンタ（２１）と、
発振再開後の駆動能力レベルを設定する第２のカウンタ
（２３）とを有している。遅延回路（１３）が更に付加
され、この出力がある一定値になったとき発振再開す
る。遅延回路（１３）は、ＲＣ並列回路あるいは複数の
インバータの組合せにより形成され得る。

【００１５】本発明による発振方法は、反転増幅器
（１）と水晶振動子（７）とを接続した後、反転増幅器
（１）の駆動能力を徐々に変化させることによって適正
な駆動能力レベルを検出し、反転増幅器（１）の駆動能
力をその検出結果に基づいて決定することを特徴として
いる。反転増幅器（１）は、駆動トランジスタと、その
駆動能力を多段階に決定するためのスイッチ群とを備
え、駆動能力選択回路（２）からの選択信号によってそ
のスイッチをオン・オフすることにより駆動能力を可変
としている。

【００１６】駆動能力選択回路（２）は、反転増幅器
（１）の駆動能力を十分大きいレベルから徐々に小さく
して発振停止レベルを検出する。反転増幅器（１）の適
正な駆動能力レベルを検出した後、それよりも大きな駆
動能力レベルにて発振を再開し、その後適正な駆動能力
レベルに変更して発振を継続する。その適正な駆動能力
レベルを検出する期間中に発振が停止する。

【００１７】

【発明の実施の形態】図に一致対応して、本発明による
発振回路の実施の形態は、反転増幅器が駆動能力選択回
路とともに設けられている。図１に示されるように、そ
の反転増幅器１とその駆動能力選択回路２の間に、バッ
ファ回路３が介設されている。バッファ回路３は、クロ
ック信号ＣＬＫを出力し、図示されない内部回路に供給
される。抵抗４が、反転増幅器１に並列に接続されてい
る。反転増幅器１と抵抗４とバッファ回路３は、１つの
ＩＣ５の中に形成されている。

【００１８】ＩＣ５には、外部端子４１を介して、発振
子回路６が接続されている。発振子回路６は、水晶発振
子７と２つのコンデンサ８，９を備えている。２つのコ
ンデンサ８，９のそれぞれの一方側の極は、共通電位１
１に接続されている。ＩＣ５と発振子回路６は別々に製
造され、異なるメーカで製造され得る。水晶発振子７と
２つのコンデンサ８，９と抵抗４と反転増幅器１とから
なる回路は、一定の振動数で発振することになる。な
お、発振子は水晶発振子に限られず、セラミック発振子
のような固体発振子が用いられ得る。

【００１９】初期化信号１２が入力される駆動能力選択
回路２は、初期的に数Ｎが設定される。ＲＣ遅延回路１
３が、駆動能力選択回路２に接続している。初期化信号
ＲＥＳＥＴ１２は、ＲＣ遅延回路１３にも入力される。
ＲＣ遅延回路１３は、これに初期化信号１２が入力され
た後に遅延動作が開始し、ある遅延時間の後にトリガ信
号１４を出力する。トリガ信号１４は、駆動能力選択回
路２に入力される。

【００２０】図２は、反転増幅器１の基本形を示してい
る。反転増幅器１は、選択信号Ａがスイッチング信号と
して入力される３極増幅器としてのトランジスタＴＲ１
と、反転選択信号Ａ＊がスイッチング信号として入力さ
れる３極増幅器であるトランジスタＴＲ２とを備えてい
る。トランジスタＴＲ１とトランジスタＴＲ２は、一定
電圧端子間で直列に接続されている。トランジスタＴＲ
１は、Ｐチャンネルスイッチであり、トランジスタＴＲ
２はＮチャンネルスイッチである。

【００２１】トランジスタＴＲ１とトランジスタＴＲ２
との間に、駆動トランジスタ回路１５が直列に介設され
ている。駆動トランジスタ回路１５では、ＴＲ３とＴＲ
４が対接合している。ＴＲ３はＰチャンネルトランジス
タであり、ＴＲ４はＮチャンネルトランジスタである。
ＴＲ３とＴＲ４のそれぞれのゲートに共通に接続する共
通入力点１６に入力信号が印加され、ＴＲ３とＴＲ４の
共通出力点１７から、出力信号が出力される。

【００２２】図３は、駆動トランジスタ回路１５が具体
化された詳細を示している。駆動トランジスタ回路１５
は、複数の対接合トランジスタを組み合わせて選択する
ことができる回路として実現されている。共通入力点１
６と共通出力点１７との間に、３対の駆動トランジスタ
１５−１，２，３が互いに並列に設けられている。３対
の駆動トランジスタ１５−１，２，３にそれぞれに対応
して、トランジスタＴＲ１−１，２，３とトランジスタ
ＴＲ２−１，２，３が既述の通りに接続されている。

【００２３】３つのＰチャンネルトランジスタＴＲ３−
１，２，３と３つのＮチャンネルトランジスタＴＲ４−
１，２，３とからなるそれぞれの駆動トランジスタ１５
−１，２，３の駆動能力の比は、例えば増幅率ｇｍの比
は、ある比（例えば、８：４：２）に設定されている。
直列に接続されている３つの出力点１７−１，２，３か
らそれぞれに出力される３つの出力は、これらの電圧又
は電流が加算されて共通出力点１７から出力される。

【００２４】選択信号Ａ−１，２，３、及び、反転選択
信号Ａ＊−１，２，３が、トランジスタＴＲ１−１，
２，３、及び、トランジスタＴＲ２−１，２，３のそれ
ぞれのゲートに印加される。図４は、トランジスタＴＲ
１−１，２，３に印加される選択信号Ａ−１，２，３の
態様を示している。”１”はそれぞれのトランジスタを
ＯＮにする信号を表し、”０”はそれぞれのトランジス
タをＯＦＦにする信号を表す。図４の表の第１欄の”１
１１”は、トランジスタＴＲ１−１，２，３の全てをＯ
Ｎにすることを示している。その第８欄の”０００”
は、トランジスタＴＲ１−１，２，３の全てをＯＦＦに
することを示している。

【００２５】図１に示される発振回路がＯＮになれば、
暫時後に、そのＲＣ回路が水晶発振子７の固有振動数に
対応する振動数で定常的に発振する。この発振により、
バッファ回路３がクロック信号ＣＬＫを出力し、そのク
ロック信号ＣＬＫは駆動能力選択回路２に入力される。
駆動能力選択回路２は、次のステップスにより動作す
る。

【００２６】最初の選択信号のレベル値は、”１１１”
である。この場合、駆動トランジスタ１５−１，２，３
の駆動能力（ｇｍ）比は、８＋４＋２（＝１４）であ
り、図５に示されるように、最大レベルにある。適正な
タイミングで、駆動能力選択回路２はカウントダウンす
る。カウントダウンの初期値は、”１１１”である。駆
動能力選択回路２からは反転増幅器１に対して駆動能力
選択信号１９が出力される。

【００２７】駆動能力選択信号１９の入力により、選択
信号はレベル値が”１１０”になる。このレベル値で
は、駆動トランジスタ１５−１，２がＯＮであり、駆動
トランジスタ１５−３はＯＦＦである。反転増幅器１の
能力比は、８＋４＋０（＝１２）になる。この能力で発
振回路が停止しない場合には、更にカウントダウンされ
る。選択信号のレベル値”０１１”による駆動トランジ
スタ１５の全能力は、０＋４＋２（＝６）である。この
能力では発振は停止してしまう。

【００２８】故に、カウントダウンも停止し、選択信号
のレベル値は”０１１”のままとなる。従って、発振が
安定に継続できる最低レベル値は、”１００”となる。
発振停止により、バッファ回路３の動作が停止し、駆動
能力選択回路２のカウントダウンが停止するため、レベ
ル値”０１１”が残る。図５に示されるように、ＲＣ遅
延回路１３は、出力信号１４を駆動選択回路２の中の停
止検出回路２９（後述）に出力する。停止検出回路２９
は、その出力値がある一定値になった時ｔｂに、トリガ
信号を出力し、これによって、発振停止検出期間の終了
及び発振再開を行う。駆動能力選択回路２には、最後の
カウント値であるレベル値”０１１”が保存されてお
り、発振が安定に継続できる最低レベル値は、”１０
０”であることが検出される。

【００２９】このような駆動能力検出は、外付の発振子
回路６が反転増幅器１に影響する状況で行われている。
即ち、ＩＣ５の特性バラツキだけではなく、プリント基
板の配線バラツキや水晶発振子７の特性バラツキをも加
味した状態で検出される。実用上は、検出した最低レベ
ル値にマージンを加えたレベル値で動作させることが好
ましい。マージンなし、即ち、後述のＭＡＲＧＩＮ信号
の値を１とすれば、レベル値”１００”が選択されて、
その”１００”が、それぞれに駆動トランジスタ１５−
１，２，３のそれぞれのゲートに印加される。この時の
駆動能力の比は、８＋０＋０（＝８）である。このよう
なマージンは、上述のレベルに限られず、電子機器の使
用状況等も考慮して適宜決定することができる。

【００３０】使用環境や継続使用による経時変化等によ
って、最低発振能力は変動する。発振回路の起動時に既
述の最適化を行って、その都度に能力が決定されること
が好ましいが、電子機器の出荷時にその最低レベル値を
固定することも可能である。

【００３１】

【実施例】図６は、駆動能力選択回路２の詳細を示して
いる。バッファ回路３から出力されたＣＬＫ信号から分
周してＣＬＯＣＫ信号が発せされ、第１ダウンカウンタ
２１と停止検出回路２９とアンド回路２７に入力され
る。第１ダウンカウンタ２１には、初期信号１２の入力
時、即ち、発振開始タイミングｔ０における初期レベル
値がメモリ等から読み込まれ設定される。第１ダウンカ
ウンタ２１の出力信号Ｃは、セレクタ２８と第１加算器
２２と第２加算器２４とに入力される。

【００３２】停止検出回路２９は、ＲＣ遅延回路１３の
出力信号１４が一定レベルになったことを検出し、停止
検出信号ＥＣＬＫを出力する。セレクタ２８は、停止検
出信号ＥＣＬＫによって、発進停止レベル検出期間中は
出力信号Ｃを選択信号１９として出力し、発振再開後は
後述の出力信号Ｋを選択信号１９として出力する。

【００３３】第２ダウンカウンタ２３には、発振再開タ
イミングｔｂにおけるレベル値が設定される。このレベ
ル値は、発振停止レベル値に対して十分大きなレベル値
とすればよい。この設定方法を次に説明する。発振停止
レベル値に対する差分をＳＴＡＲＴ信号によって図示し
ない外部から設定し、この差分と第１ダウンカウンタ２
１のレベル値との加算値を第１加算器２２にて得て設定
する。このようにすれば、発振停止タイミングｔａにお
いて、自動的に発振再開レベル値が設定される。第２ダ
ウンカウンタ２３の出力信号Ｋは、セレクタ２８に入力
されるとともに比較器２６に入力される。上述の差分を
発振停止レベルに対して小さめに設定すれば、発振再開
時の消費電力及びノイズ低減を図ることができる。また
十分大きく設定すれば、その効果は薄れるものの、発振
安定までの時間を短縮することができる。この差分の設
定は、ユーザが自由に決定できるように電子機器の外部
から入力するようにしてもよいし、予めメモリ等に値を
記憶しておいてもよい。更に、発振再開タイミングｔｂ
のレベル値を発振開始タイミングｔ０のレベル値と同じ
とすることもできる。この場合は、第１ダウンカウンタ
を再度用いればよく、第２ダウンカウンタとＳＴＡＲＴ
信号と第１加算器２２とアンド回路２７とセレクタ２８
は不要となり、比較器２６に出力信号Ｋの代わりに出力
信号Ｃを入力するようにすればよいため、回路構成がシ
ンプルになる。

【００３４】第３ダウンカウンタ２５には、発振再開後
の安定発進時のレベル値が設定される。このレベル値は
発進停止レベル値に対して必要なマージンを加算したレ
ベル値とすればよい。そこで、このマージンをＭＡＲＧ
ＩＮ信号によって、図示しない外部から設定し、マージ
ンと第１ダウンカウンタ２１のレベル値との加算値を第
２加算器２４にて得て設定する。このようにすれば、発
振停止タイミングｔａにおいて、自動的に安定発振レベ
ル値が設定される。このマージンの設定は、ユーザが自
由に決定できるように電子機器の外部から入力するよう
にしてもよいし、予めメモリ等に値を記憶しておいても
よい。第３ダウンカウンタ２５の出力信号Ｌは、比較器
２６に入力される。なお、この安定発振レベル値の保持
はダウンカウンタに限られず、レジスタによってもよ
い。

【００３５】比較器２６は、発振再開後、レベル値が安
定発振レベル値と同じになるまで不一致信号を出力す
る。この不一致信号が出力されている間、アンド回路２
７はダウンクロック信号を出力し、第２ダウンカウンタ
２３ではカウントダウンが行われる。

【００３６】なお、第１〜第３ダウンカウンタ２１，２
３，２５のビット数は選択する駆動能力のレベル数に応
じて選択すればよく、この場合は３ビット以上あれば十
分である。この実施の形態では、４ビットとしている。
また、駆動能力のレベル数は８に限られず、より多くと
も少なくともよい。また、上述の実施の形態では十分な
駆動能力で発振を開始し徐々に駆動能力を決定するよう
にしているが、逆に、発振しないレベルから徐々に駆動
能力を上げ、発振を開始するレベルを検出して、これを
元に安定発振時の駆動能力を決定するようにしてもかま
わない。この場合は、ダウンカウンタの代わりにアップ
カウンタを用いると便利である。

【００３７】図７は、４桁２進のダウンカウンタを用い
た場合の動作を示している。出力信号Ｃの取り得るレベ
ル値は、”０１１１”〜”００００”である。発振開始
タイミングｔ０における初期レベル値が、第１ダウンカ
ウンタ２１に入力される。ＳＴＡＲＴ信号の値は２とし
ている。ＭＡＲＧＩＮ信号の値は１としている。第１ダ
ウンカウンタ２１の出力信号Ｃのレベル値ＬｎとＳＴＡ
ＲＴ信号が第１加算器２２に入力される。値２がレベル
値Ｌｎに加算され、加算後の値（Ｌｎ＋２）が、第２ダ
ウンカウンタ２３に入力される。

【００３８】レベル値ＬｎとＭＡＲＧＩＮ信号が、第２
加算器２４によって加算され、第２ダウンカウンタ２３
に入力される。ＭＡＲＧＩＮ信号の値は１としている。
この値１がレベル値Ｌｎに加算され、その加算後の値
（Ｌｎ＋１）が、第３ダウンカウンタ２５に入力され
る。第２ダウンカウンタ２３と第３ダウンカウンタ２５
のそれぞれの出力値が、比較器２６にて比較され、不一
致の間ハイ・レベルを出力する。アンド回路２７は、比
較器２６の出力がハイレベルの間、ダウンクロックを出
力する。

【００３９】発振回路が動作し続けバッファ回路３がク
ロック信号ＣＬＫを出力している間は、同図に示される
ように、第１ダウンカウンタ２１、第２ダウンカウンタ
２３、第３ダウンカウンタ２５は、互いにレベル値が１
ずつずれてカウントダウンしている。出力信号Ｃのレベ
ル値が”００１１”になった時に、発振が停止してい
る。このため、カウントダウンが停止して、第１ダウン
カウンタ２１、第２ダウンカウンタ２３、第３ダウンカ
ウンタ２５は、そのままのカウント数に維持される。

【００４０】発振停止後暫時の遅延後に、停止検出回路
２９の出力信号ＥＣＬＫが立ち上がり、発振を再開する
とともに、第２ダウンカウンタ２３に保持されたレベル
値”０１０１”をセレクタ２８が選択して出力する。比
較器２６の出力がハイレベルのため、アンド回路２７か
らダウンクロックが与えられ、第２ダウンカウンタ２３
のレベル値はカウントダウンされ、”０１００”とな
る。この値は、第３ダウンカウンタ２５の値と等しいた
め、比較器２６の出力はロー・レベルとなる。この後カ
ウントダウンは行われず、第３ダウンカウンタ２５に保
持されたレベル値にて発振が継続される。

【００４１】ＲＣ遅延回路１３は、クロック信号ＣＬＫ
が完全に停止しているかどうかを検出するためのタイマ
である。クロックが完全に停止していることを検出する
ためには、クロックが停止してから、最低２クロック分
の検出期間が必要である。実用的には、２クロックでは
マージンがないので、余裕を見て３〜４クロック分の期
間を取ることが好ましい。その検出期間中は、発振を再
開してはならない。

【００４２】例えば、周波数１Ｍｃｙｃｌｅ〜１０Ｍｃ
ｙｃｌｅの機器に適用する場合には、１Ｍｃｙｃｌｅで
４クロック分＝１０００ｎｓｅｃ・４＝４０００ｎｓｅ
ｃが必要である。遅延回路は発振再開のためのタイマと
しても機能する。従って、検出期間相当の時定数を持た
せる必要がある。遅延回路の時定数は、使用される周波
数に合わせて決定すればよく、１０Ｍｃｙｃｌｅであれ
ば、４００ｎｓｅｃでよい。

【００４３】また、遅延回路をＩＣの内部に作り込むの
ではなく、外付とすれば、時定数を変える度にＩＣを作
り替えなくても済むから、ＩＣの品種を少なくすること
ができる。即ち、「１Ｍｃｙｃｌｅ〜１０Ｍｃｙｃｌｅ
のＩＣを使いたい」というユーザーと、「１０Ｍｃｙｃ
ｌｅしか使わないので速く立ち上がる方がよい」という
ユーザーとに対しては、１Ｍｃｙｃｌｅ〜１０Ｍｃｙｃ
ｌｅのＩＣを１種類のみ用意すればよい。

【００４４】図８は、駆動トランジスタ回路１５の実施
の他の形態を示している。図３は、複数の駆動トランジ
スタ回路１５−１，２，３の出力が加算される回路を示
しているが、図８は、駆動トランジスタを１つとし、ス
イッチング用の複数のトランジスタＴＲ１−１，２，３
及びＴＲ２−１，２，３を同様にスイッチングすること
によって、駆動能力を変更できるようにしている。複数
のトランジスタトＴＲ１−１，２，３は、一定電位側と
駆動トランジスタ回路１５との間に並列に接続され、複
数のトランジスタＴＲ２−１，２，３は、他の一定電位
側と駆動トランジスタ回路１５との間に並列に接続され
ている。図８の回路は図３の回路と等価であるが、図８
の回路は図３の回路に比べて、その形成面積が少なくて
すむ利点がある。

【００４５】更に、駆動能力を変更する手段として、従
来技術のように、駆動トランジスタ１５のバックゲート
電圧を制御するようにしてもよい。

【００４６】クロックが停止している間で必要なタイマ
ー機能を持つ遅延回路は、他のタイマー装置に替えるこ
とができる。他のタイマー装置としては、図９に示され
るようなインバータの多段接続回路３１でもよい。多段
接続回路３１は、回路の設計定数が異なる複数のインバ
ータが交互に直列に接続され、隣り合うインバータの間
の遅延量が、交互に、大小になるように接続された遅延
回路であり、ＲＣ遅延回路よりも遅延の精度がより高
い。

【００４７】

【発明の効果】本発明による発振方法及び発振回路は、
水晶振動子のバラツキを加味した状態で最も適切な駆動
能力を選択できるため、ノイズと消費電力をより効果的
に低減することができる。更には、ＩＣのバラツキのみ
ならずプリント基板のバラツキにも対応して、最も適切
な駆動能力を選択できる。

【図面の簡単な説明】

【図１】図１は、本発明による発振回路の実施の形態を
示す回路図である。

【図２】図２は、トランジスタ群の実施の形態を示す回
路図である。

【図３】図３は、トランジスタ群の実施の形態の詳細を
示す回路図である。

【図４】図４は、カウントダウンの実施の形態を示す表
である。

【図５】図５は、ｇｍ、遅延量等の時間的推移を示すグ
ラフである。

【図６】図６は、駆動能力選択回路の実施の形態を示す
回路図である。

【図７】図７は、駆動能力選択回路の複数の部分の波形
をそれぞれに示すタイムチャートである。

【図８】図８は、トランジスタ群の実施の形態の他の詳
細を示す回路図である。

【図９】図９は、遅延回路の実施の形態を示す回路図で
ある。

【図１０】図１０は、駆動能力を最適化する公知の技術
を示す回路図である。

【図１１】図１１は、駆動能力を最適化する公知の他の
技術を示す回路図である。

【符号の説明】

１…反転増幅器 ２…駆動能力選択回路 ３…バッファ回路 ４…抵抗 ５…半導体装置（ＩＣ） ６…発振子回路 ７…水晶振動子 １０…コンデンサ １１…共通電位 １２…初期化信号 １３…ＲＣ遅延回路 １４…とろが信号 １５…駆動トランジスタ回路 １６…共通点入力点 １７…共通出力点 １９…駆動能力選択信号 ２１…第１ダウンカウンタ ２２…第１加算器 ２３…第２ダウンカウンタ ２４…第２加算器 ２５…第３ダウンカウンタ ２６…比較器 ２７…アンド回路 ２８…セレクタ ２９…停止検出回路 ３１…インバータの多段接続回路 ４１…外部端子

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】反転増幅器と水晶振動子とが接続され、前
   記水晶振動子の素子特性に応じた前記反転増幅器の適正
   な駆動能力レベルを検出するとともに、その検出結果に
   基づいて前記反転増幅器の駆動能力を決定する駆動能力
   選択回路と、前記駆動能力レベルを設定するダウンカウンタ又はアッ
   プカウンタであるカウンタ とを含む発振回路。
2. 【請求項２】前記反転増幅器と前記駆動能力選択回路と
   が半導体装置に形成されていることを特徴とする請求項
   １に記載の発振回路。
3. 【請求項３】前記反転増幅器は、 駆動トランジスタと、その駆動能力を多段階に決定する
   ためのスイッチ群とを備え、前記駆動能力選択回路から
   の選択信号によって前記スイッチをオン・オフすること
   により駆動能力を可変とする請求項１又は２に記載の発
   振回路。
4. 【請求項４】前記能力選択回路は、検出期間中の前記駆
   動能力レベルを設定する第１のカウンタと、発振再開後
   の駆動能力レベルを設定する第２のカウンタとを有する
   請求項１から３の何れかに記載の発振回路。
5. 【請求項５】反転増幅器と水晶振動子とを接続した後、
   前記反転増幅器の駆動能力を十分大きいレベルから徐々
   に小さくして発振停止レベルを検出するか、又は、前記
   駆動能力を発振しないレベルから徐々に大きくして発振
   開始レベルを検出することによって、前記反転増幅器の
   駆動能力をその検出結果に基づいて決定する発振方法。
6. 【請求項６】前記反転増幅器の適正な駆動能力レベルを
   検出した後、それよりも大きな駆動能力レベルにて発振
   を再開し、その後適正な駆動能力レベルに変更して発振
   を継続する請求項５の発振方法。