JP3543542B2 - 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 - Google Patents
発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 Download PDFInfo
- Publication number
- JP3543542B2 JP3543542B2 JP15011597A JP15011597A JP3543542B2 JP 3543542 B2 JP3543542 B2 JP 3543542B2 JP 15011597 A JP15011597 A JP 15011597A JP 15011597 A JP15011597 A JP 15011597A JP 3543542 B2 JP3543542 B2 JP 3543542B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inverting amplifier
- power supply
- circuit
- signal inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
消費電力の節約という観点から、本発明者は、携帯型電子機器、特に腕時計に使用される電子回路の消費電力を分析した。この分析により、半導体基板上に構成される電子回路では、水晶発振回路の消費電力が他の回路部分に比べ大きな割合を締めることが確認された。すなわち、携帯型電子機器に使用される電子回路の発振回路での消費電力を節減することが、使用電池の長寿命化を図る上で効果的であることを見出した。
【０００４】
このような水晶発振回路では、信号反転増幅器に電圧Ｖregを印加すると、信号反転増幅器の出力が１８０度位相反転されてゲートにフィードバック入力される。これにより、信号反転増幅器を構成する一対のトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【０００５】
しかし、安定発振後には、振動子の慣性エネルギーの損失分を補充することで発振を継続できるため、起動時に比べ必要とされるエネルギーは少ない。
【０００６】
これにも拘わらず、従来の水晶発振回路では、起動時にも、安定発振後にも、常に前記一対のトランジスタを交互にオンオフ駆動するように構成されているため、これが回路全体の電力消費を増加させる大きな要因となっていたことを、本発明者は見いだした。
【０００７】
本発明の目的は、少ない電力消費で安定して発振することができる水晶発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【０００８】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明の発振回路は、
信号反転増幅器と、
前記信号反転増幅器への供給電力を、前記信号反転増幅器の出力に同期してオンオフ制御する電力制御回路と、
を含むことを特徴とする。
【０００９】
以上の構成とすることにより、発振回路が安定発振駆動されている状態での、消費電力の低減を図ることができる。
【００１０】
（２）本発明の発振回路は、
（１）において、
前記電力制御回路は、
前記信号反転増幅器への電力供給ラインに設けられた電力供給用スイッチング素子と、
前記電力供給用スイッチング素子を、前記信号反転増幅器の出力に同期してオンオフ制御するスイッチ制御回路と、
を含むことを特徴とする。
【００１１】
本発明によれば、電力供給ラインをオンオフ制御するという簡単な構成で、低消費電力化を図ることができる。
【００１２】
（３）本発明の発振回路は、
（２）において、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフードバック回路を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力供給用スイッチング素子は、
前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子と直列に接続され、
スイッチ制御回路は、
前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００１３】
本発明の発振回路では、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子は、安定発振状態において交互にオンオフ駆動されることになる。
【００１４】
この時、前記電力供給用スイッチング素子は、第１及び第２の半導体スイッチング素子の少なくとも一方と直列に接続され、信号反転増幅器への電力供給をオンオフ制御する。
【００１５】
これにより、低消費電力化を図ることができるように、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御することができる。
【００１６】
（４）本発明の発振回路は、
（１）〜（３）のいずれかにおいて、
前記電力制御回路は、
前記信号反転増幅器の出力側に出力遮断用スイッチング素子を含み、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のオフ制御に同期して、前記出力遮断用スイッチング素子をオフ制御することを特徴とする。
【００１７】
即ち、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子の一方にのみ前記電力供給スイッチング素子を接続すると、電力供給用スイッチング素子のオフ制御時にこの電力供給用スイッチング素子が直列接続されていない他の一方の半導体スイッチング素子がオンし、この他の一方の半導体スイッチング素子側の電位に水晶振動子の電位レベルがシフトしてしまい、これが原因となって振動が抑制されてしまう場合がある。
【００１８】
これに対し、本発明によれば、信号反転増幅器の出力側に接続された出力遮断用スイッチング素子を、電力供給用スイッチング素子のオフ制御に同期してオフ制御することにより、前記水晶振動子の電位レベルのシフトを防止し、振動子の慣性振動をより安定して継続させることが可能となる。
【００１９】
（５）本発明の発振回路は、
（３）または（３）に関連する（４）において、
前記信号反転増幅器の第１、第２の半導体スイッチング素子及び前記電力供給用スイッチング素子は、エンハンスメント型の電界効果トランジスタ素子を用いて構成され、
前記第１、第２の半導体スイッチング素子を構成する電界効果トランジスタ素子は、前記電力供給用スイッチング素子を構成する電界効果トランジスタ素子よりスレッシュホールド電圧の絶対値が相対的に小さなものであることを特徴とする。
【００２０】
本発明によれば、各半導体スイッチング素子をエンハンスメント型の電界効果トランジスタを用いて構成している。
【００２１】
そして、信号反転増幅器を構成する前記第１、第２の半導体スイッチング素子を、前述したようにエンハンスメント型のものとし、しかもスレッシュホールド電圧を小さな値に設定している。これにより、信号反転増幅器を安定して動作するのに必要な電源電圧の絶対値を小さくでき、この面からも低消費電力化を図ることが可能としている。
【００２２】
なお、前記第１及び第２の半導体スイッチング素子のスレッシュホールド電圧を小さな値にすると、エンハンスメント型の電界効果トランジスタといえども、そのオフ制御時におけるリーク電流が大きな値となることが知られている。しかし、本発明によれば、前述したように電力供給用スイッチング素子を、エンハンスメント型の電界効果トランジスタを用いて形成し、しかもそのスレッシュホールド電圧を高い値に設定している。これにより、電力供給用スイッチング素子をオフ制御した際に前述したリーク電流を確実に低減できるため、この面からもより低消費電力化を図り、安定した発振を行うことが可能となる。
【００２３】
このように本発明によれば低い電源電圧を用いて信号反転増幅器を駆動できしかもオフリーク電流を確実に低減することができるため電力消費がより少なくしかも安定した発振を行うことができる水晶発振回路実現することが可能となる。
【００２４】
（６）本発明の発振回路は、
（２）または（３）において、
前記電力供給用スイッチング素子は、ディプリーション型の電界効果トランジスタ素子を用いて構成されたことを特徴とする。
【００２５】
これにより、この電力供給用スイッチング素子をオフ制御した時に、このスイッチング素子に流れる電流により信号反転増幅器の出力電圧が安定したものとなり、回路全体が安定して発振動作を行うことができる。
【００２６】
（７）本発明の発振回路は、
（２）〜（６）のいずれかにおいて、
前記電力供給用スイッチング素子は、前記信号反転増幅器を構成する半導体スイッチング素子と直列接続された電界効果トランジスタ素子を用いて構成され、
スイッチ制御回路は、
前記信号反転増幅器の出力を前記電力供給用スイッチング素子のゲートに入力し、前記直列接続された半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００２７】
本発明によれば、信号反転増幅器の出力を、電力供給用スイッチング素子のゲートに入力し、信号反転増幅器の出力に同期してこれをオンオフ制御している。
【００２８】
この電力供給用スイッチング素子は、第１及び第２の半導体スイッチング素子の少なくとも一方と直列に接続され、信号反転増幅器への電力供給をオンオフ制御する。
【００２９】
これにより、発振回路の安定発振時における水晶振動子の慣性エネルギーの損失分を補うように電力供給を行って発振を継続的に安定して行なわせ、しかもその低消費電力化を図ることができるように、前記半導体スイッチング素子への電力供給のオンオフデュディー比を制御することができる。
【００３０】
このように、本発明によれば、電力供給用スイッチング素子への電力供給のオンオフ制御を、信号反転増幅器の出力を用いて、自動的に行い低消費電力化と安定発振という課題を良好に達成することができる。
【００３１】
（８）本発明の発振回路は、
（７）において、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のゲートに直流バイアス電圧を印加するバイアス回路を含み、
前記直流バイアス電圧は、
前記信号反転増幅器から前記電力供給用スイッチング素子のゲートへの入力信号の直流電位を、シフトさせることを特徴とする。
【００３２】
即ち、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子を、スレッシュホールド電圧の小さなものとし、電源電圧を下げ低消費電力化を図ると、信号反転増幅器の出力電圧の絶対値も小さなものとなってしまう。
【００３３】
これに対して、電力供給用半導体スイッチング素子を、オフリーク電流が小さくなるようにスレッシュホールド電圧の大きなものを用いると、信号反転増幅器の出力電圧ではこの電力供給用半導体スイッチング素子を安定してオンオフ制御できない恐れもある。
【００３４】
このような場合には、本発明のように、電力供給用半導体スイッチング素子のゲートに直流バイアス電圧を印加し、このゲートへの入力信号の直流電位を確実なオンオフ制御ができる電位側へシフトさせる。これにより、信号反転増幅器の出力信号の電圧の絶対値が小さな場合でも、電力供給用スイッチング素子を安定してオンオフ制御し、消費電力が少なく、且つより安定して発振を行う発振回路を得ることができる。
【００３５】
更に、本発明によれば、前記直流バイアス電圧を印加することにより、電力供給用スイッチング素子としてスレッシュホールド電圧が大きくオフリーク電流が小さなものを用いることが可能となるため、この面からも回路全体の低消費電力化を図ることができる。
【００３６】
（９）本発明の発振回路は、
（７）、（８）のいずれかにおいて、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも一つの基準電圧との比較結果に基づき、前記直列接続された前記半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００３７】
本発明によれば、信号反転増幅器の出力と、少なくとも一つの基準電圧との比較結果に基づき、前記電力供給用スイッチング素子のオンオフ制御を行う。この時、少なくとも一つの基準電圧は、信号反転増幅器が安定発振するための必要最低限の基準電圧に設定することが好ましい。
【００３８】
これにより、信号反転増幅器の出力電圧が基準電圧を下回った場合に、電力供給用スイッチング素子はオフ制御される。また信号反転増幅器の出力電圧が基準電圧を上回った場合に、電力供給用スイッチング素子はオン制御される。
【００３９】
このようにすることにより、信号反転増幅器が、安定発振するのに必要な最低限の期間のみ電力供給を行うように、電力供給用スイッチング素子がフィードバック制御され、この結果、低消費電力で且つより安定した発振を行うことができる発振回路を実現することができる。
【００４０】
（１０）本発明の発振回路は、
（１）において、
前記電力制御回路は、
前記信号反転増幅器へのフィードバック回路に設けられた電力供給用スイッチング素子と、
前記電力供給用スイッチング素子を、前記信号反転増幅器の出力に同期してオンオフ制御するスイッチ制御回路と、
を含むことを特徴とする。
【００４１】
本発明によれば、信号反転増幅器へのフィードバック入力を前記信号反転増幅器の出力に同期してオンオフ制御する。これにより、信号反転増幅器は、供給電力がオンオフ制御された場合と同様に動作し、その低消費電力化を図ることが可能となる。
【００４２】
（１１）本発明の発振回路は、
（１０）において、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力供給用スイッチング素子は、
前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子のゲートに接続され、
スイッチ制御回路は、
前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００４３】
本発明の発振回路では、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子は、安定発振状態において交互にオンオフ駆動されることになる。
【００４４】
この時、前記電力供給用スイッチング素子は、低消費電力化を図ることができるように、第１及び第２の半導体スイッチング素子の少なくとも一方への電力供給のオンオフデュディー比を制御することができる。
【００４５】
（１２）本発明の発振回路は、
（１０）、（１１）のいずれかにおいて、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも１つの基準電圧との比較結果に基づき、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００４６】
このように、信号反転増幅器の出力と前記基準電圧との比較結果を用いて、電力供給用スイッチング素子を自動的にフィードバック制御することにより、低消費電力化及び安定した発振の継続可能な発振回路を得ることができる。
【００４７】
（１３）本発明は、
（１）〜（１２）のいずれかにおいて、
前記水晶振動子としてＱ値の大きなものを用いることを特徴とする。
【００４８】
このように、水晶振動子として、機械的な振動のしやすさを表すＱの値の大きなものを用いることにより、安定発振後は、より小さな消費電力で、安定して発振状態を維持することが可能となる。
【００４９】
（１４）本発明の電子回路は、
（１）〜（１３）のいずれかの発振回路を備えたことを特徴とする。
【００５０】
（１５）本発明の半導体装置は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５１】
（１６）本発明の電子機器は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５２】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００５３】
（１７）本発明の時計は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５４】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００５５】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００５６】
第１実施の形態
図１には、本発明の好適な第１の実施の形態にかかる水晶発振回路が、図２には、そのタイミングチャートが示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【００５７】
本実施の形態の水晶発振回路は、信号反転増幅器２０と、フィードバック回路を構成する水晶振動子１０及び抵抗１４とを含んで構成される。前記フィードバック回路は、水晶振動子１０及び抵抗１４以外に、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器２０の出力ＶD(t)を、１８０度位相反転されたゲート信号ＶG(t)として信号反転増幅器２０へフィードバック入力するものである。
【００５８】
前記信号反転増幅器２０は、第１の電位側と、これより低い電圧の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶDDに設定され、第２の電位は図示しない電源回路部から供給される負の電源電圧Ｖregに設定されている。
【００５９】
前記信号反転増幅器２０は、第１の回路２２と、第２の回路２４とを含んで構成される。
【００６０】
前記第１の回路２２は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ２６を含んで構成される。このトランジスタ２６は、そのソース、ドレインがそれぞれアース側、出力端子３０側に接続され、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００６１】
前記第２の回路２４は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ２８を含んで構成されている。このトランジスタ２８は、そのソース、ドレインが、それぞれ図示しない電源回路部から供給される負の電源電圧Ｖreg側、出力端子３０側へ接続され（ここではトランジスタ２６のドレインに接続されている）、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００６２】
本実施の形態の水晶発振回路は、信号反転増幅器２０への供給電力をその出力ＶD(t)に同期してオンオフ制御するために、電力供給用スイッチング素子として機能する電界効果トランジスタ４０と、このトランジスタ４０を制御するスイッチ制御回路４４とを含んで構成される。
【００６３】
前記トランジスタ４０は、Ｐ型の電界効果トランジスタを用いて構成され、そのソースがアース電位ＶDD側へ、そのドレインがトランジスタ２６のソース側へと接続されている。
【００６４】
前記スイッチ制御回路４４は、前記トランジスタ４０のゲートへスイッチ制御信号１００を印加し、このトランジスタを信号反転増幅器２０の出力ＶD(t)に同期してオンオフ制御する。
【００６５】
図２には、本実施の形態の水晶発振回路のタイミングチャートが示されている。
【００６６】
同図に示すようスイッチ制御回路４４は、ドレイン出力ＶD(t)に同期してスイッチ制御信号１００を出力する。このスイッチ制御信号１００は、Ｔのパルス出力周期の内、ｔの期間はＬレベル、ｔ´の期間はＨレベルとなる。これにより、電界効果トランジスタ４０は、ｔの期間はオン制御されて信号反転増幅器２０へ電力供給を行い、ｔ´の期間はオフ制御されて前記電力供給を停止する。
【００６７】
このような電力供給のオンオフ制御は、ドレイン出力ＶD(t)に同期して行われる。言い換えると、信号反転増幅器２０へのフィードバック入力であるゲート入力ＶG(t)に同期して行われる。
【００６８】
従って、前記電界効果トランジスタ４０がオン制御されていることを条件に、これに直列接続されたトランジスタ２６は前記ゲート入力ＶG(t)に基づきオン制御されることになる。
【００６９】
このように、本実施の水晶発振回路では、信号反転増幅器２０への電力供給を断続的に行ない、トランジスタ２６のオン動作期間におけるオンオフデューティ比を制御する。このようにしても、水晶振動子１０の慣性（自由振動）により、水晶発振回路は発振を継続でき、この結果、安定発振時における消費電力を低減することができる。
【００７０】
ここにおいて、前記水晶振動子１０は、この機械的な振動のし易さを表すＱの値が大きなものを用いることが好ましい。これにより、振動子１０の慣性（自由振動）が大きくなり、信号反転増幅器２０を間欠駆動した場合でも、より安定した発振を維持することができる。
【００７１】
また、本実施の形態において、信号反転増幅器２０を構成する前記各トランジスタ２６、２８はエンハンスメント型の電界効果トランジスタを用いて構成され、しかもそのスレッシュホールド電圧は小さな値に設定されている。これにより、信号反転増幅器２０を安定して駆動させるために必要な電源電圧Ｖregの絶対値も小さくでき、この面からも消費電力の節減を図ることができる。
【００７２】
即ち、信号反転増幅器２０の消費電力は、これに印加する電源電圧Ｖregの２乗に比例する。従って、この印加電圧を下げてやることが消費電力を低減する上で効果的なものとなる。しかし、信号反転増幅器２０を駆動するためには、前記電源電圧Ｖregを、トランジスタ２６、２８のスレッシュホールドの場合よりも大きな値に設定しなければならない。
【００７３】
本実施の形態では、前述したように各トランジスタ２６、２８のスレッシュホールド電圧は小さな値に設定されるため、前記電源電圧Ｖregの値も小さくし、この面から電力消費の低減を図ることができる。
【００７４】
なお、前記トランジスタ２６、２８のスレッシュホールド電圧を小さな値にすると、エンハンスメント型の電界効果トランジスタといえども、そのオフ制御時におけるリーク電流は大きな値となってしまう。
【００７５】
この問題を解決するために、本実施の形態では、電力供給用の電界効果トランジスタ４０として、スレッシュホールド電圧の高いものを用い、これにより、前述したオフリーク電流を確実に低減するように構成されている。
【００７６】
この結果、本実施の形態によれば、低い電源電圧Ｖregを用いて信号反転増幅器２０を駆動でき、しかもオフリーク電流を確実に低減することができるため、消費電力がより少なく、しかも安定した発振を行うことができる水晶発振回路を実現することが可能となる。
【００７７】
また、前記電力供給用半導体スイッチング素子として用いるトランジスタ４０は、オン抵抗を小さくし電圧降下を低減するために、許容範囲内で能力の高いものを用いることが好ましい。
【００７８】
なお、本実施の形態では、電界効果トランジスタ４０をオンオフ制御することにより、信号反転増幅器２０への供給電力を制御するものを例にとり説明したが、例えば電源電圧Ｖregを供給する定電圧回路部自体に、供給電力Ｖregを例えば図１５に示すｔ、ｔ´のタイミングで断続的にオン、オフ制御する機能を持たせるように構成してもよい。このようにすれば、前記トランジスタ４０を用いることなく、前記第１の実施の形態と同様な作用効果を奏することができる。
【００７９】
第２の実施の形態
図３には、第２の実施の形態の水晶発振回路の回路図、図４にはそのタイミングチャートが示されている。なお、前記第１の実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００８０】
本実施の形態の特徴は、信号反転増幅器２０の出力ＶD(t)を用いて前記スイッチ制御信号１００を生成するスイッチ制御回路４４を用いたことにある。
【００８１】
前記スイッチ制御回路４４は、インバータ４６、抵抗４８、コンデンサ５０を含んで構成される。ここにおいて、前記抵抗４８はトランジスタ４０のゲートとアース電位ＶDDとの間に接続されている。また、信号反転増幅器２０の出力ＶD(t)はインバータ４６、直流成分除去用のコンデンサ５０を介して、トランジスタ４０のゲートにスイッチ制御信号１００として印加される。
【００８２】
図４には、そのタイミングチャートが示されている。
【００８３】
前記出力ＶD(t)は、その直流バイアス成分（Ｖreg／２）がコンデンサ５０により除去され、スイッチ制御信号１００となってトランジスタ４０のゲートに印加される。これにより、このゲートへの入力電圧１００が、トランジスタ４０の負のスレッシュホールド電圧ＶTHを下回る期間ｔの間、このトランジスタ４０がオン制御される。
【００８４】
このようにして、本実施の形態の水晶発振回路によれば、信号反転増幅器２０への供給電力をオンオフ制御し、消費電力を低減することができる。
【００８５】
特に、本実施の形態によれば信号反転増幅器２０の出力ＶD(t)を用いて、スイッチ制御信号１００を生成し、電力供給を自動的に且つ適切なデューティ比でオンオフ制御し、消費電力の低減を図ることが可能となる。
【００８６】
第３の実施の形態
図５には、本発明の水晶発振回路の第３の実施の形態が示され、図６にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００８７】
本実施の形態の特徴は、図３に示す水晶発振回路に、バイアス回路６０を更に設けたことにある。
【００８８】
即ち、信号反転増幅器２０を構成するトランジスタ２６、２８を、スレッシュホールド電圧の小さな値のものとしＶregを小さくすると、その出力電圧ＶD(t)の絶対値も小さな値となってしまう。これに対し、電界効果トランジスタ４０は、前述したようにスレッシュホールド電圧の大きなトランジスタを用いると、前述した図３に示すタイプの水晶発振回路では、トランジスタ４０のゲート入力電圧が低すぎて、小さな値のゲート入力ではこれを安定してオンオフ制御できず、さらにノイズにも弱くなるおそれがある。
【００８９】
このため、図５に示す本実施の形態の水晶発振回路では、前記トランジスタ４０のゲートに直流バイアス電圧を印加するバイアス回路６０を設けている。
【００９０】
本実施の形態のバイアス回路６０は、２個の抵抗６２、６４を用いて電源電圧Ｖregを分圧し、図６に示すように（Ｖreg／２）の直流バイアス電圧をトランジスタ４０のゲートに印加する構成を採用している。
【００９１】
これにより、信号反転増幅器２０の出力電圧ＶD(t)が小さな場合でも、この出力電圧ＶD(t)に前記直流バイアス電圧が重畳されたスイッチ制御信号１００を生成してトランジスタ４０のゲートに印加でき、この結果、トランジスタ４０を安定してオンオフ駆動し、水晶発振回路の電力消費の低減と、安定した発振動作を確保することが可能となる。
【００９２】
第４の実施の形態
図７には、第４の実施の形態の水晶発振回路が示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００９３】
本実施の形態の特徴は、信号反転増幅器２０の出力段に出力遮断用スイッチング素子７０を設けたことにある。
【００９４】
例えば図１に示すような回路では、トランジスタ４０のオフ制御時に、信号反転増幅器２０を構成するトランジスタ２８がオンし、水晶振動子１０の慣性振動（自由振動）がＬレベル（Ｖregレベル）の電位に引っ張られ、発振が抑制されてしまう場合がある。
【００９５】
そこで、本実施の形態では信号反転増幅器２０の出力段に出力遮断用スイッチング素子７０を設け、トランジスタ４０のオフ制御時に、このスイッチング素子７０もオフ制御する構成を採用している。これにより、トランジスタ４０のオフ制御時に、振動子１０は信号反転増幅器２０の回路から切り離され自由に振動できるようになる。
【００９６】
この結果、本実施の形態の水晶発振回路によれば、トランジスタ４０による信号反転増幅器２０の間欠駆動時に発振回路をより安定して動作させることが可能となる。
【００９７】
ここにおいて、前記出力遮断用スイッチング素子７０としては、例えばトランスミッションゲート等を用いることが好ましい。
【００９８】
第５の実施の形態
図８には本発明の第５の実施の形態に係る水晶発振回路が示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００９９】
本実施の形態の特徴は、信号反転増幅器２０のアース（ＶDD）側及び電源（Ｖreg）側の双方に電力供給用の電界効果トランジスタ４０、４２を設け、これら両トランジスタ４０、４２を同時にオンオフ制御する構成を採用している。
【０１００】
前記トランジスタ４２は、Ｎ型の電界効果トランジスタを用いて構成され、オフリーク電流を低減するためにそのスレッシュホールド電圧の絶対値が大きなものとして設定されている。
【０１０１】
そして、スイッチ制御信号１００は、一方のトランジスタ４０のゲートにはそのまま印加され、他方のトランジスタ４２のゲートにはインバータ５２を介して印加されるように構成されている。
【０１０２】
以上の構成とすることにより、前記トランジスタ４０、４２はスイッチ制御信号１００により同時にオンオフ制御されるため、例えば図１に示す回路のようにトランジスタ４０のオフ制御時に、信号反転増幅器２０を構成するトランジスタ２８がオンし、水晶振動子１０の慣性振動（自由振動）がＬレベル（Ｖregレベル）の電位に引っ張られて振動が抑制される恐れはない。従って、本実施の形態の回路には、図７に示す出力遮断用スイッチング素子７０を設ける必要はない。
【０１０３】
第６の実施の形態
図９には第６の実施の形態の水晶発振回路、図１０のそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１０４】
本実施の形態の特徴は、スイッチ制御回路４４として、信号反転増幅器２０の出力ＶD(t)と基準電圧Ｖrefとの比較結果に基づき、前記トランジスタ４０を適切なディユーティ比でオンオフ駆動するスイッチ制御信号１００を生成する回路を用いたことにある。
【０１０５】
以下にその構成を説明する。
【０１０６】
本実施の形態のスイッチ制御回路４４は、基準電圧発生回路７２と、一つのコンパレータ７４とを含んで構成され、コンパレータ７４の出力をスイッチ制御信号１００としてトランジスタ４０のゲートに印加するように構成されている。
【０１０７】
前記基準電圧発生回路７２は、基準電圧Ｖrefを出力する。前記基準電圧Ｖrefは図１０に示すようにアース電位ＶDDと（Ｖreg／２）電位との間の値に設定されている。
【０１０８】
前記コンパレータ７４は基準電圧と信号反転増幅器２０の出力ＶD(t)とを比較し、その比較結果を、図１０に示すようなスイッチ制御信号１００として出力する。
【０１０９】
図１０に示すように、このコンパレータ７４からは、ドレイン出力ＶD(t)が基準電圧Ｖrefを上回っている期間中は、トランジスタ４０をオンし、それ以外の期間はトランジスタ４０をオフ制御するようにスイッチ制御信号１００が出力される。
【０１１０】
このように、本実施の形態によれば基準電圧と、ドレイン出力ＶD(t)との比較結果に基づきトランジスタ４０をオンオフ制御することにより、水晶発振回路の発振状態に基づいた最適な電力供給を行い、より安定した発振の継続と低消費電力化を実現することが可能となる。
【０１１１】
第７の実施の形態
図１１には、水晶発振回路の第７の実施の形態、図１２にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１１２】
本実施の形態の特徴は、スイッチ制御回路４４として、信号反転増幅器２０の出力電圧ＶD(t)の値に基づき適切な基準電圧Ｖrefを選択し、この基準電圧に基づいた最適なデューティ比でトランジスタ４０をオンオフ制御することにより、より安定した発振の継続と低消費電力化を可能とする回路を用いることにある。
【０１１３】
以下にその構成を説明する。
【０１１４】
本実施の形態のスイッチ制御回路４４は、異なる複数の基準電圧Ｖref１、Ｖref２……Ｖref４を出力する基準電圧発生回路７２と、いずれか一つの基準電圧Ｖrefを選択出力するマルチプレクサ８０と、コンパレータ８４と、インバータ８６と、前記コンパレータ８４及びインバータ８６の出力Ｓ３、Ｓ４に基づき、回路の発振状態を判断し、マルチプレクサ８０の選択する基準電圧を制御する判定制御部８２とを含んで構成される。ここにおいて、前記複数の基準電圧Ｖref１……Ｖref４は、アース電位ＶDDと電源電圧Ｖregとの間の値に設定されている。
【０１１５】
そして、マルチプレクサ８０で選択された基準電圧Ｖref（図中では信号Ｓ１３として表す）がコンパレータ８４に印加される。
【０１１６】
また、信号反転増幅器２０の出力ＶD(t)は、それぞれ信号Ｓ１、Ｓ２としてコンパレータ８４、インバータ８６へ入力される。
【０１１７】
前記コンパレータ８４は、図１２のタイミングチャートに示すように、信号Ｓ１３として入力される基準電圧Ｖrefを、前記ドレイン出力電圧ＶD(t)が上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ３を出力する。この出力Ｓ３は、カウンタ８９のＣＫ端子に入力されると共に、スイッチ制御信号１００としてトランジスタ４０のゲートに印加される。
【０１１８】
前記インバータ８６は、ロジックレベルが（Ｖreg／２）に設定されており、図１２に示すように信号Ｓ２として入力されるドレイン出力ＶD(t)が前記ロジックレベルと上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ４をカウンタ８８のＣＫ端子へ入力する。
【０１１９】
そして、前記判定制御部８２は、入力されるこれた各パルス信号Ｓ３，Ｓ４に基づき、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御し、選択された基準電圧Ｖrefをコンパレータ８４へ印加する。これにより、コンパレータ８４はこの基準電圧Ｖrefとドレイン出力ＶD(t)とを比較し、スイッチ制御信号１００として機能するパルス信号Ｓ３をトランジスタ４０のゲートに印加する。この結果、トランジスタ４０のゲートに印加される信号Ｓ３のデューティ比は、信号反転増幅器２０のドレイン出力ＶD(t)の電圧値を反映したものとなるため、安定した発振が継続可能である必要最低限の供給電力で水晶発振回路を駆動制御することができる。
【０１２０】
以下に、このスイッチ制御回路４４の構成を説明する。
【０１２１】
まず、前記判定制御部８２は、前述したカウンタ８８、８９と、一致検出回路９０と、ゲート９１、９２、９３と、アップダウンカウンタ９４とを含んで構成される。
【０１２２】
前記カウンタ８８、８９のリセット端子Ｒ及びゲート９２、９３の一方の端子にはアップダウンクロックU/DCKが信号Ｓ１１として入力される。このアップダウンクロックは、発振出力の４周期に１回の割合でＨレベルの信号を出力する。
【０１２３】
また、前記ゲート９１にはサイクル信号Ｓ１２が入力される。この信号Ｓ１２は、発振出力の６周期に１回の割合でＨレベルの信号を出力する。
【０１２４】
次に、このスイッチ制御回路４４の動作を、図１２に示すタイミングチャートを用いて説明する。
【０１２５】
まず、信号反転増幅器２０のドレイン出力ＶD(t)が信号Ｓ１、Ｓ２としてコンパレータ８４、インバータ８６へ入力されると、コンパレータ８４はこの信号Ｓ１がマルチプレクサ８０から信号Ｓ１３として入力される基準電圧Ｖrefを上回る毎にＬレベルのパルス信号Ｓ３を出力し、前記インバータ８６は入力信号Ｓ２が所定のロジックレベル（Ｖreg／２）を上回る毎にＬレベルのパルス信号Ｓ４を出力する。
【０１２６】
判定制御部８２は、この両パルス信号Ｓ３、Ｓ４を比較し、発振回路の発振状態を判別し、マルチプレクサ８０の選択する基準電圧Ｖrefを切替制御するものである。
【０１２７】
具体的には、インバータ８６の出力パルスＳ４はカウンタ８８でカウントされ、コンパレータ８４の出力パルスＳ３はカウンタ８９でカウントされ、両カウンタ８８、８９のカウント値を表す信号Ｓ５、Ｓ６、Ｓ７、Ｓ８は一致検出回路９０へ入力される。なお、両カウンタ８８、８９のカウント値は４周期に１回の割合で出力されるアップダウンクロックＳ１１により周期的にリセットされる。
【０１２８】
一致検出回路９０は、両カウンタ８８、８９のカウント値が一致した時にＨレベルの一致検出信号Ｓ９を出力し、不一致の時にはＬレベルの不一致検出信号Ｓ９を出力する。
【０１２９】
この一致検出回路９０の出力Ｓ９は、ゲート９３、９２、９１を開くゲート信号として機能し、出力Ｓ９がＨレベルの際には、サイクルクロックＳ１２がＨレベルとなっていることを条件にしてアップダウンクロックＳ１１を、アップダウンカウンタ９４のダウンカウント端子ＤＫへ入力し、出力Ｓ９がＬレベルの際にはアップダウンクロックＳ１１をアップダウンカウンタ９４のアップカウント端子ＵＫへ入力する。
【０１３０】
アップダウンカウンタ９４はアップカウント端子ＵＫへ入力される信号によりアップカウント動作を行い、ダウンカウント端子ＤＫへ入力される信号によりダウンカウントを行い、そのカウント値Ｑ０、Ｑ１を電源電圧制御信号Ｓ１４として、マルチプレクサ８０の制御信号入力端子Ａ、Ｂへ入力する。ここではアップダウンカウンタ９４の出力Ｑ０、Ｑ１は、「００」、「０１」、「１０」、「１１」の４つの状態をとるため、これら各状態に対応して、マルチプレクサ８０は４種類の基準電圧Ｖref１、Ｖref２……Ｖref４の中から１つを選択し、コンパレータ８４に基準電圧Ｖrefとして印加する。
【０１３１】
本実施の形態の一致検出回路９０は、インバータ８６の出力パルスＳ４の数に比べ、コンパレータ８４の出力パルスＳ３の数が少ない場合には、発振不安定と判断し、ゲート９３のみを開き、アップダウンクロックＳ１１をアップダウンカウンタ９４のアップカウント端子ＵＫへ入力させる。この結果、アップダウンカウンタ９４の出力Ｑ０、Ｑ１は、現在より１つ高い基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御する。これにより、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧が増大し、安定した発振を維持することができる。
【０１３２】
また、一致検出回路９０は、両カウンタ８８、８９のカウント値が一致する場合、すなわちインバータ８６、コンパレータ８４の出力パルス数が同じ場合には、安定発振と判断し、ゲート９３を閉じ、ゲート９２を開く。これにより、サイクルクロックＳ１２がＨレベルの際にゲート９１は開き、アップダウンクロックＳ１１をアップダウンカウンタ９４のダウンカウント端子ＤＫへ入力させる。この結果、アップダウンカウンタ９４の出力Ｑ０、Ｑ１は、現在より１つ低い基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御する。これにより、信号反転増幅器２０へ供給される電力が減少し、低消費電力化を図ることができる。
【０１３３】
このように、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた基準電圧Ｖrefを選択する構成を採用することにより、常に適切な供給電力となるよう水晶発振回路を制御することができる。
【０１３４】
特に、本実施の形態によれば、量産時に信号反転増幅器２０の能力（電流増幅率、スレッシュホールド電圧）にばらつきがあっても、これに影響されることなく最適な供給電力制御を行い、低消費電力化を図ることができる。
【０１３５】
即ち、信号反転増幅器２０の能力が高い場合には、信号反転増幅器２０の能力が高いため、その発振安定度は元々高い。従って、電源からの電力供給をしぼっても、安定して発振を継続できる。本実施の形態では、能力の高い信号反転増幅器２０を用いる場合には、電源からの電力供給をしぼり、低消費電力化を図ることができる。
【０１３６】
また、信号反転増幅器２０の能力が低い場合には、大きな電力供給が要求される。本実施の形態では、能力の低い信号反転増幅器２０を用いる場合には、十分な電力供給を行い、発振安定度を向上させることができる。
【０１３７】
第８の実施の形態
前記スイッチ制御回路４４は必要に応じて各種変形実施が可能である。本実施の形態では、前記判定制御部８２を、図１３に示すように構成することにより、より簡単な回路で同様の作用効果を奏することができる。なお、図１１に示す回路に対応する部材には同一符号を付してその説明は省略する。
【０１３８】
以下その構成を説明する。
【０１３９】
図１３は、図１１に示す判定制御部８２との相違点のみを示しており、この判定制御部８２は、ゲート９５、２ビットカウンタ９６、アップダウンカウンタ９４を含んで構成される。
【０１４０】
前記インバータ８６の出力パルスＳ４はカウンタ９６のカウント端子ＣＬへ入力され、信号Ｓ４、Ｓ３が入力されるゲート９５の出力ＲAはカウンタ９６のリセット端子Ｒへ入力される。
【０１４１】
そして、カウンタ９６の出力Ｓ１５は、アップダウンカウンタ９４のアップカウント入力端子ＵＣＫへ入力され、サイクル同期信号をＳ１２はそのダウンカウント端子ＤＣＫへ入力される。
【０１４２】
そして、このアップダウンカウンタ９４の出力Ｓ１４は、図１１に示すマルチプレクサ８０のＡ、Ｂ端子へ基準電圧制御信号Ｓ１４として入力される。マルチプレクサ８０からは、この制御信号Ｓ１４に対応した基準電圧Ｖrefが信号Ｓ１３として出力されるコンパレータ８４に入力される。
【０１４３】
次に、その動作を説明する。
【０１４４】
コンパレータ８４、インバータ８６の出力信号Ｓ３、Ｓ４が共にＬレベルの場合には、ゲート９５からリセット信号がカウンタ９６に入力される。
【０１４５】
従って、コンパレータ８４のＬレベルの出力パルスＳ３が、インバータ８６のＬレベルの出力パルスＳ４に比べて少ない場合には、カウンタ９６はリセットがかかる前にインバータ８６の出力パルスＳ４を順次カウントしていき、その値が「２」となった時点でパルス信号Ｓ１５をアップカウント端子ＵＣＫへ入力する。
【０１４６】
これにより、アップダウンカウンタ９４は、基準電圧制御信号Ｓ１４のカウント値を１つインクリメントする。これによりマルチプレクサ８０は、コンパレータ８４から出力されるパルスＳ３の数が増える方向に、基準電圧Ｖrefを現在より一つ高い基準電圧Ｖrefに切り替え制御する。
【０１４７】
また、一定時間カウンタ９６からＨレベルのパルスＳ１５が出力されない場合には、アップダウンカウンタ９４は所定周期で入力されるサイクル同期信号Ｓ１２によりダウンカウント動作を行い、基準電圧制御信号Ｓ１４のカウント値を１つディクリメントする。これによりマルチプレクサ８０は、基準電圧Ｖrefを現在より一つ低い基準電圧Ｖrefに切り替え制御する。
【０１４８】
このように、図１３に示す判定制御部８２を用いることにより、図１１に示す判定制御部８２より簡単な回路構成で、同様な作用効果を奏することが可能となる。
【０１４９】
なお、前記第１〜第３、第５〜第８の実施の形態では、電力供給用スイッチング素子として機能するトランジスタ４０、４２として、エンハンスメント型のものを用いる場合を例にとり説明したが、必要に応じてこれら各トランジスタ４０、４２を、ディプリーション型のものを用いて構成してもよい。この場合には、トランジスタ４０、４２をオフ制御してもそれらに流れる電流により、信号反転増幅器２０の出力電圧ＶD(t)のふらつきを低減し、発振動作がより安定したものとなる。
【０１５０】
例えば、図８に示す回路を例にとると、トランジスタ４０、４２をオフ制御しても、これら各トランジスタ４０、４２にはある程度の電流が流れるため、トランジスタ４０、４２と信号反転増幅器２０との接続点の電圧Ｖs1、Ｖs2の電位は安定したものとなる。
【０１５１】
これにより、信号反転増幅器２０の出力ＶD(t)に含まれる直流バイアスは（Ｖreg／２）となり、水晶振動子１０の慣性振動は、この電位を直流成分として発生する。従って、多少のノイズがあっても、この水晶振動子１０の慣性振動の直流電位はふらつくことが少なくなるため、より安定した発振を行うことが可能となる。
【０１５２】
第９の実施の形態
次に、第９の実施の形態の水晶発振回路について説明する。
【０１５３】
図１６には、本実施の形態の水晶発振回路が示され、図１７にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１５４】
本実施の形態の特徴は、信号反転増幅器２０を構成する各トランジスタ２８、２６のゲートへのフィードバックライン上に電力供給用スイッチング素子２１０、２２０を設け、これら各スイッチング素子２１０、２２０を用いてトランジスタ２８、２６を強制的に間欠駆動し、前記図１に示すタイプの水晶発振回路と同様にして消費電力の低減を図るものである。
【０１５５】
本実施の形態において、前記各トランジスタ２６、２８はディプリーションタイプの電界効果トランジスタを用いて構成されている。このため、ゲート、ソース間の電位を０にしてもオフされることはない。
【０１５６】
また、本実施の形態において、前記各トランジスタ２８、２６のオンオフ制御を安定して行うことができるように、これら各トランジスタ２８、２６のゲートには抵抗２４０、２４２を用いてそれぞれ所定の直流バイアス電圧が印加されている。
【０１５７】
トランジスタ２８のゲートは、抵抗２４０を介して電源電圧Ｖregに接続され、図１７に示すように、そのゲート電位レベルが（Ｖreg／２）からＶreg側へシフトした値Ｖregとなるように直流電圧がバイアスされている。
【０１５８】
トランジスタ２６のゲートは、抵抗２４２を介してアース電位ＶDD側へ接続され、そのゲート電位レベルは、図１７に示すよう（Ｖreg／２）からアース電位側へシフトした値ＶDDとなるように直流電圧がバイアスされている。
【０１５９】
本実施の形態において前記各スイッチング素子２１０、２２０を信号反転増幅器２０の出力ＶD(t)に同期してオンオフ制御するスイッチ制御回路４４は、パルス発生回路２３０と、一対のゲート２３２、２３４とを含んで構成されている。
【０１６０】
前記パルス発生回路２３０は、図１７に示すように位相の異なる２種類のサンプリングパルス信号Ｓ２１、Ｓ２２を出力する。これら各サンプリングパルス信号Ｓ２１、Ｓ２２は水晶発振回路の４周期出力を１周期として出力される。
【０１６１】
前記サンプリングパルスＳ２１は、水晶発振回路の４周期に１回の割合でＬレベルの信号を出力し、サンプリングパルスＳ２２は水晶発振回路の４周期に１回の割合でＨレベルの信号を出力する。これらＬレベル、Ｈレベルのパルス信号は、水晶発振回路の１周期分ずれて出力される。
【０１６２】
前記サンプリングパルス発生回路２３０から、ＬレベルのサンプリングパルスＳ２１が出力されると、これによりゲート２３２が開かれ、スイッチング素子２１０がオン制御される。従って、この区間でのみトランジスタ２８に、信号反転増幅器２０のフィードバック信号ＶGN(t)が印加され、このトランジスタ２８は、ゲートに印加される信号ＶGN(t)がスレッシュホールド電圧ＶTNを上回っている期間３００−１の間オン制御されることになる。
【０１６３】
また、前記サンプリングパルス発生回路２３０から、ＨレベルのサンプリングパルスＳ２２が出力されると、これにより、ゲート２３４が開かれ、スイッチ２２０がオン制御される。これにより、トランジスタ２６は、この区間においてのみフィードバック信号ＶGP(t)が印加され、トランジスタ２６は、この信号ＶGP(t)がスレッシュホールド電圧ＶTPを下回っている期間３００−２の間オン制御されることになる。
【０１６４】
このようにして、本実施の形態の水晶発振回路によれば、信号反転増幅器２０を構成するトランジスタ２６、２８を間欠的にオンオフ駆動し、回路全体の消費電力を低減することが可能となる。
【０１６５】
また、本実施の形態の回路は、図９、図１１の回路と同様に、複数の基準電圧ＶrefとＶD(t)とを比較し、スイッチング素子２１０、２２０をオンオフ制御するように構成してもよい。
【０１６６】
更に、本実施の形態ではトランジスタ２６、２８をディプリーション型で構成している。従って、各トランジスタ２６、２８がともにオフ制御されている期間でも、それらに流れる電流により各ソース端子には電圧が供給されることとなる。このため、信号反転増幅器２０の出力ＶD(t)の基準電位はＶreg／２に安定し、この結果、水晶振動子１０の発振は安定したものとなる。
【０１６７】
なお、本実施の形態において、前記トランジスタ２６、２８は必要に応じてエンハンスメント型のものを用いてもよい。
【０１６８】
また、前記電力供給用スイッチング素子２１０、２２０としては、必要に応じて各種タイプのスイッチング素子、例えばトランスミッションゲートなどを用いればよい。
【０１６９】
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【０１７０】
例えば、前記実施の形態では、信号反転増幅器２０を構成する第１、第２の回路２２、２４を、それぞれ１個のトランジスタ２６、２８を用いて構成する場合を例に取り説明したが、必要に応じ第１、第２の回路２２、２４の機能を損なうことなく、前述以外の素子を組み合わせて回路を構成することも可能である。
【０１７１】
また、本実施の形態において、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【０１７２】
【図面の簡単な説明】
【図１】本発明に係る水晶発振回路の第１の実施の形態の回路図である。
【図２】図１に示す回路のタイミングチャート図である。
【図３】本発明の第２の実施の形態の回路図である。
【図４】図３に示す実施の形態のタイミングチャート図である。
【図５】本発明の第３の実施の形態の回路図である。
【図６】図５に示す回路のタイミングチャート図である。
【図７】本発明の第４の実施の形態の回路図である。
【図８】本発明の第５の実施の形態の回路図である。
【図９】本発明の第６の実施の形態の回路図である。
【図１０】図９に示す回路のタイミングチャート図である。
【図１１】本発明の第７の実施の形態の回路図である。
【図１２】図１１に示す回路のタイミングチャート図である。
【図１３】図１１に示す第８の実施の形態の回路図である。
【図１４】図１３に示す回路のタイミングチャート図である。
【図１５】信号反転増幅器に供給する供給電圧の一例を示す説明図である。
【図１６】本発明の第９の実施の形態の回路図である。
【図１７】図１６に示す回路のタイミングチャート図である。
【符号の説明】
１０ 水晶振動子
２０ 信号反転増幅器
２２ 第１の回路
２４ 第２の回路
２６、２８ トランジスタ
４０、４２ 電力供給用スイッチング素子としての電界効果トランジスタ
４４ スイッチ制御回路
６０ バイアス回路
７０ 出力遮断用スイッチング素子
７２ 基準電圧発生回路
７４、８４ コンパレータ
８０ マルチプレクサ
８２ 判定制御部
８６ インバータ
９０ 一致検出回路
１００ スイッチ制御信号
２１０、２２０ 電力供給用スイッチング素子
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
消費電力の節約という観点から、本発明者は、携帯型電子機器、特に腕時計に使用される電子回路の消費電力を分析した。この分析により、半導体基板上に構成される電子回路では、水晶発振回路の消費電力が他の回路部分に比べ大きな割合を締めることが確認された。すなわち、携帯型電子機器に使用される電子回路の発振回路での消費電力を節減することが、使用電池の長寿命化を図る上で効果的であることを見出した。
【０００４】
このような水晶発振回路では、信号反転増幅器に電圧Ｖregを印加すると、信号反転増幅器の出力が１８０度位相反転されてゲートにフィードバック入力される。これにより、信号反転増幅器を構成する一対のトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【０００５】
しかし、安定発振後には、振動子の慣性エネルギーの損失分を補充することで発振を継続できるため、起動時に比べ必要とされるエネルギーは少ない。
【０００６】
これにも拘わらず、従来の水晶発振回路では、起動時にも、安定発振後にも、常に前記一対のトランジスタを交互にオンオフ駆動するように構成されているため、これが回路全体の電力消費を増加させる大きな要因となっていたことを、本発明者は見いだした。
【０００７】
本発明の目的は、少ない電力消費で安定して発振することができる水晶発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【０００８】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明の発振回路は、
信号反転増幅器と、
前記信号反転増幅器への供給電力を、前記信号反転増幅器の出力に同期してオンオフ制御する電力制御回路と、
を含むことを特徴とする。
【０００９】
以上の構成とすることにより、発振回路が安定発振駆動されている状態での、消費電力の低減を図ることができる。
【００１０】
（２）本発明の発振回路は、
（１）において、
前記電力制御回路は、
前記信号反転増幅器への電力供給ラインに設けられた電力供給用スイッチング素子と、
前記電力供給用スイッチング素子を、前記信号反転増幅器の出力に同期してオンオフ制御するスイッチ制御回路と、
を含むことを特徴とする。
【００１１】
本発明によれば、電力供給ラインをオンオフ制御するという簡単な構成で、低消費電力化を図ることができる。
【００１２】
（３）本発明の発振回路は、
（２）において、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフードバック回路を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力供給用スイッチング素子は、
前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子と直列に接続され、
スイッチ制御回路は、
前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００１３】
本発明の発振回路では、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子は、安定発振状態において交互にオンオフ駆動されることになる。
【００１４】
この時、前記電力供給用スイッチング素子は、第１及び第２の半導体スイッチング素子の少なくとも一方と直列に接続され、信号反転増幅器への電力供給をオンオフ制御する。
【００１５】
これにより、低消費電力化を図ることができるように、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御することができる。
【００１６】
（４）本発明の発振回路は、
（１）〜（３）のいずれかにおいて、
前記電力制御回路は、
前記信号反転増幅器の出力側に出力遮断用スイッチング素子を含み、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のオフ制御に同期して、前記出力遮断用スイッチング素子をオフ制御することを特徴とする。
【００１７】
即ち、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子の一方にのみ前記電力供給スイッチング素子を接続すると、電力供給用スイッチング素子のオフ制御時にこの電力供給用スイッチング素子が直列接続されていない他の一方の半導体スイッチング素子がオンし、この他の一方の半導体スイッチング素子側の電位に水晶振動子の電位レベルがシフトしてしまい、これが原因となって振動が抑制されてしまう場合がある。
【００１８】
これに対し、本発明によれば、信号反転増幅器の出力側に接続された出力遮断用スイッチング素子を、電力供給用スイッチング素子のオフ制御に同期してオフ制御することにより、前記水晶振動子の電位レベルのシフトを防止し、振動子の慣性振動をより安定して継続させることが可能となる。
【００１９】
（５）本発明の発振回路は、
（３）または（３）に関連する（４）において、
前記信号反転増幅器の第１、第２の半導体スイッチング素子及び前記電力供給用スイッチング素子は、エンハンスメント型の電界効果トランジスタ素子を用いて構成され、
前記第１、第２の半導体スイッチング素子を構成する電界効果トランジスタ素子は、前記電力供給用スイッチング素子を構成する電界効果トランジスタ素子よりスレッシュホールド電圧の絶対値が相対的に小さなものであることを特徴とする。
【００２０】
本発明によれば、各半導体スイッチング素子をエンハンスメント型の電界効果トランジスタを用いて構成している。
【００２１】
そして、信号反転増幅器を構成する前記第１、第２の半導体スイッチング素子を、前述したようにエンハンスメント型のものとし、しかもスレッシュホールド電圧を小さな値に設定している。これにより、信号反転増幅器を安定して動作するのに必要な電源電圧の絶対値を小さくでき、この面からも低消費電力化を図ることが可能としている。
【００２２】
なお、前記第１及び第２の半導体スイッチング素子のスレッシュホールド電圧を小さな値にすると、エンハンスメント型の電界効果トランジスタといえども、そのオフ制御時におけるリーク電流が大きな値となることが知られている。しかし、本発明によれば、前述したように電力供給用スイッチング素子を、エンハンスメント型の電界効果トランジスタを用いて形成し、しかもそのスレッシュホールド電圧を高い値に設定している。これにより、電力供給用スイッチング素子をオフ制御した際に前述したリーク電流を確実に低減できるため、この面からもより低消費電力化を図り、安定した発振を行うことが可能となる。
【００２３】
このように本発明によれば低い電源電圧を用いて信号反転増幅器を駆動できしかもオフリーク電流を確実に低減することができるため電力消費がより少なくしかも安定した発振を行うことができる水晶発振回路実現することが可能となる。
【００２４】
（６）本発明の発振回路は、
（２）または（３）において、
前記電力供給用スイッチング素子は、ディプリーション型の電界効果トランジスタ素子を用いて構成されたことを特徴とする。
【００２５】
これにより、この電力供給用スイッチング素子をオフ制御した時に、このスイッチング素子に流れる電流により信号反転増幅器の出力電圧が安定したものとなり、回路全体が安定して発振動作を行うことができる。
【００２６】
（７）本発明の発振回路は、
（２）〜（６）のいずれかにおいて、
前記電力供給用スイッチング素子は、前記信号反転増幅器を構成する半導体スイッチング素子と直列接続された電界効果トランジスタ素子を用いて構成され、
スイッチ制御回路は、
前記信号反転増幅器の出力を前記電力供給用スイッチング素子のゲートに入力し、前記直列接続された半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００２７】
本発明によれば、信号反転増幅器の出力を、電力供給用スイッチング素子のゲートに入力し、信号反転増幅器の出力に同期してこれをオンオフ制御している。
【００２８】
この電力供給用スイッチング素子は、第１及び第２の半導体スイッチング素子の少なくとも一方と直列に接続され、信号反転増幅器への電力供給をオンオフ制御する。
【００２９】
これにより、発振回路の安定発振時における水晶振動子の慣性エネルギーの損失分を補うように電力供給を行って発振を継続的に安定して行なわせ、しかもその低消費電力化を図ることができるように、前記半導体スイッチング素子への電力供給のオンオフデュディー比を制御することができる。
【００３０】
このように、本発明によれば、電力供給用スイッチング素子への電力供給のオンオフ制御を、信号反転増幅器の出力を用いて、自動的に行い低消費電力化と安定発振という課題を良好に達成することができる。
【００３１】
（８）本発明の発振回路は、
（７）において、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のゲートに直流バイアス電圧を印加するバイアス回路を含み、
前記直流バイアス電圧は、
前記信号反転増幅器から前記電力供給用スイッチング素子のゲートへの入力信号の直流電位を、シフトさせることを特徴とする。
【００３２】
即ち、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子を、スレッシュホールド電圧の小さなものとし、電源電圧を下げ低消費電力化を図ると、信号反転増幅器の出力電圧の絶対値も小さなものとなってしまう。
【００３３】
これに対して、電力供給用半導体スイッチング素子を、オフリーク電流が小さくなるようにスレッシュホールド電圧の大きなものを用いると、信号反転増幅器の出力電圧ではこの電力供給用半導体スイッチング素子を安定してオンオフ制御できない恐れもある。
【００３４】
このような場合には、本発明のように、電力供給用半導体スイッチング素子のゲートに直流バイアス電圧を印加し、このゲートへの入力信号の直流電位を確実なオンオフ制御ができる電位側へシフトさせる。これにより、信号反転増幅器の出力信号の電圧の絶対値が小さな場合でも、電力供給用スイッチング素子を安定してオンオフ制御し、消費電力が少なく、且つより安定して発振を行う発振回路を得ることができる。
【００３５】
更に、本発明によれば、前記直流バイアス電圧を印加することにより、電力供給用スイッチング素子としてスレッシュホールド電圧が大きくオフリーク電流が小さなものを用いることが可能となるため、この面からも回路全体の低消費電力化を図ることができる。
【００３６】
（９）本発明の発振回路は、
（７）、（８）のいずれかにおいて、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも一つの基準電圧との比較結果に基づき、前記直列接続された前記半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００３７】
本発明によれば、信号反転増幅器の出力と、少なくとも一つの基準電圧との比較結果に基づき、前記電力供給用スイッチング素子のオンオフ制御を行う。この時、少なくとも一つの基準電圧は、信号反転増幅器が安定発振するための必要最低限の基準電圧に設定することが好ましい。
【００３８】
これにより、信号反転増幅器の出力電圧が基準電圧を下回った場合に、電力供給用スイッチング素子はオフ制御される。また信号反転増幅器の出力電圧が基準電圧を上回った場合に、電力供給用スイッチング素子はオン制御される。
【００３９】
このようにすることにより、信号反転増幅器が、安定発振するのに必要な最低限の期間のみ電力供給を行うように、電力供給用スイッチング素子がフィードバック制御され、この結果、低消費電力で且つより安定した発振を行うことができる発振回路を実現することができる。
【００４０】
（１０）本発明の発振回路は、
（１）において、
前記電力制御回路は、
前記信号反転増幅器へのフィードバック回路に設けられた電力供給用スイッチング素子と、
前記電力供給用スイッチング素子を、前記信号反転増幅器の出力に同期してオンオフ制御するスイッチ制御回路と、
を含むことを特徴とする。
【００４１】
本発明によれば、信号反転増幅器へのフィードバック入力を前記信号反転増幅器の出力に同期してオンオフ制御する。これにより、信号反転増幅器は、供給電力がオンオフ制御された場合と同様に動作し、その低消費電力化を図ることが可能となる。
【００４２】
（１１）本発明の発振回路は、
（１０）において、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力供給用スイッチング素子は、
前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子のゲートに接続され、
スイッチ制御回路は、
前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００４３】
本発明の発振回路では、信号反転増幅器を構成する第１及び第２の半導体スイッチング素子は、安定発振状態において交互にオンオフ駆動されることになる。
【００４４】
この時、前記電力供給用スイッチング素子は、低消費電力化を図ることができるように、第１及び第２の半導体スイッチング素子の少なくとも一方への電力供給のオンオフデュディー比を制御することができる。
【００４５】
（１２）本発明の発振回路は、
（１０）、（１１）のいずれかにおいて、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも１つの基準電圧との比較結果に基づき、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする。
【００４６】
このように、信号反転増幅器の出力と前記基準電圧との比較結果を用いて、電力供給用スイッチング素子を自動的にフィードバック制御することにより、低消費電力化及び安定した発振の継続可能な発振回路を得ることができる。
【００４７】
（１３）本発明は、
（１）〜（１２）のいずれかにおいて、
前記水晶振動子としてＱ値の大きなものを用いることを特徴とする。
【００４８】
このように、水晶振動子として、機械的な振動のしやすさを表すＱの値の大きなものを用いることにより、安定発振後は、より小さな消費電力で、安定して発振状態を維持することが可能となる。
【００４９】
（１４）本発明の電子回路は、
（１）〜（１３）のいずれかの発振回路を備えたことを特徴とする。
【００５０】
（１５）本発明の半導体装置は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５１】
（１６）本発明の電子機器は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５２】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００５３】
（１７）本発明の時計は、
（１）〜（１３）のいずれかの発振回路または（１４）の電子回路を含んで構成されることを特徴とする。
【００５４】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００５５】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００５６】
第１実施の形態
図１には、本発明の好適な第１の実施の形態にかかる水晶発振回路が、図２には、そのタイミングチャートが示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【００５７】
本実施の形態の水晶発振回路は、信号反転増幅器２０と、フィードバック回路を構成する水晶振動子１０及び抵抗１４とを含んで構成される。前記フィードバック回路は、水晶振動子１０及び抵抗１４以外に、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器２０の出力ＶD(t)を、１８０度位相反転されたゲート信号ＶG(t)として信号反転増幅器２０へフィードバック入力するものである。
【００５８】
前記信号反転増幅器２０は、第１の電位側と、これより低い電圧の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶDDに設定され、第２の電位は図示しない電源回路部から供給される負の電源電圧Ｖregに設定されている。
【００５９】
前記信号反転増幅器２０は、第１の回路２２と、第２の回路２４とを含んで構成される。
【００６０】
前記第１の回路２２は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ２６を含んで構成される。このトランジスタ２６は、そのソース、ドレインがそれぞれアース側、出力端子３０側に接続され、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００６１】
前記第２の回路２４は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ２８を含んで構成されている。このトランジスタ２８は、そのソース、ドレインが、それぞれ図示しない電源回路部から供給される負の電源電圧Ｖreg側、出力端子３０側へ接続され（ここではトランジスタ２６のドレインに接続されている）、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００６２】
本実施の形態の水晶発振回路は、信号反転増幅器２０への供給電力をその出力ＶD(t)に同期してオンオフ制御するために、電力供給用スイッチング素子として機能する電界効果トランジスタ４０と、このトランジスタ４０を制御するスイッチ制御回路４４とを含んで構成される。
【００６３】
前記トランジスタ４０は、Ｐ型の電界効果トランジスタを用いて構成され、そのソースがアース電位ＶDD側へ、そのドレインがトランジスタ２６のソース側へと接続されている。
【００６４】
前記スイッチ制御回路４４は、前記トランジスタ４０のゲートへスイッチ制御信号１００を印加し、このトランジスタを信号反転増幅器２０の出力ＶD(t)に同期してオンオフ制御する。
【００６５】
図２には、本実施の形態の水晶発振回路のタイミングチャートが示されている。
【００６６】
同図に示すようスイッチ制御回路４４は、ドレイン出力ＶD(t)に同期してスイッチ制御信号１００を出力する。このスイッチ制御信号１００は、Ｔのパルス出力周期の内、ｔの期間はＬレベル、ｔ´の期間はＨレベルとなる。これにより、電界効果トランジスタ４０は、ｔの期間はオン制御されて信号反転増幅器２０へ電力供給を行い、ｔ´の期間はオフ制御されて前記電力供給を停止する。
【００６７】
このような電力供給のオンオフ制御は、ドレイン出力ＶD(t)に同期して行われる。言い換えると、信号反転増幅器２０へのフィードバック入力であるゲート入力ＶG(t)に同期して行われる。
【００６８】
従って、前記電界効果トランジスタ４０がオン制御されていることを条件に、これに直列接続されたトランジスタ２６は前記ゲート入力ＶG(t)に基づきオン制御されることになる。
【００６９】
このように、本実施の水晶発振回路では、信号反転増幅器２０への電力供給を断続的に行ない、トランジスタ２６のオン動作期間におけるオンオフデューティ比を制御する。このようにしても、水晶振動子１０の慣性（自由振動）により、水晶発振回路は発振を継続でき、この結果、安定発振時における消費電力を低減することができる。
【００７０】
ここにおいて、前記水晶振動子１０は、この機械的な振動のし易さを表すＱの値が大きなものを用いることが好ましい。これにより、振動子１０の慣性（自由振動）が大きくなり、信号反転増幅器２０を間欠駆動した場合でも、より安定した発振を維持することができる。
【００７１】
また、本実施の形態において、信号反転増幅器２０を構成する前記各トランジスタ２６、２８はエンハンスメント型の電界効果トランジスタを用いて構成され、しかもそのスレッシュホールド電圧は小さな値に設定されている。これにより、信号反転増幅器２０を安定して駆動させるために必要な電源電圧Ｖregの絶対値も小さくでき、この面からも消費電力の節減を図ることができる。
【００７２】
即ち、信号反転増幅器２０の消費電力は、これに印加する電源電圧Ｖregの２乗に比例する。従って、この印加電圧を下げてやることが消費電力を低減する上で効果的なものとなる。しかし、信号反転増幅器２０を駆動するためには、前記電源電圧Ｖregを、トランジスタ２６、２８のスレッシュホールドの場合よりも大きな値に設定しなければならない。
【００７３】
本実施の形態では、前述したように各トランジスタ２６、２８のスレッシュホールド電圧は小さな値に設定されるため、前記電源電圧Ｖregの値も小さくし、この面から電力消費の低減を図ることができる。
【００７４】
なお、前記トランジスタ２６、２８のスレッシュホールド電圧を小さな値にすると、エンハンスメント型の電界効果トランジスタといえども、そのオフ制御時におけるリーク電流は大きな値となってしまう。
【００７５】
この問題を解決するために、本実施の形態では、電力供給用の電界効果トランジスタ４０として、スレッシュホールド電圧の高いものを用い、これにより、前述したオフリーク電流を確実に低減するように構成されている。
【００７６】
この結果、本実施の形態によれば、低い電源電圧Ｖregを用いて信号反転増幅器２０を駆動でき、しかもオフリーク電流を確実に低減することができるため、消費電力がより少なく、しかも安定した発振を行うことができる水晶発振回路を実現することが可能となる。
【００７７】
また、前記電力供給用半導体スイッチング素子として用いるトランジスタ４０は、オン抵抗を小さくし電圧降下を低減するために、許容範囲内で能力の高いものを用いることが好ましい。
【００７８】
なお、本実施の形態では、電界効果トランジスタ４０をオンオフ制御することにより、信号反転増幅器２０への供給電力を制御するものを例にとり説明したが、例えば電源電圧Ｖregを供給する定電圧回路部自体に、供給電力Ｖregを例えば図１５に示すｔ、ｔ´のタイミングで断続的にオン、オフ制御する機能を持たせるように構成してもよい。このようにすれば、前記トランジスタ４０を用いることなく、前記第１の実施の形態と同様な作用効果を奏することができる。
【００７９】
第２の実施の形態
図３には、第２の実施の形態の水晶発振回路の回路図、図４にはそのタイミングチャートが示されている。なお、前記第１の実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００８０】
本実施の形態の特徴は、信号反転増幅器２０の出力ＶD(t)を用いて前記スイッチ制御信号１００を生成するスイッチ制御回路４４を用いたことにある。
【００８１】
前記スイッチ制御回路４４は、インバータ４６、抵抗４８、コンデンサ５０を含んで構成される。ここにおいて、前記抵抗４８はトランジスタ４０のゲートとアース電位ＶDDとの間に接続されている。また、信号反転増幅器２０の出力ＶD(t)はインバータ４６、直流成分除去用のコンデンサ５０を介して、トランジスタ４０のゲートにスイッチ制御信号１００として印加される。
【００８２】
図４には、そのタイミングチャートが示されている。
【００８３】
前記出力ＶD(t)は、その直流バイアス成分（Ｖreg／２）がコンデンサ５０により除去され、スイッチ制御信号１００となってトランジスタ４０のゲートに印加される。これにより、このゲートへの入力電圧１００が、トランジスタ４０の負のスレッシュホールド電圧ＶTHを下回る期間ｔの間、このトランジスタ４０がオン制御される。
【００８４】
このようにして、本実施の形態の水晶発振回路によれば、信号反転増幅器２０への供給電力をオンオフ制御し、消費電力を低減することができる。
【００８５】
特に、本実施の形態によれば信号反転増幅器２０の出力ＶD(t)を用いて、スイッチ制御信号１００を生成し、電力供給を自動的に且つ適切なデューティ比でオンオフ制御し、消費電力の低減を図ることが可能となる。
【００８６】
第３の実施の形態
図５には、本発明の水晶発振回路の第３の実施の形態が示され、図６にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００８７】
本実施の形態の特徴は、図３に示す水晶発振回路に、バイアス回路６０を更に設けたことにある。
【００８８】
即ち、信号反転増幅器２０を構成するトランジスタ２６、２８を、スレッシュホールド電圧の小さな値のものとしＶregを小さくすると、その出力電圧ＶD(t)の絶対値も小さな値となってしまう。これに対し、電界効果トランジスタ４０は、前述したようにスレッシュホールド電圧の大きなトランジスタを用いると、前述した図３に示すタイプの水晶発振回路では、トランジスタ４０のゲート入力電圧が低すぎて、小さな値のゲート入力ではこれを安定してオンオフ制御できず、さらにノイズにも弱くなるおそれがある。
【００８９】
このため、図５に示す本実施の形態の水晶発振回路では、前記トランジスタ４０のゲートに直流バイアス電圧を印加するバイアス回路６０を設けている。
【００９０】
本実施の形態のバイアス回路６０は、２個の抵抗６２、６４を用いて電源電圧Ｖregを分圧し、図６に示すように（Ｖreg／２）の直流バイアス電圧をトランジスタ４０のゲートに印加する構成を採用している。
【００９１】
これにより、信号反転増幅器２０の出力電圧ＶD(t)が小さな場合でも、この出力電圧ＶD(t)に前記直流バイアス電圧が重畳されたスイッチ制御信号１００を生成してトランジスタ４０のゲートに印加でき、この結果、トランジスタ４０を安定してオンオフ駆動し、水晶発振回路の電力消費の低減と、安定した発振動作を確保することが可能となる。
【００９２】
第４の実施の形態
図７には、第４の実施の形態の水晶発振回路が示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００９３】
本実施の形態の特徴は、信号反転増幅器２０の出力段に出力遮断用スイッチング素子７０を設けたことにある。
【００９４】
例えば図１に示すような回路では、トランジスタ４０のオフ制御時に、信号反転増幅器２０を構成するトランジスタ２８がオンし、水晶振動子１０の慣性振動（自由振動）がＬレベル（Ｖregレベル）の電位に引っ張られ、発振が抑制されてしまう場合がある。
【００９５】
そこで、本実施の形態では信号反転増幅器２０の出力段に出力遮断用スイッチング素子７０を設け、トランジスタ４０のオフ制御時に、このスイッチング素子７０もオフ制御する構成を採用している。これにより、トランジスタ４０のオフ制御時に、振動子１０は信号反転増幅器２０の回路から切り離され自由に振動できるようになる。
【００９６】
この結果、本実施の形態の水晶発振回路によれば、トランジスタ４０による信号反転増幅器２０の間欠駆動時に発振回路をより安定して動作させることが可能となる。
【００９７】
ここにおいて、前記出力遮断用スイッチング素子７０としては、例えばトランスミッションゲート等を用いることが好ましい。
【００９８】
第５の実施の形態
図８には本発明の第５の実施の形態に係る水晶発振回路が示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【００９９】
本実施の形態の特徴は、信号反転増幅器２０のアース（ＶDD）側及び電源（Ｖreg）側の双方に電力供給用の電界効果トランジスタ４０、４２を設け、これら両トランジスタ４０、４２を同時にオンオフ制御する構成を採用している。
【０１００】
前記トランジスタ４２は、Ｎ型の電界効果トランジスタを用いて構成され、オフリーク電流を低減するためにそのスレッシュホールド電圧の絶対値が大きなものとして設定されている。
【０１０１】
そして、スイッチ制御信号１００は、一方のトランジスタ４０のゲートにはそのまま印加され、他方のトランジスタ４２のゲートにはインバータ５２を介して印加されるように構成されている。
【０１０２】
以上の構成とすることにより、前記トランジスタ４０、４２はスイッチ制御信号１００により同時にオンオフ制御されるため、例えば図１に示す回路のようにトランジスタ４０のオフ制御時に、信号反転増幅器２０を構成するトランジスタ２８がオンし、水晶振動子１０の慣性振動（自由振動）がＬレベル（Ｖregレベル）の電位に引っ張られて振動が抑制される恐れはない。従って、本実施の形態の回路には、図７に示す出力遮断用スイッチング素子７０を設ける必要はない。
【０１０３】
第６の実施の形態
図９には第６の実施の形態の水晶発振回路、図１０のそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１０４】
本実施の形態の特徴は、スイッチ制御回路４４として、信号反転増幅器２０の出力ＶD(t)と基準電圧Ｖrefとの比較結果に基づき、前記トランジスタ４０を適切なディユーティ比でオンオフ駆動するスイッチ制御信号１００を生成する回路を用いたことにある。
【０１０５】
以下にその構成を説明する。
【０１０６】
本実施の形態のスイッチ制御回路４４は、基準電圧発生回路７２と、一つのコンパレータ７４とを含んで構成され、コンパレータ７４の出力をスイッチ制御信号１００としてトランジスタ４０のゲートに印加するように構成されている。
【０１０７】
前記基準電圧発生回路７２は、基準電圧Ｖrefを出力する。前記基準電圧Ｖrefは図１０に示すようにアース電位ＶDDと（Ｖreg／２）電位との間の値に設定されている。
【０１０８】
前記コンパレータ７４は基準電圧と信号反転増幅器２０の出力ＶD(t)とを比較し、その比較結果を、図１０に示すようなスイッチ制御信号１００として出力する。
【０１０９】
図１０に示すように、このコンパレータ７４からは、ドレイン出力ＶD(t)が基準電圧Ｖrefを上回っている期間中は、トランジスタ４０をオンし、それ以外の期間はトランジスタ４０をオフ制御するようにスイッチ制御信号１００が出力される。
【０１１０】
このように、本実施の形態によれば基準電圧と、ドレイン出力ＶD(t)との比較結果に基づきトランジスタ４０をオンオフ制御することにより、水晶発振回路の発振状態に基づいた最適な電力供給を行い、より安定した発振の継続と低消費電力化を実現することが可能となる。
【０１１１】
第７の実施の形態
図１１には、水晶発振回路の第７の実施の形態、図１２にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１１２】
本実施の形態の特徴は、スイッチ制御回路４４として、信号反転増幅器２０の出力電圧ＶD(t)の値に基づき適切な基準電圧Ｖrefを選択し、この基準電圧に基づいた最適なデューティ比でトランジスタ４０をオンオフ制御することにより、より安定した発振の継続と低消費電力化を可能とする回路を用いることにある。
【０１１３】
以下にその構成を説明する。
【０１１４】
本実施の形態のスイッチ制御回路４４は、異なる複数の基準電圧Ｖref１、Ｖref２……Ｖref４を出力する基準電圧発生回路７２と、いずれか一つの基準電圧Ｖrefを選択出力するマルチプレクサ８０と、コンパレータ８４と、インバータ８６と、前記コンパレータ８４及びインバータ８６の出力Ｓ３、Ｓ４に基づき、回路の発振状態を判断し、マルチプレクサ８０の選択する基準電圧を制御する判定制御部８２とを含んで構成される。ここにおいて、前記複数の基準電圧Ｖref１……Ｖref４は、アース電位ＶDDと電源電圧Ｖregとの間の値に設定されている。
【０１１５】
そして、マルチプレクサ８０で選択された基準電圧Ｖref（図中では信号Ｓ１３として表す）がコンパレータ８４に印加される。
【０１１６】
また、信号反転増幅器２０の出力ＶD(t)は、それぞれ信号Ｓ１、Ｓ２としてコンパレータ８４、インバータ８６へ入力される。
【０１１７】
前記コンパレータ８４は、図１２のタイミングチャートに示すように、信号Ｓ１３として入力される基準電圧Ｖrefを、前記ドレイン出力電圧ＶD(t)が上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ３を出力する。この出力Ｓ３は、カウンタ８９のＣＫ端子に入力されると共に、スイッチ制御信号１００としてトランジスタ４０のゲートに印加される。
【０１１８】
前記インバータ８６は、ロジックレベルが（Ｖreg／２）に設定されており、図１２に示すように信号Ｓ２として入力されるドレイン出力ＶD(t)が前記ロジックレベルと上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ４をカウンタ８８のＣＫ端子へ入力する。
【０１１９】
そして、前記判定制御部８２は、入力されるこれた各パルス信号Ｓ３，Ｓ４に基づき、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御し、選択された基準電圧Ｖrefをコンパレータ８４へ印加する。これにより、コンパレータ８４はこの基準電圧Ｖrefとドレイン出力ＶD(t)とを比較し、スイッチ制御信号１００として機能するパルス信号Ｓ３をトランジスタ４０のゲートに印加する。この結果、トランジスタ４０のゲートに印加される信号Ｓ３のデューティ比は、信号反転増幅器２０のドレイン出力ＶD(t)の電圧値を反映したものとなるため、安定した発振が継続可能である必要最低限の供給電力で水晶発振回路を駆動制御することができる。
【０１２０】
以下に、このスイッチ制御回路４４の構成を説明する。
【０１２１】
まず、前記判定制御部８２は、前述したカウンタ８８、８９と、一致検出回路９０と、ゲート９１、９２、９３と、アップダウンカウンタ９４とを含んで構成される。
【０１２２】
前記カウンタ８８、８９のリセット端子Ｒ及びゲート９２、９３の一方の端子にはアップダウンクロックU/DCKが信号Ｓ１１として入力される。このアップダウンクロックは、発振出力の４周期に１回の割合でＨレベルの信号を出力する。
【０１２３】
また、前記ゲート９１にはサイクル信号Ｓ１２が入力される。この信号Ｓ１２は、発振出力の６周期に１回の割合でＨレベルの信号を出力する。
【０１２４】
次に、このスイッチ制御回路４４の動作を、図１２に示すタイミングチャートを用いて説明する。
【０１２５】
まず、信号反転増幅器２０のドレイン出力ＶD(t)が信号Ｓ１、Ｓ２としてコンパレータ８４、インバータ８６へ入力されると、コンパレータ８４はこの信号Ｓ１がマルチプレクサ８０から信号Ｓ１３として入力される基準電圧Ｖrefを上回る毎にＬレベルのパルス信号Ｓ３を出力し、前記インバータ８６は入力信号Ｓ２が所定のロジックレベル（Ｖreg／２）を上回る毎にＬレベルのパルス信号Ｓ４を出力する。
【０１２６】
判定制御部８２は、この両パルス信号Ｓ３、Ｓ４を比較し、発振回路の発振状態を判別し、マルチプレクサ８０の選択する基準電圧Ｖrefを切替制御するものである。
【０１２７】
具体的には、インバータ８６の出力パルスＳ４はカウンタ８８でカウントされ、コンパレータ８４の出力パルスＳ３はカウンタ８９でカウントされ、両カウンタ８８、８９のカウント値を表す信号Ｓ５、Ｓ６、Ｓ７、Ｓ８は一致検出回路９０へ入力される。なお、両カウンタ８８、８９のカウント値は４周期に１回の割合で出力されるアップダウンクロックＳ１１により周期的にリセットされる。
【０１２８】
一致検出回路９０は、両カウンタ８８、８９のカウント値が一致した時にＨレベルの一致検出信号Ｓ９を出力し、不一致の時にはＬレベルの不一致検出信号Ｓ９を出力する。
【０１２９】
この一致検出回路９０の出力Ｓ９は、ゲート９３、９２、９１を開くゲート信号として機能し、出力Ｓ９がＨレベルの際には、サイクルクロックＳ１２がＨレベルとなっていることを条件にしてアップダウンクロックＳ１１を、アップダウンカウンタ９４のダウンカウント端子ＤＫへ入力し、出力Ｓ９がＬレベルの際にはアップダウンクロックＳ１１をアップダウンカウンタ９４のアップカウント端子ＵＫへ入力する。
【０１３０】
アップダウンカウンタ９４はアップカウント端子ＵＫへ入力される信号によりアップカウント動作を行い、ダウンカウント端子ＤＫへ入力される信号によりダウンカウントを行い、そのカウント値Ｑ０、Ｑ１を電源電圧制御信号Ｓ１４として、マルチプレクサ８０の制御信号入力端子Ａ、Ｂへ入力する。ここではアップダウンカウンタ９４の出力Ｑ０、Ｑ１は、「００」、「０１」、「１０」、「１１」の４つの状態をとるため、これら各状態に対応して、マルチプレクサ８０は４種類の基準電圧Ｖref１、Ｖref２……Ｖref４の中から１つを選択し、コンパレータ８４に基準電圧Ｖrefとして印加する。
【０１３１】
本実施の形態の一致検出回路９０は、インバータ８６の出力パルスＳ４の数に比べ、コンパレータ８４の出力パルスＳ３の数が少ない場合には、発振不安定と判断し、ゲート９３のみを開き、アップダウンクロックＳ１１をアップダウンカウンタ９４のアップカウント端子ＵＫへ入力させる。この結果、アップダウンカウンタ９４の出力Ｑ０、Ｑ１は、現在より１つ高い基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御する。これにより、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧が増大し、安定した発振を維持することができる。
【０１３２】
また、一致検出回路９０は、両カウンタ８８、８９のカウント値が一致する場合、すなわちインバータ８６、コンパレータ８４の出力パルス数が同じ場合には、安定発振と判断し、ゲート９３を閉じ、ゲート９２を開く。これにより、サイクルクロックＳ１２がＨレベルの際にゲート９１は開き、アップダウンクロックＳ１１をアップダウンカウンタ９４のダウンカウント端子ＤＫへ入力させる。この結果、アップダウンカウンタ９４の出力Ｑ０、Ｑ１は、現在より１つ低い基準電圧Ｖrefを選択するようにマルチプレクサ８０を制御する。これにより、信号反転増幅器２０へ供給される電力が減少し、低消費電力化を図ることができる。
【０１３３】
このように、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた基準電圧Ｖrefを選択する構成を採用することにより、常に適切な供給電力となるよう水晶発振回路を制御することができる。
【０１３４】
特に、本実施の形態によれば、量産時に信号反転増幅器２０の能力（電流増幅率、スレッシュホールド電圧）にばらつきがあっても、これに影響されることなく最適な供給電力制御を行い、低消費電力化を図ることができる。
【０１３５】
即ち、信号反転増幅器２０の能力が高い場合には、信号反転増幅器２０の能力が高いため、その発振安定度は元々高い。従って、電源からの電力供給をしぼっても、安定して発振を継続できる。本実施の形態では、能力の高い信号反転増幅器２０を用いる場合には、電源からの電力供給をしぼり、低消費電力化を図ることができる。
【０１３６】
また、信号反転増幅器２０の能力が低い場合には、大きな電力供給が要求される。本実施の形態では、能力の低い信号反転増幅器２０を用いる場合には、十分な電力供給を行い、発振安定度を向上させることができる。
【０１３７】
第８の実施の形態
前記スイッチ制御回路４４は必要に応じて各種変形実施が可能である。本実施の形態では、前記判定制御部８２を、図１３に示すように構成することにより、より簡単な回路で同様の作用効果を奏することができる。なお、図１１に示す回路に対応する部材には同一符号を付してその説明は省略する。
【０１３８】
以下その構成を説明する。
【０１３９】
図１３は、図１１に示す判定制御部８２との相違点のみを示しており、この判定制御部８２は、ゲート９５、２ビットカウンタ９６、アップダウンカウンタ９４を含んで構成される。
【０１４０】
前記インバータ８６の出力パルスＳ４はカウンタ９６のカウント端子ＣＬへ入力され、信号Ｓ４、Ｓ３が入力されるゲート９５の出力ＲAはカウンタ９６のリセット端子Ｒへ入力される。
【０１４１】
そして、カウンタ９６の出力Ｓ１５は、アップダウンカウンタ９４のアップカウント入力端子ＵＣＫへ入力され、サイクル同期信号をＳ１２はそのダウンカウント端子ＤＣＫへ入力される。
【０１４２】
そして、このアップダウンカウンタ９４の出力Ｓ１４は、図１１に示すマルチプレクサ８０のＡ、Ｂ端子へ基準電圧制御信号Ｓ１４として入力される。マルチプレクサ８０からは、この制御信号Ｓ１４に対応した基準電圧Ｖrefが信号Ｓ１３として出力されるコンパレータ８４に入力される。
【０１４３】
次に、その動作を説明する。
【０１４４】
コンパレータ８４、インバータ８６の出力信号Ｓ３、Ｓ４が共にＬレベルの場合には、ゲート９５からリセット信号がカウンタ９６に入力される。
【０１４５】
従って、コンパレータ８４のＬレベルの出力パルスＳ３が、インバータ８６のＬレベルの出力パルスＳ４に比べて少ない場合には、カウンタ９６はリセットがかかる前にインバータ８６の出力パルスＳ４を順次カウントしていき、その値が「２」となった時点でパルス信号Ｓ１５をアップカウント端子ＵＣＫへ入力する。
【０１４６】
これにより、アップダウンカウンタ９４は、基準電圧制御信号Ｓ１４のカウント値を１つインクリメントする。これによりマルチプレクサ８０は、コンパレータ８４から出力されるパルスＳ３の数が増える方向に、基準電圧Ｖrefを現在より一つ高い基準電圧Ｖrefに切り替え制御する。
【０１４７】
また、一定時間カウンタ９６からＨレベルのパルスＳ１５が出力されない場合には、アップダウンカウンタ９４は所定周期で入力されるサイクル同期信号Ｓ１２によりダウンカウント動作を行い、基準電圧制御信号Ｓ１４のカウント値を１つディクリメントする。これによりマルチプレクサ８０は、基準電圧Ｖrefを現在より一つ低い基準電圧Ｖrefに切り替え制御する。
【０１４８】
このように、図１３に示す判定制御部８２を用いることにより、図１１に示す判定制御部８２より簡単な回路構成で、同様な作用効果を奏することが可能となる。
【０１４９】
なお、前記第１〜第３、第５〜第８の実施の形態では、電力供給用スイッチング素子として機能するトランジスタ４０、４２として、エンハンスメント型のものを用いる場合を例にとり説明したが、必要に応じてこれら各トランジスタ４０、４２を、ディプリーション型のものを用いて構成してもよい。この場合には、トランジスタ４０、４２をオフ制御してもそれらに流れる電流により、信号反転増幅器２０の出力電圧ＶD(t)のふらつきを低減し、発振動作がより安定したものとなる。
【０１５０】
例えば、図８に示す回路を例にとると、トランジスタ４０、４２をオフ制御しても、これら各トランジスタ４０、４２にはある程度の電流が流れるため、トランジスタ４０、４２と信号反転増幅器２０との接続点の電圧Ｖs1、Ｖs2の電位は安定したものとなる。
【０１５１】
これにより、信号反転増幅器２０の出力ＶD(t)に含まれる直流バイアスは（Ｖreg／２）となり、水晶振動子１０の慣性振動は、この電位を直流成分として発生する。従って、多少のノイズがあっても、この水晶振動子１０の慣性振動の直流電位はふらつくことが少なくなるため、より安定した発振を行うことが可能となる。
【０１５２】
第９の実施の形態
次に、第９の実施の形態の水晶発振回路について説明する。
【０１５３】
図１６には、本実施の形態の水晶発振回路が示され、図１７にはそのタイミングチャートが示されている。なお、前記実施の形態と対応する部材には同一符号を付しその説明は省略する。
【０１５４】
本実施の形態の特徴は、信号反転増幅器２０を構成する各トランジスタ２８、２６のゲートへのフィードバックライン上に電力供給用スイッチング素子２１０、２２０を設け、これら各スイッチング素子２１０、２２０を用いてトランジスタ２８、２６を強制的に間欠駆動し、前記図１に示すタイプの水晶発振回路と同様にして消費電力の低減を図るものである。
【０１５５】
本実施の形態において、前記各トランジスタ２６、２８はディプリーションタイプの電界効果トランジスタを用いて構成されている。このため、ゲート、ソース間の電位を０にしてもオフされることはない。
【０１５６】
また、本実施の形態において、前記各トランジスタ２８、２６のオンオフ制御を安定して行うことができるように、これら各トランジスタ２８、２６のゲートには抵抗２４０、２４２を用いてそれぞれ所定の直流バイアス電圧が印加されている。
【０１５７】
トランジスタ２８のゲートは、抵抗２４０を介して電源電圧Ｖregに接続され、図１７に示すように、そのゲート電位レベルが（Ｖreg／２）からＶreg側へシフトした値Ｖregとなるように直流電圧がバイアスされている。
【０１５８】
トランジスタ２６のゲートは、抵抗２４２を介してアース電位ＶDD側へ接続され、そのゲート電位レベルは、図１７に示すよう（Ｖreg／２）からアース電位側へシフトした値ＶDDとなるように直流電圧がバイアスされている。
【０１５９】
本実施の形態において前記各スイッチング素子２１０、２２０を信号反転増幅器２０の出力ＶD(t)に同期してオンオフ制御するスイッチ制御回路４４は、パルス発生回路２３０と、一対のゲート２３２、２３４とを含んで構成されている。
【０１６０】
前記パルス発生回路２３０は、図１７に示すように位相の異なる２種類のサンプリングパルス信号Ｓ２１、Ｓ２２を出力する。これら各サンプリングパルス信号Ｓ２１、Ｓ２２は水晶発振回路の４周期出力を１周期として出力される。
【０１６１】
前記サンプリングパルスＳ２１は、水晶発振回路の４周期に１回の割合でＬレベルの信号を出力し、サンプリングパルスＳ２２は水晶発振回路の４周期に１回の割合でＨレベルの信号を出力する。これらＬレベル、Ｈレベルのパルス信号は、水晶発振回路の１周期分ずれて出力される。
【０１６２】
前記サンプリングパルス発生回路２３０から、ＬレベルのサンプリングパルスＳ２１が出力されると、これによりゲート２３２が開かれ、スイッチング素子２１０がオン制御される。従って、この区間でのみトランジスタ２８に、信号反転増幅器２０のフィードバック信号ＶGN(t)が印加され、このトランジスタ２８は、ゲートに印加される信号ＶGN(t)がスレッシュホールド電圧ＶTNを上回っている期間３００−１の間オン制御されることになる。
【０１６３】
また、前記サンプリングパルス発生回路２３０から、ＨレベルのサンプリングパルスＳ２２が出力されると、これにより、ゲート２３４が開かれ、スイッチ２２０がオン制御される。これにより、トランジスタ２６は、この区間においてのみフィードバック信号ＶGP(t)が印加され、トランジスタ２６は、この信号ＶGP(t)がスレッシュホールド電圧ＶTPを下回っている期間３００−２の間オン制御されることになる。
【０１６４】
このようにして、本実施の形態の水晶発振回路によれば、信号反転増幅器２０を構成するトランジスタ２６、２８を間欠的にオンオフ駆動し、回路全体の消費電力を低減することが可能となる。
【０１６５】
また、本実施の形態の回路は、図９、図１１の回路と同様に、複数の基準電圧ＶrefとＶD(t)とを比較し、スイッチング素子２１０、２２０をオンオフ制御するように構成してもよい。
【０１６６】
更に、本実施の形態ではトランジスタ２６、２８をディプリーション型で構成している。従って、各トランジスタ２６、２８がともにオフ制御されている期間でも、それらに流れる電流により各ソース端子には電圧が供給されることとなる。このため、信号反転増幅器２０の出力ＶD(t)の基準電位はＶreg／２に安定し、この結果、水晶振動子１０の発振は安定したものとなる。
【０１６７】
なお、本実施の形態において、前記トランジスタ２６、２８は必要に応じてエンハンスメント型のものを用いてもよい。
【０１６８】
また、前記電力供給用スイッチング素子２１０、２２０としては、必要に応じて各種タイプのスイッチング素子、例えばトランスミッションゲートなどを用いればよい。
【０１６９】
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【０１７０】
例えば、前記実施の形態では、信号反転増幅器２０を構成する第１、第２の回路２２、２４を、それぞれ１個のトランジスタ２６、２８を用いて構成する場合を例に取り説明したが、必要に応じ第１、第２の回路２２、２４の機能を損なうことなく、前述以外の素子を組み合わせて回路を構成することも可能である。
【０１７１】
また、本実施の形態において、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【０１７２】
【図面の簡単な説明】
【図１】本発明に係る水晶発振回路の第１の実施の形態の回路図である。
【図２】図１に示す回路のタイミングチャート図である。
【図３】本発明の第２の実施の形態の回路図である。
【図４】図３に示す実施の形態のタイミングチャート図である。
【図５】本発明の第３の実施の形態の回路図である。
【図６】図５に示す回路のタイミングチャート図である。
【図７】本発明の第４の実施の形態の回路図である。
【図８】本発明の第５の実施の形態の回路図である。
【図９】本発明の第６の実施の形態の回路図である。
【図１０】図９に示す回路のタイミングチャート図である。
【図１１】本発明の第７の実施の形態の回路図である。
【図１２】図１１に示す回路のタイミングチャート図である。
【図１３】図１１に示す第８の実施の形態の回路図である。
【図１４】図１３に示す回路のタイミングチャート図である。
【図１５】信号反転増幅器に供給する供給電圧の一例を示す説明図である。
【図１６】本発明の第９の実施の形態の回路図である。
【図１７】図１６に示す回路のタイミングチャート図である。
【符号の説明】
１０ 水晶振動子
２０ 信号反転増幅器
２２ 第１の回路
２４ 第２の回路
２６、２８ トランジスタ
４０、４２ 電力供給用スイッチング素子としての電界効果トランジスタ
４４ スイッチ制御回路
６０ バイアス回路
７０ 出力遮断用スイッチング素子
７２ 基準電圧発生回路
７４、８４ コンパレータ
８０ マルチプレクサ
８２ 判定制御部
８６ インバータ
９０ 一致検出回路
１００ スイッチ制御信号
２１０、２２０ 電力供給用スイッチング素子
Claims (13)
- 信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフードバック回路と、
前記信号反転増幅器への供給電力を制御する電力制御回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力制御回路は、
前記信号反転増幅器への電力供給ラインに、前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子と直列に接続された電力供給用スイッチング素子と、
安定発振後に、前記信号反転増幅器の出力に同期して前記電力供給用スイッチング素子をオンオフ制御し、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を可変制御するスイッチ制御回路と、
を含み、
前記信号反転増幅器の第１、第２の半導体スイッチング素子及び前記電力供給用スイッチング素子は、エンハンスメント型の電界効果トランジスタ素子を用いて構成され、
前記電力供給用スイッチング素子を構成する電界効果トランジスタ素子は、オフリーク電流を低減するために、第１、第２の半導体スイッチング素子を構成する電界効果トランジスタ素子よりスレッシュホールド電圧の絶対値が相対的に大きな値に設定されたことを特徴とする発振回路。 - 信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフードバック回路と、
前記信号反転増幅器への供給電力を制御する電力制御回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力制御回路は、
前記信号反転増幅器への電力供給ラインに、前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子と直列に接続された電力供給用スイッチング素子と、
安定発振後に、前記信号反転増幅器の出力に同期して前記電力供給用スイッチング素子をオンオフ制御し、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を可変制御するスイッチ制御回路と、
を含み、
前記電力供給用スイッチング素子は、オフリーク電流が通電されるディプリーション型の電界効果トランジスタ素子を用いて構成され、前記電力供給用スイッチング素子のオフ制御時における前記信号反転増幅器との接続点の電位を安定させることを特徴とする発振 回路。 - 信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフードバック回路と、
前記信号反転増幅器への供給電力を制御する電力制御回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側に接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記電力制御回路は、
前記信号反転増幅器へのフィードバック回路に設けられ、前記第１及び第２の回路の少なくとも一方の半導体スイッチング素子のゲートに接続された電力供給用スイッチング素子と、
安定発振後に、前記電力供給用スイッチング素子を前記信号反転増幅器の出力に同期してオンオフ制御し、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を可変制御するスイッチ制御回路と、
を含むことを特徴とする発振回路。 - 請求項１、２のいずれかにおいて、
前記電力制御回路は、
前記信号反転増幅器の出力側に出力遮断用スイッチング素子を含み、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のオフ制御に同期して、前記出力遮断用スイッチング素子をオフ制御することを特徴とする発振回路。 - 請求項１、２、４のいずれかにおいて、
前記電力供給用スイッチング素子は、前記信号反転増幅器を構成する半導体スイッチング素子と直列接続された電界効果トランジスタ素子を用いて構成され、
スイッチ制御回路は、
前記信号反転増幅器の出力を前記電力供給用スイッチング素子のゲートに入力し、前記直列接続された半導体スイッチング素子への電力供給のオンオフデュディー比を可変制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする発振回路。 - 請求項５において、
前記スイッチ制御回路は、
前記電力供給用スイッチング素子のゲートに直流バイアス電圧を印加するバイアス回路を含み、
前記直流バイアス電圧は、
前記信号反転増幅器から前記電力供給用スイッチング素子のゲートへの入力信号の直流電位を、シフトさせることを特徴とする発振回路。 - 請求項１、２、４のいずれかにおいて、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも一つ基準電圧との比較結果に基づき、前記直列接続された半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする発振回路。 - 請求項３において、
前記電力供給用スイッチング素子は電界効果トランジスタ素子を用いて構成され、
スイッチ制御回路は、
前記信号反転増幅器の出力を前記電力供給用スイッチング素子のゲートに入力し、前記半導体スイッチング素子への電力供給のオンオフデュディー比を可変制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする発振回路。 - 請求項３において、
前記スイッチ制御回路は、
前記信号反転増幅器の出力と少なくとも１つの基準電圧との比較結果に基づき、前記少なくとも一方の半導体スイッチング素子への電力供給のオンオフデュディー比を制御するように、前記電力供給用スイッチング素子をオンオフ制御することを特徴とする発振回路。 - 請求項１〜９のいずれかの発振回路を備えたことを特徴とする電子回路。
- 請求項１〜９のいずれかの発振回路または請求項１０の電子回路を含んで構成されることを特徴とする半導体装置。
- 請求項１〜９のいずれかの発振回路または請求項１０の電子回路を含んで構成されることを特徴とする電子機器。
- 請求項１〜９のいずれかの発振回路または請求項１０の電子回路を含んで構成されることを特徴とする時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15011597A JP3543542B2 (ja) | 1997-05-23 | 1997-05-23 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15011597A JP3543542B2 (ja) | 1997-05-23 | 1997-05-23 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10325886A JPH10325886A (ja) | 1998-12-08 |
| JP3543542B2 true JP3543542B2 (ja) | 2004-07-14 |
Family
ID=15489823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15011597A Expired - Fee Related JP3543542B2 (ja) | 1997-05-23 | 1997-05-23 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543542B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292114B2 (en) | 2005-08-01 | 2007-11-06 | Marvell World Trade Ltd. | Low-noise high-stability crystal oscillator |
| US7332979B2 (en) * | 2005-10-28 | 2008-02-19 | Freescale Semiconductor, Inc. | Low noise reference oscillator with fast start-up |
| US8704605B1 (en) | 2011-01-19 | 2014-04-22 | Marvell International Ltd. | Class-AB XTAL circuit |
| JP6450104B2 (ja) * | 2014-07-24 | 2019-01-09 | 新日本無線株式会社 | 発振回路 |
| JP6237532B2 (ja) * | 2014-08-21 | 2017-11-29 | 横河電機株式会社 | 自励発振回路 |
| US9742417B1 (en) | 2016-02-10 | 2017-08-22 | Yokogawa Electric Corporation | Self-oscillation circuit |
| CN107104637B (zh) * | 2016-02-19 | 2021-03-12 | 横河电机株式会社 | 自振荡电路 |
-
1997
- 1997-05-23 JP JP15011597A patent/JP3543542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10325886A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428040A (en) | Low power consumption electronic circuit | |
| US20010030571A1 (en) | Charge pump type power supply circuit and driving circuit for display device and display device using such power supply circuit | |
| US9071185B2 (en) | Constant voltage circuit and analog electronic clock | |
| US6166609A (en) | Oscillator circuit supplied with optimal power voltage according to oscillator output | |
| JP3543542B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| EP0851323B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| USRE39329E1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| US8885444B2 (en) | Analog electronic watch | |
| US6914494B1 (en) | Very low current oscillator with variable duty cycle | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3849757B2 (ja) | 発振回路、電子機器および時計 | |
| JP7187893B2 (ja) | 発振回路、半導体装置、ムーブメントおよび電子時計 | |
| JP3379422B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| US6353351B1 (en) | Clock generator circuit | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| JP2002009550A (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JP2018159676A (ja) | 電子回路および電子時計 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP3269550B2 (ja) | 発振回路及び発振方法 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP3964652B2 (ja) | 水晶発振装置 | |
| JPH09212247A (ja) | 基準電圧発生回路 | |
| JP2001257535A (ja) | 発振回路、電子機器および時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |