JP3379422B2 - 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振回路、これを
用いた電子回路、これらを用いた半導体装置、電子機器
および時計に関する。

【０００２】

【背景技術および発明が解決しようとする課題】従来よ
り、携帯用の腕時計や、携帯用の電話、コンピュータ端
末などには、水晶振動子を用いた発振回路が広く用いら
れている。このような携帯型の電子機器では、消費電力
を節約し、電池の長寿命化を図ることが必要となる。

【０００３】消費電力の節約という観点から、本発明者
は、携帯型電子機器、特に腕時計に使用される電子回路
の消費電力を分析した。この分析により、半導体基板上
に構成される電子回路では、水晶発振回路の消費電力が
他の回路部分に比べ大きな割合を締めることが確認され
た。すなわち、携帯型電子機器に使用される電子回路の
発振回路での消費電力を節減することが、使用電池の長
寿命化を図る上で効果的であることを見出した。

【０００４】このような水晶発振回路では、信号反転増
幅器に電圧Ｖregを印加すると、信号反転増幅器の出力
が１８０度位相反転されてゲートにフィードバック入力
される。これにより、信号反転増幅器を構成する一対の
トランジスタが交互にオンオフ駆動され、水晶発振回路
の発振出力が次第に増加し、ついには水晶振動子が安定
した振動を行うようになる。

【０００５】しかし、安定発振後には、水晶振動子の慣
性エネルギーの損失分を補充することで発振を継続でき
るため、起動時に比べ必要とされるエネルギーは少な
い。

【０００６】また、量産時における信号反転増幅器の能
力のばらつきに応じて、同一規格の回路でも安定発振に
必要とされるエネルギーは異なる場合がある。

【０００７】これにも拘わらず、従来の水晶発振回路で
は、起動時にも、安定発振後にも、常に前記一対のトラ
ンジスタを一定電圧で交互にオンオフ駆動するように構
成されていた。このため、これが回路全体の電力消費を
増加させる大きな要因となっていた。

【０００８】本発明の目的は、少ない電力消費で安定し
て発振することができる水晶発振回路、これを用いた電
子回路、これらを用いた半導体装置、電子機器および時
計を提供することにある。

【０００９】

【課題を解決するための手段】（１）前記目的を達成す
るため、本発明の発振回路は、信号反転増幅器と、前記
信号反転増幅器の電源電圧を、発振出力に応じて制御す
る電力制御手段と、を含むことを特徴とする。

【００１０】これにより、安定発振時における回路の消
費電力を低減することができる。

【００１１】（２）本発明の発振回路において、前記電
力制御手段は、電圧の異なる複数の電源電圧を出力する
電源回路と、発振出力に基づき前記信号反転増幅器に供
給する電源電圧の最適電圧を判定する判定制御手段と、
前記判定結果に基づき前記電源回路から前記信号反転増
幅器に印加する電源電圧を切り替え制御する切り替え手
段と、を含むことを特徴とする。

【００１２】本発明によれば、発振回路の発振出力に基
づき、信号反転増幅器に供給する電源電圧の最適値が判
定される。そして、この判定結果に基づき、電源回路か
ら信号反転増幅器に印加する電源電圧が切り替え制御さ
れる。

【００１３】これにより、何らかの原因で発振回路の発
振出力が変動した場合や、信号反転増幅器の能力にばら
つきがあったような場合でも、常に最適な電源電圧を信
号反転増幅器に供給し、安定した発振の継続と低消費電
力化を図ることが可能となる。

【００１４】（３）本発明の発振回路は、（２）の発明
において、前記電力制御手段は、それぞれ異なる値にロ
ジックレベルが設定され、前記発振出力の電圧と前記ロ
ジックレベルとを比較しパルス信号を出力する複数のイ
ンバータを含み、前記判定制御手段は、前記各インバー
タから出力されるパルス信号の値に基づき最適電圧を判
定し、電源電圧選択指令を出力するように形成され、前
記切り替え手段は、前記選択指令に基づき、前記電源回
路から前記信号反転増幅器に印加する電源電圧を切り替
え制御することを特徴とする。

【００１５】本発明によれば、複数のインバータによっ
て発振回路の発振出力電圧がそれぞれ異なる電圧のロジ
ックレベルと比較されパルス信号が出力される。

【００１６】従って、選択指令出力回路は、これら各イ
ンバータから出力されるパルス信号の値に基づき、発振
出力に対応した最適電源電圧を判定することができ、こ
れにより電源回路から信号反転増幅器に印加する電源電
圧を最適値に切替制御をすることができる。

【００１７】ここにおいて、（３）の発明は、（４）の
発明のように構成することが好ましい。

【００１８】（４）即ち、本発明の発振回路は、（３）
の発明において、前記電力制御手段は、前記信号反転増
幅器への電力供給ラインに設けられ、前記複数のインバ
ータのいずれか一つの出力に基づきオンオフ制御される
電力供給用スイッチング素子を含むことを特徴とする。

【００１９】このように、信号反転増幅器への電力供給
ラインに設けられた電力供給用スイッチング素子を、前
記複数のインバータのいずれか一つの出力に基づき、オ
ンオフ制御することにより、更なる低消費電力化を図る
ことができ、この場合には、この電力供給用スイッチン
グ素子のオンオフ制御に用いられるインバータの出力パ
ルスと、これとは異なるロジックレベルに設定された他
のインバータの出力パルスとに基づき発振回路の発振状
態を適切に判断することができる。

【００２０】即ち、電力供給用スイッチング素子をオン
オフ制御することにより、信号反転増幅器へ供給する電
力を断続的に制御し、低消費電力化を図る場合には、前
記電力供給用スイッチング素子のオフ区間を長くし供給
電力を絞りすぎると発振状態が不安定なものとなり、ま
たオン区間が長すぎ供給電力が多すぎると、低消費電力
化の観点から好ましくない。

【００２１】本発明によれば、このような間欠駆動型の
水晶発振回路において、電力供給用スイッチング素子の
オンオフ制御用のパルス信号を出力するインバータの出
力と、これとは異なるロジックレベルに設定された他の
インバータの出力とを比較することにより、発振状態を
監視し、常に適切な電圧で電力供給を行うようにフィー
ドバック制御をすることができる。

【００２２】これにより、より安定した発振の継続と、
低消費電力化を実現することが可能となる。

【００２３】（５）本発明の発振回路は、（１）〜
（４）の発明のいずれかにおいて、前記電源電圧制御時
に発振出力の周波数変動を補正する発振出力補正手段を
含むことを特徴とする。

【００２４】半導体基板上に構成された水晶発振回路で
は、半導体基板と一体に形成された回路の主要部分が、
この半導体基板と別に設けられた水晶振動子と入出力端
子を介して接続されていることが多い。このため、入出
力端子を介して外部から侵入するサージ電圧から前記主
要回路部分を保護するために、主要回路部分の入出力端
子側には静電保護回路が設けられている。

【００２５】しかし、前述したように、低消費電力化の
ために、信号反転増幅器に印加する電源電圧を切り替え
制御すると、信号反転増幅器の出力インピーダンスが変
化し、かつ前記静電保護回路の寄生容量値の変動が引き
起され、この結果、発振回路の発振周波数ｆがわずかで
あるが変動してしまうという問題が生ずる。

【００２６】このように、発振回路の発振周波数が変動
してしまうと、発振回路の発振出力を時計の基準クロッ
クとして用いる電子回路、例えば、腕時計用の電子回路
では、正確な時計動作そのものが損なわれてしまうとい
う問題が生ずる。

【００２７】本発明は、信号反転増幅器に印加する電源
電圧の制御時に、発振出力補正手段を用いて発振出力の
周波数変動を補正する構成を採用する。

【００２８】これにより、安定した発振の継続、安定発
振時における低消費電力化及び正確な基準クロックの生
成が可能な発振回路を得ることができる。

【００２９】ここにおいて、前記発振出力補正手段は、
（６）の発明のように構成することが好ましい。

【００３０】（６）即ち、本発明の発振回路は、（５）
の発明において、前記発振出力補正手段は、発振周波数
をカウントする分周手段と、前記電源回路から前記信号
反転増幅器に印加する電源電圧の値に基づき、前記分周
手段の分周制御を行う分周制御手段と、を含み、電源電
圧の変動に伴い発生する発振出力の周波数変動を補正す
ることを特徴とする。

【００３１】本発明によれば、発振回路の発振出力を分
周手段を介して出力している。このとき、分周制御手段
は、信号反転増幅器に印加する電源電圧の値に基づき、
前記分周手段の分周制御を行い、電源電圧の変動に伴い
発生する発振出力の周波数変動を補正する。

【００３２】このようにすることにより、簡単な回路構
成で発振出力の周波数変動を補正することが可能とな
る。

【００３３】ここにおいて、前記分周制御手段は、
（７）の発明のように構成することが好ましい。

【００３４】（７）即ち、本発明の発振回路は、（１）
〜（４）に従属する（６）の発明において、前記分周制
御手段は、前記電源回路から出力される複数の電源電圧
に対応した分周制御データが予め設定され、前記信号反
転増幅器に印加する電源電圧の値に対応した分周制御デ
ータに基づき、前記分周手段の分周制御を行うことを特
徴とする。

【００３５】このように、複数の電源電圧に対応した分
周制御データを予め設定しておくことにより、より簡単
な回路構成で発振出力の周波数変動を補正することが可
能な発振出力補正回路を得ることができる。

【００３６】（８）本発明は、（１）〜（７）の発明の
いずれかにおいて、前記水晶振動子としてＱ値の大きな
ものを用いることを特徴とする。

【００３７】このように、水晶振動子として、機械的な
振動のしやすさを表すＱの値の大きなものを用いること
により、安定発振後は、より小さな消費電力で、安定し
て発振状態を維持することが可能となる。

【００３８】（９）本発明の電子回路は、（１）〜
（８）の発明のいずれかの発振回路を備えたことを特徴
とする。

【００３９】（１０）本発明の半導体装置は、（１）〜
（８）の発明のいずれかの発振回路または（９）の発明
の電子回路を含んで構成されることを特徴とする。

【００４０】（１１）本発明の電子機器は、（１）〜
（８）の発明のいずれかの発振回路または（９）の発明
の電子回路を含んで構成されることを特徴とする。

【００４１】このようにすることにより、例えば携帯電
話や、携帯型のコンピュータ端末などの電子機器の電力
消費を低減し、内蔵された電池や、バッテリー等の２次
電池の電力消費を小さくすることが可能となる。

【００４２】（１２）本発明の時計は、（１）〜（８）
の発明のいずれかの発振回路または（９）の発明の電子
回路を含んで構成されることを特徴とする。

【００４３】このようにすることより、消費電力の小さ
な時計を実現することができ、この結果、使用する電池
をさらに小さなものとして時計全体の小型化を図ること
が可能となり、また、同一の容量の電池を使用する場合
には、電池の長寿命化を図ることが可能となる。

【００４４】

【発明の実施の形態】次に、本発明の好適な実施の形態
を図面に基づき詳細に説明する。

【００４５】第１実施の形態 図１には、本発明の好適な第１の実施の形態にかかる水
晶発振回路が、図２には、そのタイミングチャートが示
されている。本実施の形態の水晶発振回路は、クォーツ
タイプの腕時計に使用される水晶発振回路であり、その
回路の主要部は半導体基板上に形成されている。

【００４６】本実施の形態の水晶発振回路は、信号反転
増幅器２０と、フィードバック回路を構成する水晶振動
子１０及び抵抗１４とを含んで構成される。前記フィー
ドバック回路は、水晶振動子１０及び抵抗１４以外に、
位相補償用のコンデンサ１６，１８を含んで構成され、
信号反転増幅器２０の出力ＶD(t)を、１８０度位相反転
されたゲート信号ＶG(t)として信号反転増幅器２０へフ
ィードバック入力するものである。

【００４７】前記信号反転増幅器２０は、第１の電位側
と、これより低い電圧の第２の電位側に接続され、両電
位の電位差により電力供給を受け駆動されるように構成
されている。ここで、前記第１の電位はアース電位ＶDD
に設定され、第２の電位は電力制御回路６０から選択的
に供給される負の電源電圧Ｖregに設定されている。

【００４８】前記信号反転増幅器２０は、第１の回路２
２と、第２の回路２４とを含んで構成される。

【００４９】前記第１の回路２２は、第１の半導体スイ
ッチング素子として機能するＰ型の電界効果トランジス
タ２６を含んで構成される。このトランジスタ２６は、
そのソース、ドレインがそれぞれアース側、出力端子側
に接続され、そのゲートには前記フィードバック信号Ｖ
G(t)が印加されている。

【００５０】前記第２の回路２４は、第２の半導体スイ
ッチング素子として機能するＮ型の電界効果トランジス
タ２８を含んで構成されている。このトランジスタ２８
は、そのソース、ドレインが、電力制御回路６０から供
給される負の電源電圧Ｖreg側、出力端子側へ接続され
（ここではトランジスタ２６のドレインに接続されてい
る）、そのゲートには前記フィードバック信号ＶG(t)が
印加されている。

【００５１】本実施の形態の水晶発振回路は、信号反転
増幅器２０への供給電力をその出力ＶD(t)に同期してオ
ンオフ制御するために、電力供給用スイッチング素子と
して機能する電界効果トランジスタ４０と、信号反転増
幅器２０の出力ＶD(t)に基づきトランジスタ４０のゲー
トにスイッチ制御信号１００を印加するインバータ６４
とを含んで構成される。

【００５２】前記トランジスタ４０は、Ｐ型の電界効果
トランジスタを用いて構成され、そのソースがアース電
位ＶDD側へ、そのドレインがトランジスタ２６のソース
側へと接続されている。

【００５３】前記インバータ６４は、図２のタイミング
チャートに示すように、信号Ｓ１として入力されるドレ
イン出力電圧ＶD(t)が、ロジックレベルＶGL2を上回る
とＬレベル、下回るとＨレベルのパルス信号Ｓ３を出力
する。この出力Ｓ３は、スイッチ制御信号１００として
トランジスタ４０のゲートに印加され、これによりトラ
ンジスタ４０を信号反転増幅器２０の出力ＶD(t)に同期
してオンオフ制御する。これにより、電力供給用トラン
ジスタ４０は、ｔの期間はオン制御されて信号反転増幅
器２０へ電力供給を行い、ｔ｀の期間はオフ制御されて
前記電力供給を停止する。

【００５４】このようにして、本実施の形態の水晶発振
回路によれば、信号反転増幅器２０への供給電力をオン
オフ制御し、消費電力を低減することができる。

【００５５】特に、本実施の形態によれば信号反転増幅
器２０の出力ＶD(t)を用いて、スイッチ制御信号１００
を生成し、電力供給を自動的に且つ適切なデューティ比
でオンオフ制御し、消費電力の低減を図ることが可能と
なる。

【００５６】ここにおいて、前記水晶振動子１０は、こ
の機械的な振動のし易さを表すＱの値が大きなものを用
いることが好ましい。これにより、水晶振動子１０の慣
性（自由振動）が大きくなり、信号反転増幅器２０を間
欠駆動した場合でも、より安定した発振を維持すること
ができる。

【００５７】また、本実施の形態において、信号反転増
幅器２０を構成する前記各トランジスタ２６、２８はエ
ンハンスメント型の電界効果トランジスタを用いて構成
され、しかもそのスレッシュホールド電圧は小さな値に
設定されている。これにより、信号反転増幅器２０を安
定して駆動させるために必要な電源電圧Ｖregの絶対値
も小さくでき、この面からも消費電力の節減を図ること
ができる。

【００５８】なお、前記トランジスタ２６、２８のスレ
ッシュホールド電圧を小さな値にすると、エンハンスメ
ント型の電界効果トランジスタといえども、そのオフ制
御時におけるリーク電流は大きな値となってしまう。こ
の問題を解決するために、本実施の形態では、電力供給
用の電界効果トランジスタ４０として、スレッシュホー
ルド電圧の高いものを用い、これにより、前述したオフ
リーク電流を確実に低減するように構成されている。

【００５９】これにより、低い電源電圧Ｖregを用いて
信号反転増幅器２０を駆動でき、しかもオフリーク電流
を確実に低減することができるため、消費電力がより少
なく、しかも安定した発振を行うことができる水晶発振
回路を実現することが可能となる。なお、前記電力供給
用半導体スイッチング素子として用いるトランジスタ４
０は、オン抵抗を小さくし電圧降下を低減するために、
許容範囲内で能力の高いものを用いることが好ましい。

【００６０】また、本実施の形態の水晶発振回路には、
信号反転増幅器２０の出力段に出力遮断用スイッチング
素子３０が設けられている。

【００６１】例えば図１に示すような回路では、トラン
ジスタ４０のオフ制御時に、信号反転増幅器２０を構成
するトランジスタ２８がオンし、水晶振動子１０がＬレ
ベル（Ｖregレベル）の電位に引っ張られ、発振が抑制
されてしまう場合がある。

【００６２】そこで、本実施の形態では信号反転増幅器
２０の出力段に出力遮断用スイッチング素子３０を設
け、トランジスタ４０のオフ制御時に、このスイッチン
グ素子３０もオフ制御する構成を採用している。これに
より、トランジスタ４０のオフ制御時に、振動子１０は
信号反転増幅器２０の回路から切り離され自由に振動で
きるようになる。

【００６３】この結果、本実施の形態の水晶発振回路に
よれば、スイッチ４０による信号反転増幅器２０の間欠
駆動時に発振回路をより安定して動作させることが可能
となる。ここにおいて、前記出力遮断用スイッチング素
子３０としては、例えばトランスミッションゲート等を
用いることが好ましい。

【００６４】さらに、本実施の形態の電力制御回路６０
は、信号反転増幅器２０の出力電圧ＶD(t)の値に基づ
き、異なる複数の電源電圧Ｖreg１、Ｖreg２……Ｖreg
４の中かから適切な電源電圧Ｖregを選択し、信号反転
増幅器２０に印加することにより、より安定した発振の
継続と低消費電力化を可能とするように構成されてい
る。

【００６５】以下にその構成を説明する。

【００６６】本実施の形態の電力制御回路６０は、異な
る複数の電源電圧Ｖreg１、Ｖreg２……Ｖreg４を出力
する電源電圧発生回路６６と、いずれか一つの電源電圧
Ｖregを選択出力するマルチプレクサ８２と、インバー
タ６４、６２と、前記各インバータ６４、６２の出力Ｓ
３、Ｓ４に基づき、回路の発振状態を判断し、マルチプ
レクサ８２の選択する電源電圧を制御する判定制御部６
８とを含んで構成される。

【００６７】そして、マルチプレクサ８２で選択された
電源電圧Ｖreg（図中では信号Ｓ１３として表す）が信
号反転増幅器２０（ここではトランジスタ２８のソース
側）に印加される。

【００６８】また、信号反転増幅器２０の出力ＶD(t)
は、それぞれ信号Ｓ１、Ｓ２としてインバータ６４、イ
ンバータ６２へ入力される。

【００６９】前記インバータ６４は、図２のタイミング
チャートに示すように、所定のロジックレベルＶGL2を
前記ドレイン出力電圧ＶD(t)が上回るとＬレベル、下回
るとＨレベルのパルス信号Ｓ３を出力する。この出力Ｓ
３は、カウンタ７２のＣＫ端子に入力されると共に、ス
イッチ制御信号１００としてトランジスタ４０のゲート
に印加される。

【００７０】前記インバータ６２は、ロジックレベルＶ
GL1がＶreg／２に設定されており、図２に示すように信
号Ｓ２として入力されるドレイン出力ＶD(t)が前記ロジ
ックレベルＶGL1を上回るとＬレベル、下回るとＨレベ
ルのパルス信号Ｓ４をカウンタ７０のＣＫ端子へ入力す
る。

【００７１】そして、前記判定制御部６８は、入力され
るこれら各パルス信号Ｓ３、Ｓ４に基づき、信号反転増
幅器２０から出力されるドレイン出力ＶD(t)の電圧に応
じた電源電圧Ｖregを選択するようにマルチプレクサ８
２を制御し、選択された電源電圧Ｖregを信号反転増幅
器２０に印加する。

【００７２】これにより、信号反転増幅器２０へ印加す
る電源電圧Ｖregの値を、安定した発振が継続可能であ
る必要最低限の電圧に制御できる。

【００７３】以下に、この電力制御回路６０の詳細な構
成を説明する。

【００７４】前記判定制御部６８は、前述したカウンタ
７０、７２と、一致検出回路７４と、ゲート７５、７
６、７７と、アップダウンカウンタ８０とを含んで構成
される。

【００７５】前記カウンタ７０、７２のリセット端子Ｒ
及びゲート７６、７７の一方の端子にはアップダウンク
ロックが信号Ｓ１１として入力される。このアップダウ
ンクロックは、発振出力の４周期に１回の割合でＨレベ
ルの信号を出力する。

【００７６】また、前記ゲート７５にはサイクルクロッ
クＳ１２が入力される。この信号Ｓ１２は、発振出力の
６周期に１回の割合でＨレベルの信号を出力する。

【００７７】次に、この電力制御回路６０の動作を、図
２に示すタイミングチャートを用いて説明する。

【００７８】まず、信号反転増幅器２０のドレイン出力
ＶD(t)が信号Ｓ１、Ｓ２としてインバータ６４、インバ
ータ６２へ入力されると、インバータ６４はこの信号Ｓ
１がロジックレベルＶGL2を上回る毎にＬレベルのパル
ス信号Ｓ３を出力し、前記インバータ６２は入力信号Ｓ
２が所定のロジックレベル（Ｖreg／２）を上回る毎に
Ｌレベルのパルス信号Ｓ４を出力する。

【００７９】判定制御部６８は、この両パルス信号Ｓ
３、Ｓ４を比較し、発振回路の発振状態を判別し、マル
チプレクサ８２の選択する電源電圧Ｖregを切替制御す
る。

【００８０】具体的には、インバータ６２の出力パルス
Ｓ４はカウンタ７０でカウントされ、インバータ６４の
出力パルスＳ３はカウンタ７２でカウントされ、両カウ
ンタ７０、７２のカウント値を表す信号Ｓ５、Ｓ６、Ｓ
７、Ｓ８は一致検出回路７４へ入力される。なお、両カ
ウンタ７０、７２のカウント値は４サイクルに１回の割
合で出力されるアップダウンクロックＳ１１により周期
的にリセットされる。

【００８１】一致検出回路７４は、両カウンタ７０、７
２のカウント値が一致した時にＨレベルの一致検出信号
Ｓ９を出力し、不一致の時にはＬレベルの不一致検出信
号Ｓ９を出力する。

【００８２】この一致検出回路７４の出力Ｓ９は、ゲー
ト７７、７６、７５を開くゲート信号として機能し、出
力Ｓ９がＨレベルの際には、サイクルクロックＳ１２が
Ｈレベルとなっていることを条件にしてアップダウンク
ロックＳ１１を、アップダウンカウンタ８０のダウンカ
ウント端子ＤＫへ入力し、出力Ｓ９がＬレベルの際には
アップダウンクロックＳ１１をアップダウンカウンタ８
０のアップカウント端子ＵＫへ入力する。

【００８３】アップダウンカウンタ８０はアップカウン
ト端子ＵＫへ入力される信号によりアップカウント動作
を行い、ダウンカウント端子ＤＫへ入力される信号によ
りダウンカウントを行い、そのカウント値Ｑ０、Ｑ１を
電源電圧制御信号Ｓ１４として、マルチプレクサ８２の
制御信号入力端子Ａ、Ｂへ入力する。ここではアップダ
ウンカウンタ８０の出力Ｑ０、Ｑ１は、「００」、「０
１」、「１０」、「１１」の４つの状態をとるため、こ
れら各状態に対応して、マルチプレクサ８２は４種類の
電源電圧の中から１つを選択し信号反転増幅器２０の電
源電圧Ｖregとして出力する。

【００８４】本実施の形態の一致検出回路７４は、イン
バータ６２の出力パルスＳ４の数に比べ、インバータ６
４の出力パルスＳ３の数が少ない場合には、発振不安定
と判断し、ゲート７７のみを開き、アップダウンクロッ
クＳ１１をアップダウンカウンタ８０のアップカウント
端子ＵＫへ入力させる。この結果、アップダウンカウン
タ８０の出力Ｑ０、Ｑ１は、現在より１つ高い電源電圧
Ｖregを選択するようにマルチプレクサ８２を制御す
る。これにより、信号反転増幅器２０から出力されるド
レイン出力ＶD(t)の電圧が増大し、安定した発振を維持
することができる。

【００８５】また、一致検出回路７４は、両カウンタ７
０、７２のカウント値が一致する場合、すなわち両イン
バータ６２、インバータ６４の出力パルス数が同じ場合
には、安定発振と判断し、ゲート７７を閉じ、ゲート７
６を開く。これにより、サイクルクロックＳ１２がＨレ
ベルの際にゲート７５は開き、アップダウンクロックＳ
１１をアップダウンカウンタ８０のダウンカウント端子
ＤＫへ入力させる。この結果、アップダウンカウンタ８
０の出力Ｑ０、Ｑ１は、現在より１つ低い電源電圧Ｖre
gを選択するようにマルチプレクサ８２を制御する。こ
れにより、信号反転増幅器２０へ印加される電源電圧が
減少し、低消費電力化を図ることができる。

【００８６】このように、信号反転増幅器２０から出力
されるドレイン出力ＶD(t)の電圧に応じた電源電圧Ｖre
gを選択する構成を採用することにより、常に適切な供
給電力となるよう水晶発振回路を制御することができ
る。

【００８７】特に、本実施の形態によれば、量産時に信
号反転増幅器２０の能力（電流増幅率、スレッシュホー
ルド電圧）にばらつきがあっても、これに影響されるこ
となく最適な供給電力制御を行い、低消費電力化を図る
ことができる。

【００８８】即ち、信号反転増幅器２０の能力が高い場
合には、電源電圧Ｖregを低い値に設定する。この場合
には信号反転増幅器２０の能力が高いため、その発振安
定度は元々高い。従って、電源からの電力供給をしぼっ
ても、安定して発振を継続できるため、低消費電力化を
図ることができる。

【００８９】また、信号反転増幅器２０の能力が低い場
合には、電源電圧Ｖregとして高い値が設定される。こ
れにより、能力の低い信号反転増幅器２０を用いる場合
には、十分な電力供給が行われ、発振安定度を向上させ
ることができる。

【００９０】第２の実施の形態 図３には、本発明の水晶発振回路の第２の実施の形態が
示され、第４図にはそのタイミングチャートが示されて
いる。なお、前記第１の実施の形態と対応する部材には
同一符号を付しその説明は省略する。

【００９１】本実施の形態の特徴は、信号反転増幅器２
０へ印加する電源電圧Ｖregを切り替え制御した際に発
生する発振出力の周波数変動を補正するために、発振出
力補正回路９０を設けたことにある。

【００９２】この発振出力補正回路９０は、インバータ
６２を介して出力される発振出力Ｓ４の周波数ｆsを分
周出力する分周回路９２と、電力制御回路６０から信号
反転増幅器２０に印加される電源電圧Ｖregの値に基づ
き、前記分周回路９２の分周制御を行う記憶回路９４及
びデコーダ９６とを含んで構成される。ここにおいて、
記憶回路９４、及びデコーダ９６は、分周制御手段とし
て機能することになる。

【００９３】即ち、水晶発振回路に印加する電源電圧が
変化すると、信号反転増幅器２０の出力インピーダンス
及びそのゲート、ドレイン端子に付加されている静電保
護回路の寄生容量が変化する。

【００９４】具体的には、電源電圧Ｖregが高くなる
と、信号反転増幅器２０の出力インピーダンスが小さく
なり、静電保護回路の寄生容量が小さくなり、この結
果、発振回路の発振周波数ｆsは高くなる。

【００９５】逆に電源電圧Ｖregが低くなると、前述と
は逆の過程をたどり、発振回路の発振周波数ｆsは低く
なる。

【００９６】本実施の形態の水晶発振回路では、その基
準発振周波数はｆs＝３２７６８Ｈｚに設定されている
ため、前記電源電圧Ｖregが変動してもその発振周波数
が基準発振周波数よりずれないように、周波数補正をす
ることが必要となる。

【００９７】特に、この水晶発振回路を、時計等の基準
発振周波数を得るために用いる場合には、このような周
波数補正は極めて重要なものとなる。

【００９８】本実施の形態の特徴は、電力制御回路６０
の切り替え制御により電源電圧Ｖregの値が変動した場
合に、発振回路の発振周波数そのものを調整するのでは
なく、次段の分周回路９２を用いて分周される信号（１
６ＫＨｚ以降の信号）を補正することを特徴とするもの
である。

【００９９】具体的には、電源電圧Ｖregが高くなる
と、次段の分周回路９２で分周された信号を遅れ方向に
補正し、電源電圧Ｖregが低くなると、分周信号を進み
方向に補正する。

【０１００】以下に、その具体的な構成を説明する。

【０１０１】まず、インバータ６２を介して出力される
発振出力Ｓ４は、分周回路９２のＣＫ端子に入力され
る。これにより、分周回路９２は、発振出力Ｓ４の基準
発振周波数ｆsを分周し、その分周出力をその他の回路
部へ向け出力する。

【０１０２】図４には、通常の分周動作を行う場合にお
ける、１／２分周出力、１／４分周出力、１／８分周出
力がＦ１６Ｋ、Ｆ８Ｋ、Ｆ４Ｋ等の信号として示されて
いる。

【０１０３】本実施の形態において、分周回路９２を用
いた周波数補正は、いわゆる論理緩急といわれる公知の
手法を用いて行う。

【０１０４】前記分周回路９２は、前述した１／２、１
／４、１／８の各分周動作以外に、最終的に１Ｈｚの信
号を得るための分周動作を行うものであるが、ここでは
説明を簡単にするために、前述した１／２、１／４、１
／８の３つの分周動作と、これに対して論理緩急の手法
を用いた周波数補正処理を行う場合を例にとり説明す
る。

【０１０５】前記分周回路９２には、前述した論理緩急
の周波数補正を行うために、１／２、１／４のセット端
子ｓ｀１、ｓ｀２と、１／８分周機能用のリセット端子
Ｒ３とが設けられている。周波数を進み方向に補正する
場合には、最上位のリセット端子Ｒ３にリセット信号
「０」を入力すれば良く、又遅れ方向に補正する場合に
は、最上位のリセット端子Ｒ３にリセット信号「１」を
入力すればよい。そして、その進み量又は遅れ量は、下
位桁のセット端子ｓ｀２、ｓ｀１にそれぞれの補正量に
対応したセット信号として入力すればよい。

【０１０６】本実施の形態では、電源電圧発生回路６６
から４種類の電源電圧Ｖreg１、Ｖreg２……Ｖreg４を
出力し、これを選択的に信号反転増幅器２０の電源電圧
として用いている。そして、この４種類の電圧の値に対
応した進む方向又は遅れ方向への周波数補正を、この分
周回路９２で行っている。

【０１０７】前記記憶回路９４には、前記４種類の電源
電圧に対応した周波数補正量が分周制御データとして予
め記憶されており、デコーダ９６は、アップダウンカウ
ンタ８０から出力される電源電圧制御指令Ｓ１４に基づ
き、選択出力する電源電圧Ｖregに対応した分周制御デ
ータを読み出し、これを分周制御信号Ｓ３０として分周
回路９２の各端子ｓ｀１、ｓ｀２、Ｒ３へ向け出力す
る。

【０１０８】即ち、前記記憶回路９４には、図３に示す
回路を半導体基板上にＩＣ回路として形成する工程にお
いて、前述した分周制御データが予め記憶される。具体
的には、ＩＣ検査時において、ＩＣをテストモード状態
にし、信号反転増幅器２０へ、前記４種類の電源電圧Ｖ
reg１……Ｖreg４を順次切り替えて印加した際に発生す
る発振周波数ｆsを測定する。そして、基準源振周波数
３２７６８Ｈｚに対して、どの程度の発振周波数偏差が
発生するかを把握する。

【０１０９】そして、この発振周波数偏差量データを補
正するための分周制御データを、記憶回路９４に書き込
み記憶する。特に、ＩＣ検査時にこのような測定を行
い、これに対応した分周制御データを記憶回路９４に書
き込むことにより、ＩＣ量産時における水晶発振回路の
各定数のばらつきに対応し、分周回路９２から正確な基
準信号を出力することができる。

【０１１０】ここでは、４種類の電源電圧はアップダウ
ンカウンタ８０から信号Ｓ１４として出力されるＱ０、
Ｑ１の２ビットのデータで指定される。

【０１１１】従って、記憶回路９４には、この２ビット
のデータで指定される４種類の電源電圧に対応した分周
制御データが、分周回路９２の各端子ｓ｀１、ｓ｀２、
Ｒ３へ供給する３ビットデータとしてそれぞれ記憶され
ている。なお、この記憶回路９４は、必要に応じて、例
えばＥＥＰＲＯＭ、ＦＵＳＥカットタイプのメモリ、Ｅ
ＰＲＯＭ、ＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ
メモリ、強誘電体メモリ等を用いて形成することができ
る。

【０１１２】又、前記デコーダ９６には、周波数の補正
周期を決める信号Ｓ２０が入力されている。本実施の形
態では、この信号Ｓ２０として、発振周波数の所定周期
に１回の割合でパルスａ、ｂ……が入力される。

【０１１３】デコーダ９６は、この信号Ｓ２０に同期し
て、電源電圧に対応した分周制御データを記憶回路９４
から読み出し、これを分周制御信号Ｓ３０として出力す
る。

【０１１４】例えば、図４に示すよう、分周回路９２が
分周動作を行っている際に、信号Ｓ２０を構成するパル
スがａのタイミングで入力されると、このタイミングで
デコーダ９６は記憶回路９４から電源電圧に対応した分
周制御データを呼び出し、分周回路９２へ向け出力す
る。ここでは、ｓ｀１＝１、ｓ｀２＝１、Ｒ３＝１の信
号が分周制御信号Ｓ３０として出力される。

【０１１５】これにより、図中波線で示すように、本来
０、０、１となるはずの分周回路９２の各分周出力Ｆ１
６Ｋ、Ｆ８Ｋ、Ｆ４Ｋは、図中実線で示すように１、
１、０となり、各分周出力は発振周波数３２ＫＨｚの１
周期分遅れ方向に補正されることになる。ここでは電源
電圧が高く、発振周波数も高くなっていると判断し、分
周回路９２で周波数を遅れ方向に補正している。

【０１１６】又、補正周期を決める信号Ｓ２０が、ｂの
タイミングでデコーダ９６へ入力されると、ここでは電
源電圧に対応した分周制御信号Ｓ３０としてｓ｀１＝
１、ｓ｀２＝０、Ｒ３＝０の信号が出力される。

【０１１７】これにより、本来波線で示すような分周動
作を行う分周回路９２は、図中実線で示すような分周動
作を行い１／２の分周出力Ｆ１６Ｋを、発振周波数３２
ＫＨｚの１周期分進み方向に補正する。ここでは電源電
圧が低くなり、発振周波数も低くなると判断し、分周回
路９２では周波数を進み方向に補正している。

【０１１８】このように、本実施の形態の分周出力補正
回路９０によれば、信号反転増幅器２０の電源電圧を切
り替え制御することによって発生した周波数偏差を、分
周回路９２を用いて補正することにより、簡単な回路で
正確な基準周波数の信号を生成することが可能となる。

【０１１９】なお、本発明は、前記各実施の形態に限定
されるものではなく、本発明の要旨の範囲内で各種の変
形実施が可能である。

【０１２０】例えば、前記実施の形態では、信号反転増
幅器２０を構成する第１、第２の回路２２、２４を、そ
れぞれ１個のトランジスタ２６、２８を用いて構成する
場合を例に取り説明したが、必要に応じ第１、第２の回
路２２、２４の機能を損なうことなく、前述以外の素子
を組み合わせて回路を構成することも可能である。

【０１２１】又、前記実施の形態では、発振出力補正手
段として、論理緩急方式の補正回路９０を用いる場合を
例にとり説明したが、本発明はこれに限らず、必要に応
じてこれ以外の補正手段を採用してもよい。

【０１２２】例えば、水晶発振回路の位相補償用コンデ
ンサの容量を可変制御し、発振周波数そのものを補正す
るように形成してもよい。

【０１２３】具体的には、水晶発振回路のゲート側に接
続された位相補償用コンデンサ１８に、並列接続される
ように幾つかの発振周波数補正用のコンデンサをＩＣ内
部に設置する。

【０１２４】そして、水晶発振回路の電源電圧Ｖregに
応じて、前述した発振周波数補正用のコンデンサを、容
量選択回路により選択し、前記コンデンサ１８に並列接
続する。これにより、水晶発振回路の位相補償用のゲー
ト容量が可変となり、発振周波数の補正を行うことがで
きる。

【０１２５】特に、このような位相補償用コンデンサの
容量制御は、ドレイン側のコンデンサ１６に対してでは
なく、ゲート側のコンデンサ１８に対して行うことが好
ましい。ドレイン容量を可変すると、発振周波数は微補
正しかできず、しかも発振回路の消費電流に大きく影響
がでる。これに対して、ゲート容量を可変すると、水晶
発振回路の消費電流にはあまり影響がです、しかも発振
周波数そのものを大きく補正することができる。特に、
発振回路の電源電圧が変化する場合には、発振周波数が
大きく変動するので、ゲート容量を可変制御することが
好ましい。

【０１２６】なお、前記電源電圧Ｖregに応じた発振周
波数の補正量（接続容量値）の把握は、論理緩急方式と
同様に、ＩＣ製造時に行うことが好ましい。

【０１２７】また、本実施の形態において、水晶発振回
路を時計用の電子回路に用いる場合を例にとり説明した
が、本発明はこれに限らず、これ以外の用途、例えば携
帯用の電話機、携帯用のコンピュータ端末およびその他
の携帯機器等、電源容量に制約のある携帯用電子機器に
幅広く用いる場合にも極めて効果的なものとなる。

【０１２８】

【図面の簡単な説明】

【図１】本発明に係る水晶発振回路の第１の実施の形態
の回路図である。

【図２】図１に示す回路のタイミングチャート図であ
る。

【図３】本発明の第２の実施の形態の回路図である。

【図４】図３に示す実施の形態のタイミングチャート図
である。

【符号の説明】

１０ 水晶振動子 ２０ 信号反転増幅器 ２２ 第１の回路 ２４ 第２の回路 ２６，２８ トランジスタ ４０ 電力供給用トランジスタ ６０ 電力制御回路 ６２，６４ インバータ ６６ 電源電圧発生回路 ６８ 判定制御部 ７０，７２ カウンタ ７４ 一致検出回路 ７５，７６，７７ ゲート ８０ アップダウンカウンタ ８２ マルチプレクサ ９０ 発振出力補正回路 ９２ 分周回路 ９４ 記憶回路 ９６ デコーダ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−218740（ＪＰ，Ａ) 特開 平８−307154（ＪＰ，Ａ) 特開 昭58−136113（ＪＰ，Ａ) 特開 昭59−114908（ＪＰ，Ａ) 特開 昭51−80751（ＪＰ，Ａ) 特開 昭50−131748（ＪＰ，Ａ) 特開 昭56−16891（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 5/00 G04G 1/00 - 3/00

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 信号反転増幅器と、 前記信号反転増幅器の電源電圧を、発振出力に応じて制
   御する電力制御手段と、 を含み、 前記電力制御手段は、安定発振移行後に 電圧の異なる複数の安定発振継続用の
   電源電圧を出力する電源回路と、 発振出力に基づき安定発振が継続されているか否かを判
   断し、安定発振の継続に必要とされる前記信号反転増幅
   器に供給する電源電圧の最適電圧を判定する判定制御手
   段と、 前記判定結果に基づき前記電源回路から前記信号反転増
   幅器に印加する電源電圧を切り替え制御する切り替え手
   段と、 を含み、 前記判定制御手段は、 安定発振移行後に、所定時間連続して安定発振が継続さ
   れている場合には、安定発振継続用の電源電圧を下げる
   ように判断し、発振が不安定となった場合には、安定発
   振継続用の電源電圧を上げるように判断する処理を行な
   う ことを特徴とする発振回路。
2. 【請求項２】 請求項１において、 前記電力制御手段は、 それぞれ異なる値にロジックレベルが設定され、前記発
   振出力の電圧と前記ロジックレベルとを比較しパルス信
   号を出力する複数のインバータを含み、 前記判定制御手段は、 前記各インバータから出力されるパルス信号の値に基づ
   き安定発振が行なわれているか否かを判断し、所定時間
   連続して安定発振が継続されている場合には、前記所定
   時間経過毎に安定発振継続用の電源電圧を一段階づつ下
   げるように判定し、発振が不安定となった場合には、安
   定発振継続用の電源電圧を一段階上げるように判定し、
   電源電圧選択指令を出力するように形成され、 前記切り替え手段は、 前記選択指令に基づき、前記電源回路から前記信号反転
   増幅器に印加する電源電圧を切り替え制御することを特
   徴とする発振回路。
3. 【請求項３】 請求項２において、 前記電力制御手段は、 前記信号反転増幅器への電力供給ラインに設けられ、前
   記複数のインバータのいずれか一つの出力に基づきオン
   オフ制御される電力供給用スイッチング素子を含み、前
   記信号反転増幅器への電力供給を、前記電力供給用スイ
   ッチング素子のオン制御期間は行い、オフ制御期間は停
   止することを特徴とする発振回路。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 信号反転増幅器と、 フィードバック回路を構成する水晶振動子及び抵抗とを
   含んで構成され、 前記フィードバック回路は、 前記信号反転増幅器の出力を１８０度位相反転された信
   号として信号反転増幅器へフィードバック入力するもの
   であることを特徴とする発振回路。
5. 【請求項５】 請求項１〜４のいずれかの発振回路を備
   えたことを特徴とする電子回路。
6. 【請求項６】 請求項１〜４のいずれかの発振回路また
   は請求項５の電子回路を含んで構成されることを特徴と
   する半導体装置。
7. 【請求項７】 請求項１〜４のいずれかの発振回路また
   は請求項５の電子回路を含んで構成されることを特徴と
   する電子機器。
8. 【請求項８】 請求項１〜４のいずれかの発振回路また
   は請求項５の電子回路を含んで構成されることを特徴と
   する時計。