JP3612929B2 - 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 - Google Patents
発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 Download PDFInfo
- Publication number
- JP3612929B2 JP3612929B2 JP08776397A JP8776397A JP3612929B2 JP 3612929 B2 JP3612929 B2 JP 3612929B2 JP 08776397 A JP08776397 A JP 08776397A JP 8776397 A JP8776397 A JP 8776397A JP 3612929 B2 JP3612929 B2 JP 3612929B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverting amplifier
- signal inverting
- semiconductor switching
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
前記水晶発振回路は、信号反転増幅器と、水晶振動子を備えたフィードバック回路とを含んで構成される。前記信号反転増幅器は、一対のトランジスタを含み、各トランジスタは、例えばそのゲートが入力側、ドレインが出力側として用いられる。この場合、前記各トランジスタは、それらのドレイン側が互いに接続され、それらのソース側が、それぞれアース、電源電圧側へ接続されている。
【０００４】
以上の構成の水晶発振回路では、信号反転増幅器に電源電圧を印加すると、信号反転増幅器の出力が１８０度位相反転されて前記各トランジスタのゲートにフィードバック入力される。このフィードバック動作により、信号反転増幅器を構成するトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【０００５】
しかし、従来の水晶発振回路では、信号反転増幅器に印加する電圧Ｖｒｅｇの絶対値を、次式に示すように各トランジスタのスレッシュホールド電圧ＶＴＰ、ＶＴＮの絶対値の合計値以上に設定していた。
【０００６】
｜Ｖｒｅｇ｜ ＞ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ …… （１）
本発明者は、これが、信号反転増幅器内を高電位側から低電位側へショート電流Ｉｓが流れる原因となり、回路全体の電力消費の節減を図る上での問題となっていることを見出した。
【０００７】
本発明の目的は、信号反転増幅器に流れるショート電流を低減し、少ない電力消費で発振することができる発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【０００８】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明は、
信号反転増幅器を構成する第１の半導体スイッチング素子と、
第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限することを特徴とする。
【０００９】
（２）また、本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側へ接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
信号反転増幅器を構成する第１の半導体スイッチング素子と、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、前記第１の電位および第２の電位の電位差の絶対値以上の値に設定されたことを特徴とする。
【００１０】
（１）、（２）の発明の水晶発振回路は、信号反転増幅器に電圧を印加すると、水晶振動子の励振駆動が開始される。信号反転増幅器の出力は、フィードバック回路により位相反転されてフィードバック入力される。そして、このフィードバック入力信号が、信号反転増幅器により反転増幅されて、出力されるという動作を繰り返して行う。
【００１１】
このとき、信号反転増幅器を構成する第１、第２の半導体スイッチング素子は、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する。
【００１２】
本発明では、前記第１、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定されている。このため、回路駆動時に第１、第２の半導体スイッチング素子が同時にオン駆動されることが避けられ、この結果、信号反転増幅器に流れるショート電流を大幅に制限し、低消費電力化を図ることができる。
【００１３】
特に、（１）、（２）の発明によれば、前記スレッシュホールド電圧の条件を満足するように、第１、第２のトランジスタを製造することで、ショート電流対策を済ませてしまうことができ、ショート電流対策用の特別な回路部品が不要となる。これにより、回路全体の集積度を低下させることなく、水晶発振回路の低消費電力化を図ることが可能となる。
【００１４】
なお、（１）、（２）の発明において、前記第１、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、いずれも信号反転増幅器の電源電圧の絶対値を下回る値に設定する必要がある。
【００１５】
（３）本発明は、
信号反転増幅器を構成する第１の半導体スイッチング素子および第２の半導体スイッチング素子のゲートに、第１の直流バイアス電圧および第２の直流バイアス電圧を印加するバイアス回路を含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００１６】
（４）本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
前記信号反転増幅器に直流バイアス電圧を印加するバイアス回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、ゲートに入力される前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側へ接続され、ゲートに入力される前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記バイアス回路は、
信号反転増幅器を構成する第１の半導体スイッチング素子のゲートに、第１の直流バイアス電圧を印加する第１のバイアス回路と、
信号反転増幅器を構成する第２の半導体スイッチング素子のゲートに、第２の直流バイアス電圧を印加する第２のバイアス回路とを、含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００１７】
（３）、（４）の発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子のゲートに、それぞれ第１、第２の直流バイアス電圧が印加される。
【００１８】
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせる。
【００１９】
以上の構成を採用することにより、本発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子が、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する際に、第１、第２の半導体スイッチング素子が、共にオンする共通オン期間が発生しない。このため、信号反転増幅器に流れるショート電流を大幅に低減し、少ない電力消費で安定発振できる水晶発振回路を得ることが可能となる。
【００２０】
特に、（３）、（４）の発明によれば、第１、第２の半導体スイッチング素子の各スレッシュホールド電圧の絶対値が小さい場合でも、信号反転増幅器のショート電流を低減することができる。このため、水晶発振回路の電源電圧をその分低い値にすることができ、この面からも、発振回路の低消費電力化を図ることが可能となる。
【００２１】
（５）本発明は、
（４）において、
前記第１の直流バイアス電圧は、前記第１の電位に設定され、前記第２の直流バイアス電圧は、前記第２の電位に設定されることを特徴とする。
【００２２】
本発明によれば、前記直流バイアス電圧の印加により、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートへのフィードバック入力の直流電位が、個別に電源の第１の電位、第２の電位側にシフトされる。これにより、簡単な回路構成で、確実に信号反転増幅器のショート電流を低減することが可能な水晶発振回路を得ることができる。
【００２３】
（６）本発明は、
（１）〜（５）のいずれかにおいて、
前記第１および第２の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする。
【００２４】
（７）本発明の電子回路は、
（１）〜（６）のいずれかの発振回路を備えたことを特徴とする。
【００２５】
（８）本発明の半導体装置は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２６】
（９）本発明の電子機器は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２７】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００２８】
（１０）本発明の時計は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２９】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００３０】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００３１】
（第１の実施の形態）
図１には、本発明の第１の実施の形態にかかる水晶発振回路が示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【００３２】
本実施の形態の水晶発振回路は、信号反転増幅器３０と、フィードバック回路と、を含んで構成される。前記フィードバック回路は、水晶振動子１０と、抵抗１４と、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器３０の出力ＶＤ（ｔ）を１８０度位相反転し、これをゲート信号ＶＧ（ｔ）として信号反転増幅器３０のゲートへフィードバック入力する。
【００３３】
前記信号反転増幅器３０は、第１の電位側と、これより低い電位の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶＤＤに設定され、第２の電位は電源回路部６０から供給される負の電源電位Ｖｒｅｇに設定されている。
【００３４】
前記信号反転増幅器３０は、第１の回路４０と、第２の回路５０とを含んで構成される。
【００３５】
前記第１の回路４０は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ４２を含んで構成され、このトランジスタ４２のソースは、アース側に接続され、ドレインは出力端子８０側へ接続され、そのゲートには前記フィードバック信号ＶＧ（ｔ）が印加される。
【００３６】
前記第２の回路５０は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ５２を含んで構成され、このトランジスタ５２のソースは、電源回路部６０の電源端子側に接続され、ドレインは出力端子８０側へ接続され（ここではトランジスタ４２のドレインに接続されている）、そのゲートには前記フィードバック信号ＶＧ（ｔ）が印加される。
【００３７】
前記トランジスタ４２としては、Ｐ型でかつエンハンスメントタイプの電界効果型のトランジスタを用られ、前記トランジスタ５２としては、Ｎ型でかつエンハンスメントタイプのトランジスタを用いられている。そして、トランジスタ４２のスレッシュホールド電圧ＶＴＰ、トランジスタ５２のスレッシュホールド電圧ＶＴＮの値は、次式に示すようにそれらの絶対値の合計値が、信号反転増幅器３０に印加される電源電圧（本実施の形態では、アース電位ＶＤＤを０に設定しているため、電源電圧はアース電位と電源電位の電位差であるＶｒｅｇとなる）の絶対値以
上の値になるように設定されている。
｜Ｖｒｅｇ｜■≦ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ ……（２）
さらに、前記各トランジスタ４２、５２のスレッシュホールド電圧の絶対値は、それぞれ次式で示すように電源電圧の絶対値を下回る値となるように設定されている。
｜Ｖｒｅｇ｜■＞ ｜ＶＴＰ｜
｜Ｖｒｅｇ｜■＞ ｜ＶＴＮ｜ ……（３）
これにより、本実施の形態の水晶発振回路は、回路駆動時に信号反転増幅器３０へ流れるショート電流の値を大幅に低減し、低消費電力化を図ることができる。
【００３８】
以下にその理由を説明する。
【００３９】
図２には、従来の水晶発振回路のタイミングチャート、図３には、本実施の形態の水晶発振回路のタイミングチャートが示され、横軸は電源回路部６０から電源電圧Ｖｒｅｇが印加されてからの経過時間、縦軸は信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）、各トランジスタ４２、５２のオン、オフ状態をそれぞれ表している。
【００４０】
前述したように、従来の水晶発振回路では、信号反転増幅器３０を構成する２つのトランジスタ４２、５２のスレッシュホールド電圧は、前記（１）式を満足するように設定されていた。この場合、各トランジスタ４２、５２のスレッシュホールド電圧と、アース電位ＶＤＤ、電源電位Ｖｒｅｇとの関係を図示すると、図４に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）の値が、前記両スレッシュホールド電圧ＶＴＰ、ＶＴＮの電位に対し、
ＶＴＰ＞ＶＧ（ｔ）＞ＶＴＮ
の範囲の値をとると、両トランジスタ４２、５２が共にオンされるショート領域が存在する。
【００４１】
従って、図２に示すよう、フィードバック信号ＶＧ（ｔ）より各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動されてしまう共通オン期間が周期的に発生し、高電位（ＶＤＤ）から低電位（Ｖｒｅｇ）側へショート電流が流れてしまい、これが電力消費を低減する上での妨げとなっていた。
【００４２】
これに対し、本実施の形態では、各トランジスタ４２、５２のスレッシュホールド電圧が、前記（２）式、（３）式を満足するように設定されている。この場合の各スレッシュホールド電圧と、アース電位ＶＤＤ、電源電位Ｖｒｅｇとの関係を図示すると、図５に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）の値が、前記両スレッシュホールド電圧ＶＴＰ、ＶＴＮの電位に対し、 ＶＴＮ＞ＶＧ（ｔ）＞ＶＴＰ
の範囲の値をとると、両トランジスタ４２、５２は、確実にオフされることになり、従来のように両トランジスタ４２、５２が共にオンしてしまう共通オン期間は存在しない。
【００４３】
すなわち、図３に示すよう、フィードバック信号ＶＧ（ｔ）により各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオンされる期間が存在しなくなり、従来問題になっていたショート電流を大幅に低減し、水晶発振回路の消費電力を少なくすることができる。
【００４４】
特に、本実施の形態では、信号反転増幅器３０のショート電流対策を、回路の部品点数を増やすことなく行うことができる。
【００４５】
また、本実施の形態では、前記各トランジスタ４２、５２のスレッシュホールド電圧の絶対値が前記（３）式に示すように電源電圧Ｖｒｅｇの絶対値より小さな値に設定されている。これにより、水晶発振回路の安定した発振動作を維持しつつ、低消費電力化を実現することができる。
【００４６】
すなわち、水晶発振回路において信号反転増幅器３０のフィードバック信号ＶＧ（ｔ）の振幅の絶対値は、信号反転増幅器の電源電圧Ｖｒｅｇの絶対値を上回ることはない。このため、各トランジスタ４２、５２のスレッシュホールド電圧の絶対値を前記（３）式を満足するように設定することにより、各トランジスタ４２、５２を安定して交互にオンオフ駆動させることができる。
【００４７】
本発明者らの実験によれば、絶対値が０．９ボルトの電源電圧Ｖｒｅｇを用いて発振回路を駆動した際、各トランジスタ４２、５２のスレッシュホールド電圧の絶対値の和を次式で示す範囲において変化させても良好な発振状態を維持でき、低消費電力化が可能であることが確認された。
【００４８】
１．４ボルト ＞ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ ＞ ０．９ボルト
さらに、本実施の形態では、以下の理由から、トランジスタ４２、５２のオフリーク電流を小さくでき、この面からも、回路全体の消費電力を低減することができる。
【００４９】
図６は、エンハンスメント型トランジスタのドレイン電流ＩＤとゲート・ソース間電圧ＶＧＳとの関係を表す特性図である。同図に示すよう、エンハンスメント型のトランジスタでは、ＩＤ−ＶＧＳの特性カーブは、スレッシュホールド電圧を低くするに従い、左側にシフトし、図中破線で示すようにそのオフリーク電流が増大する（同図においてＶＧＳがスレッシュホールド電圧ＶＴＨ以下でトランジスタがオフしているとき、図中破線で示すようにこのトランジスタに流れる電流ＩＤがオフリーク電流となる）。
【００５０】
従って、従来の発振回路のように、トランジスタ４２、５２のスレッシュホールド電圧を低く設定すると、スレッシュホールド電圧以下でのオフリーク電流が大きくなり、その分、消費電力が大きくなる。
【００５１】
これに対し本実施の形態では、（２）式で示すように各トランジスタ４２、５２のスレッシュホールド電圧を大きな値に設定するため、各トランジスタ４２、５２を介して流れるオフリーク電流の値を大幅に小さくなり、回路全体の消費電力を低減することができる。
【００５２】
（第２の実施の形態）
前記第１の実施の形態では、各トランジスタ４２、５２のスレッシュホールド電圧が前記（２）式を満足するように構成し、ショート電流を低減する場合を例にとり説明したが、第２の実施の形態では、前記各トランジスタ４２、５２が従来のように（１）式に示す条件で形成されている場合でも、各トランジスタ４２、５２のゲートに直流バイアス電圧を印加することにより、前記第１の実施の形態と同様に、信号反転増幅器３０のショート電流を低減可能とするものである。
【００５３】
図７には、本実施の形態の水晶発振回路が示されており、図８には、そのタイミングチャートが示されている。
【００５４】
本実施の形態の水晶発振回路は、各トランジスタ４２、５２のの各ゲートに入力される前記信号反転増幅器３０のフィードバック入力ＶＧ（ｔ）の直流電位を個別にシフトさせる第１のバイアス回路７０、第２のバイアス回路８０を含んで構成される。
【００５５】
前記各バイアス回路７０、８０は直流成分を除去するためのコンデンサ７２、８２と、直流バイアス電圧印加用の抵抗７４、８４とを含んで構成される。
【００５６】
前記コンデンサ７２、８２は、ゲート信号ＶＧ（ｔ）から直流成分を除去し、その信号を対応するトランジスタ４２、５２のゲートへ印加するために用いられる。
【００５７】
前記抵抗７４はトランジスタ４２のゲートと、アースＶＤＤとの間に接続され、トランジスタ４２のゲートに入力されるフィードバック入力ＶＧ（ｔ）の直流電位をアース電位ＶＤＤまで引き上げる。
【００５８】
前記抵抗８４は、トランジスタ５２のゲートと電源Ｖｒｅｇとの間に接続され、トランジスタ５２のゲートに入力されるフィードバック入力ＶＧ（ｔ）の直流電位を電源電位Ｖｒｅｇまで引き下げる。
【００５９】
以上の構成とすることにより、上記の信号反転増幅器３０にフィードバック入力されるゲート信号ＶＧ（ｔ）は、前記第１、第２のバイアス回路７０、８０によりＶＧＰ（ｔ）、ＶＧＮ（ｔ）に示すように直流電位がＶＤＤ、電源電位Ｖｒｅｇへと変更された状態で各トランジスタ４２、５２のゲートに印加される。
【００６０】
従って、各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動される期間が存在しなくなり、この結果前記第１の実施の形態と同様に、信号反転増幅器３０内を流れるショート電流を大幅に低減し、低消費電力化を図ることが可能となる。
【００６１】
特に、本実施の形態では、エンハンスメント型トランジスタ４２、５２の各スレッシュホールド電圧の絶対値を小さな値としても、ショート電流を低減することができる。この結果、信号反転増幅器３０に印加する電源電圧を小さなものとし、この面からも、消費電力を低減することが可能となる。
【００６２】
なお、前記第１のバイアス回路７０、第２のバイアス回路８０の印加するバイアス電圧は、各トランジスタ４２、５２が共通オン期間を持たないことを条件として、前記実施の形態以外の電位に、各トランジスタ４２、５２のゲートへのフィードバック入力の直流電位を、個別にシフトさせるように構成してもよい。
【００６３】
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【００６４】
例えば、前記実施の形態では、信号反転増幅器３０を構成する第１の回路４０，第２の回路５０を、それぞれ１個のトランジスタを用いて構成する場合を例に取り説明したが、必要に応じ第１，第２の回路４０，５０の機能を損なうことなく、前述以外の回路素子を組み合わせて回路を構成することも可能である。
【００６５】
また、前記実施の形態の水晶発振回路や、電子回路を含む半導体装置を構成し、これを、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に搭載する事が好ましい。
【００６６】
また、本実施の形態においては、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【００６７】
【図面の簡単な説明】
【図１】本発明にかかる水晶発振回路の第１の実施の形態の回路図である。
【図２】従来の回路のタイミングチャート図である。
【図３】図１に示す回路のタイミングチャート図である。
【図４】従来の回路のスレッシュホールド電圧と電源電位、アース電位との関係を表す説明図である。
【図５】第１の実施の形態におけるスレッシュホールド電圧と、電源電位、アース電位との関係を表す説明図である。
【図６】エンハンスメント型トランジスタのＶＧＳ−ＩＤ特性図である。
【図７】本発明の水晶発振回路の第２の実施の形態の回路図である。
【図８】第２の実施の形態のタイミングチャート図である。
【符号の説明】
１０ 水晶振動子
１４ フィードバック抵抗
３０ 信号反転増幅器
４０ 第１の回路
４２ 電界効果トランジスタ
５０ 第２の回路
５２ 電界効果トランジスタ
６０ 電源回路部
７０、８０ 第１、第２のバイアス回路
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
前記水晶発振回路は、信号反転増幅器と、水晶振動子を備えたフィードバック回路とを含んで構成される。前記信号反転増幅器は、一対のトランジスタを含み、各トランジスタは、例えばそのゲートが入力側、ドレインが出力側として用いられる。この場合、前記各トランジスタは、それらのドレイン側が互いに接続され、それらのソース側が、それぞれアース、電源電圧側へ接続されている。
【０００４】
以上の構成の水晶発振回路では、信号反転増幅器に電源電圧を印加すると、信号反転増幅器の出力が１８０度位相反転されて前記各トランジスタのゲートにフィードバック入力される。このフィードバック動作により、信号反転増幅器を構成するトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【０００５】
しかし、従来の水晶発振回路では、信号反転増幅器に印加する電圧Ｖｒｅｇの絶対値を、次式に示すように各トランジスタのスレッシュホールド電圧ＶＴＰ、ＶＴＮの絶対値の合計値以上に設定していた。
【０００６】
｜Ｖｒｅｇ｜ ＞ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ …… （１）
本発明者は、これが、信号反転増幅器内を高電位側から低電位側へショート電流Ｉｓが流れる原因となり、回路全体の電力消費の節減を図る上での問題となっていることを見出した。
【０００７】
本発明の目的は、信号反転増幅器に流れるショート電流を低減し、少ない電力消費で発振することができる発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【０００８】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明は、
信号反転増幅器を構成する第１の半導体スイッチング素子と、
第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限することを特徴とする。
【０００９】
（２）また、本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側へ接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
信号反転増幅器を構成する第１の半導体スイッチング素子と、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、前記第１の電位および第２の電位の電位差の絶対値以上の値に設定されたことを特徴とする。
【００１０】
（１）、（２）の発明の水晶発振回路は、信号反転増幅器に電圧を印加すると、水晶振動子の励振駆動が開始される。信号反転増幅器の出力は、フィードバック回路により位相反転されてフィードバック入力される。そして、このフィードバック入力信号が、信号反転増幅器により反転増幅されて、出力されるという動作を繰り返して行う。
【００１１】
このとき、信号反転増幅器を構成する第１、第２の半導体スイッチング素子は、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する。
【００１２】
本発明では、前記第１、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定されている。このため、回路駆動時に第１、第２の半導体スイッチング素子が同時にオン駆動されることが避けられ、この結果、信号反転増幅器に流れるショート電流を大幅に制限し、低消費電力化を図ることができる。
【００１３】
特に、（１）、（２）の発明によれば、前記スレッシュホールド電圧の条件を満足するように、第１、第２のトランジスタを製造することで、ショート電流対策を済ませてしまうことができ、ショート電流対策用の特別な回路部品が不要となる。これにより、回路全体の集積度を低下させることなく、水晶発振回路の低消費電力化を図ることが可能となる。
【００１４】
なお、（１）、（２）の発明において、前記第１、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、いずれも信号反転増幅器の電源電圧の絶対値を下回る値に設定する必要がある。
【００１５】
（３）本発明は、
信号反転増幅器を構成する第１の半導体スイッチング素子および第２の半導体スイッチング素子のゲートに、第１の直流バイアス電圧および第２の直流バイアス電圧を印加するバイアス回路を含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００１６】
（４）本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
前記信号反転増幅器に直流バイアス電圧を印加するバイアス回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、ゲートに入力される前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側へ接続され、ゲートに入力される前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記バイアス回路は、
信号反転増幅器を構成する第１の半導体スイッチング素子のゲートに、第１の直流バイアス電圧を印加する第１のバイアス回路と、
信号反転増幅器を構成する第２の半導体スイッチング素子のゲートに、第２の直流バイアス電圧を印加する第２のバイアス回路とを、含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００１７】
（３）、（４）の発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子のゲートに、それぞれ第１、第２の直流バイアス電圧が印加される。
【００１８】
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせる。
【００１９】
以上の構成を採用することにより、本発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子が、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する際に、第１、第２の半導体スイッチング素子が、共にオンする共通オン期間が発生しない。このため、信号反転増幅器に流れるショート電流を大幅に低減し、少ない電力消費で安定発振できる水晶発振回路を得ることが可能となる。
【００２０】
特に、（３）、（４）の発明によれば、第１、第２の半導体スイッチング素子の各スレッシュホールド電圧の絶対値が小さい場合でも、信号反転増幅器のショート電流を低減することができる。このため、水晶発振回路の電源電圧をその分低い値にすることができ、この面からも、発振回路の低消費電力化を図ることが可能となる。
【００２１】
（５）本発明は、
（４）において、
前記第１の直流バイアス電圧は、前記第１の電位に設定され、前記第２の直流バイアス電圧は、前記第２の電位に設定されることを特徴とする。
【００２２】
本発明によれば、前記直流バイアス電圧の印加により、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートへのフィードバック入力の直流電位が、個別に電源の第１の電位、第２の電位側にシフトされる。これにより、簡単な回路構成で、確実に信号反転増幅器のショート電流を低減することが可能な水晶発振回路を得ることができる。
【００２３】
（６）本発明は、
（１）〜（５）のいずれかにおいて、
前記第１および第２の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする。
【００２４】
（７）本発明の電子回路は、
（１）〜（６）のいずれかの発振回路を備えたことを特徴とする。
【００２５】
（８）本発明の半導体装置は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２６】
（９）本発明の電子機器は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２７】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００２８】
（１０）本発明の時計は、
（１）〜（６）のいずれかの発振回路または（７）の電子回路を含んで構成されることを特徴とする。
【００２９】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００３０】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００３１】
（第１の実施の形態）
図１には、本発明の第１の実施の形態にかかる水晶発振回路が示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【００３２】
本実施の形態の水晶発振回路は、信号反転増幅器３０と、フィードバック回路と、を含んで構成される。前記フィードバック回路は、水晶振動子１０と、抵抗１４と、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器３０の出力ＶＤ（ｔ）を１８０度位相反転し、これをゲート信号ＶＧ（ｔ）として信号反転増幅器３０のゲートへフィードバック入力する。
【００３３】
前記信号反転増幅器３０は、第１の電位側と、これより低い電位の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶＤＤに設定され、第２の電位は電源回路部６０から供給される負の電源電位Ｖｒｅｇに設定されている。
【００３４】
前記信号反転増幅器３０は、第１の回路４０と、第２の回路５０とを含んで構成される。
【００３５】
前記第１の回路４０は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ４２を含んで構成され、このトランジスタ４２のソースは、アース側に接続され、ドレインは出力端子８０側へ接続され、そのゲートには前記フィードバック信号ＶＧ（ｔ）が印加される。
【００３６】
前記第２の回路５０は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ５２を含んで構成され、このトランジスタ５２のソースは、電源回路部６０の電源端子側に接続され、ドレインは出力端子８０側へ接続され（ここではトランジスタ４２のドレインに接続されている）、そのゲートには前記フィードバック信号ＶＧ（ｔ）が印加される。
【００３７】
前記トランジスタ４２としては、Ｐ型でかつエンハンスメントタイプの電界効果型のトランジスタを用られ、前記トランジスタ５２としては、Ｎ型でかつエンハンスメントタイプのトランジスタを用いられている。そして、トランジスタ４２のスレッシュホールド電圧ＶＴＰ、トランジスタ５２のスレッシュホールド電圧ＶＴＮの値は、次式に示すようにそれらの絶対値の合計値が、信号反転増幅器３０に印加される電源電圧（本実施の形態では、アース電位ＶＤＤを０に設定しているため、電源電圧はアース電位と電源電位の電位差であるＶｒｅｇとなる）の絶対値以
上の値になるように設定されている。
｜Ｖｒｅｇ｜■≦ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ ……（２）
さらに、前記各トランジスタ４２、５２のスレッシュホールド電圧の絶対値は、それぞれ次式で示すように電源電圧の絶対値を下回る値となるように設定されている。
｜Ｖｒｅｇ｜■＞ ｜ＶＴＰ｜
｜Ｖｒｅｇ｜■＞ ｜ＶＴＮ｜ ……（３）
これにより、本実施の形態の水晶発振回路は、回路駆動時に信号反転増幅器３０へ流れるショート電流の値を大幅に低減し、低消費電力化を図ることができる。
【００３８】
以下にその理由を説明する。
【００３９】
図２には、従来の水晶発振回路のタイミングチャート、図３には、本実施の形態の水晶発振回路のタイミングチャートが示され、横軸は電源回路部６０から電源電圧Ｖｒｅｇが印加されてからの経過時間、縦軸は信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）、各トランジスタ４２、５２のオン、オフ状態をそれぞれ表している。
【００４０】
前述したように、従来の水晶発振回路では、信号反転増幅器３０を構成する２つのトランジスタ４２、５２のスレッシュホールド電圧は、前記（１）式を満足するように設定されていた。この場合、各トランジスタ４２、５２のスレッシュホールド電圧と、アース電位ＶＤＤ、電源電位Ｖｒｅｇとの関係を図示すると、図４に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）の値が、前記両スレッシュホールド電圧ＶＴＰ、ＶＴＮの電位に対し、
ＶＴＰ＞ＶＧ（ｔ）＞ＶＴＮ
の範囲の値をとると、両トランジスタ４２、５２が共にオンされるショート領域が存在する。
【００４１】
従って、図２に示すよう、フィードバック信号ＶＧ（ｔ）より各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動されてしまう共通オン期間が周期的に発生し、高電位（ＶＤＤ）から低電位（Ｖｒｅｇ）側へショート電流が流れてしまい、これが電力消費を低減する上での妨げとなっていた。
【００４２】
これに対し、本実施の形態では、各トランジスタ４２、５２のスレッシュホールド電圧が、前記（２）式、（３）式を満足するように設定されている。この場合の各スレッシュホールド電圧と、アース電位ＶＤＤ、電源電位Ｖｒｅｇとの関係を図示すると、図５に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶＧ（ｔ）の値が、前記両スレッシュホールド電圧ＶＴＰ、ＶＴＮの電位に対し、 ＶＴＮ＞ＶＧ（ｔ）＞ＶＴＰ
の範囲の値をとると、両トランジスタ４２、５２は、確実にオフされることになり、従来のように両トランジスタ４２、５２が共にオンしてしまう共通オン期間は存在しない。
【００４３】
すなわち、図３に示すよう、フィードバック信号ＶＧ（ｔ）により各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオンされる期間が存在しなくなり、従来問題になっていたショート電流を大幅に低減し、水晶発振回路の消費電力を少なくすることができる。
【００４４】
特に、本実施の形態では、信号反転増幅器３０のショート電流対策を、回路の部品点数を増やすことなく行うことができる。
【００４５】
また、本実施の形態では、前記各トランジスタ４２、５２のスレッシュホールド電圧の絶対値が前記（３）式に示すように電源電圧Ｖｒｅｇの絶対値より小さな値に設定されている。これにより、水晶発振回路の安定した発振動作を維持しつつ、低消費電力化を実現することができる。
【００４６】
すなわち、水晶発振回路において信号反転増幅器３０のフィードバック信号ＶＧ（ｔ）の振幅の絶対値は、信号反転増幅器の電源電圧Ｖｒｅｇの絶対値を上回ることはない。このため、各トランジスタ４２、５２のスレッシュホールド電圧の絶対値を前記（３）式を満足するように設定することにより、各トランジスタ４２、５２を安定して交互にオンオフ駆動させることができる。
【００４７】
本発明者らの実験によれば、絶対値が０．９ボルトの電源電圧Ｖｒｅｇを用いて発振回路を駆動した際、各トランジスタ４２、５２のスレッシュホールド電圧の絶対値の和を次式で示す範囲において変化させても良好な発振状態を維持でき、低消費電力化が可能であることが確認された。
【００４８】
１．４ボルト ＞ ｜ＶＴＰ｜ ＋ ｜ＶＴＮ｜ ＞ ０．９ボルト
さらに、本実施の形態では、以下の理由から、トランジスタ４２、５２のオフリーク電流を小さくでき、この面からも、回路全体の消費電力を低減することができる。
【００４９】
図６は、エンハンスメント型トランジスタのドレイン電流ＩＤとゲート・ソース間電圧ＶＧＳとの関係を表す特性図である。同図に示すよう、エンハンスメント型のトランジスタでは、ＩＤ−ＶＧＳの特性カーブは、スレッシュホールド電圧を低くするに従い、左側にシフトし、図中破線で示すようにそのオフリーク電流が増大する（同図においてＶＧＳがスレッシュホールド電圧ＶＴＨ以下でトランジスタがオフしているとき、図中破線で示すようにこのトランジスタに流れる電流ＩＤがオフリーク電流となる）。
【００５０】
従って、従来の発振回路のように、トランジスタ４２、５２のスレッシュホールド電圧を低く設定すると、スレッシュホールド電圧以下でのオフリーク電流が大きくなり、その分、消費電力が大きくなる。
【００５１】
これに対し本実施の形態では、（２）式で示すように各トランジスタ４２、５２のスレッシュホールド電圧を大きな値に設定するため、各トランジスタ４２、５２を介して流れるオフリーク電流の値を大幅に小さくなり、回路全体の消費電力を低減することができる。
【００５２】
（第２の実施の形態）
前記第１の実施の形態では、各トランジスタ４２、５２のスレッシュホールド電圧が前記（２）式を満足するように構成し、ショート電流を低減する場合を例にとり説明したが、第２の実施の形態では、前記各トランジスタ４２、５２が従来のように（１）式に示す条件で形成されている場合でも、各トランジスタ４２、５２のゲートに直流バイアス電圧を印加することにより、前記第１の実施の形態と同様に、信号反転増幅器３０のショート電流を低減可能とするものである。
【００５３】
図７には、本実施の形態の水晶発振回路が示されており、図８には、そのタイミングチャートが示されている。
【００５４】
本実施の形態の水晶発振回路は、各トランジスタ４２、５２のの各ゲートに入力される前記信号反転増幅器３０のフィードバック入力ＶＧ（ｔ）の直流電位を個別にシフトさせる第１のバイアス回路７０、第２のバイアス回路８０を含んで構成される。
【００５５】
前記各バイアス回路７０、８０は直流成分を除去するためのコンデンサ７２、８２と、直流バイアス電圧印加用の抵抗７４、８４とを含んで構成される。
【００５６】
前記コンデンサ７２、８２は、ゲート信号ＶＧ（ｔ）から直流成分を除去し、その信号を対応するトランジスタ４２、５２のゲートへ印加するために用いられる。
【００５７】
前記抵抗７４はトランジスタ４２のゲートと、アースＶＤＤとの間に接続され、トランジスタ４２のゲートに入力されるフィードバック入力ＶＧ（ｔ）の直流電位をアース電位ＶＤＤまで引き上げる。
【００５８】
前記抵抗８４は、トランジスタ５２のゲートと電源Ｖｒｅｇとの間に接続され、トランジスタ５２のゲートに入力されるフィードバック入力ＶＧ（ｔ）の直流電位を電源電位Ｖｒｅｇまで引き下げる。
【００５９】
以上の構成とすることにより、上記の信号反転増幅器３０にフィードバック入力されるゲート信号ＶＧ（ｔ）は、前記第１、第２のバイアス回路７０、８０によりＶＧＰ（ｔ）、ＶＧＮ（ｔ）に示すように直流電位がＶＤＤ、電源電位Ｖｒｅｇへと変更された状態で各トランジスタ４２、５２のゲートに印加される。
【００６０】
従って、各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動される期間が存在しなくなり、この結果前記第１の実施の形態と同様に、信号反転増幅器３０内を流れるショート電流を大幅に低減し、低消費電力化を図ることが可能となる。
【００６１】
特に、本実施の形態では、エンハンスメント型トランジスタ４２、５２の各スレッシュホールド電圧の絶対値を小さな値としても、ショート電流を低減することができる。この結果、信号反転増幅器３０に印加する電源電圧を小さなものとし、この面からも、消費電力を低減することが可能となる。
【００６２】
なお、前記第１のバイアス回路７０、第２のバイアス回路８０の印加するバイアス電圧は、各トランジスタ４２、５２が共通オン期間を持たないことを条件として、前記実施の形態以外の電位に、各トランジスタ４２、５２のゲートへのフィードバック入力の直流電位を、個別にシフトさせるように構成してもよい。
【００６３】
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【００６４】
例えば、前記実施の形態では、信号反転増幅器３０を構成する第１の回路４０，第２の回路５０を、それぞれ１個のトランジスタを用いて構成する場合を例に取り説明したが、必要に応じ第１，第２の回路４０，５０の機能を損なうことなく、前述以外の回路素子を組み合わせて回路を構成することも可能である。
【００６５】
また、前記実施の形態の水晶発振回路や、電子回路を含む半導体装置を構成し、これを、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に搭載する事が好ましい。
【００６６】
また、本実施の形態においては、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【００６７】
【図面の簡単な説明】
【図１】本発明にかかる水晶発振回路の第１の実施の形態の回路図である。
【図２】従来の回路のタイミングチャート図である。
【図３】図１に示す回路のタイミングチャート図である。
【図４】従来の回路のスレッシュホールド電圧と電源電位、アース電位との関係を表す説明図である。
【図５】第１の実施の形態におけるスレッシュホールド電圧と、電源電位、アース電位との関係を表す説明図である。
【図６】エンハンスメント型トランジスタのＶＧＳ−ＩＤ特性図である。
【図７】本発明の水晶発振回路の第２の実施の形態の回路図である。
【図８】第２の実施の形態のタイミングチャート図である。
【符号の説明】
１０ 水晶振動子
１４ フィードバック抵抗
３０ 信号反転増幅器
４０ 第１の回路
４２ 電界効果トランジスタ
５０ 第２の回路
５２ 電界効果トランジスタ
６０ 電源回路部
７０、８０ 第１、第２のバイアス回路
Claims (7)
- 信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記水晶振動子が安定した振動を行う状態において、
前記信号反転増幅器を構成する第１の半導体スイッチング素子と、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限するとともに、
前記第１および第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、それぞれ前記電源電圧の絶対値を下回る値となるように設定されていることを特徴とする発振回路。 - 信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記信号反転増幅器は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第１の半導体スイッチング素子を含む第１の回路と、
前記第１の電位と異なる第２の電位側へ接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記水晶振動子が安定した振動を行う状態において、
信号反転増幅器を構成する第１の半導体スイッチング素子と、第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、前記第１の電位および第２の電位の電位差の絶対値以上の値に設定されるとともに、
前記第１および第２の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、それぞれ前記第１及び第２の電位の電位差の絶対値を下回る値となるように設定されていることを特徴とする発振回路。 - 請求項１、２のいずれかにおいて、
前記第１および第２の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする発振回路。 - 請求項１〜３のいずれかの発振回路を備えたことを特徴とする電子回路。
- 請求項１〜３のいずれかの発振回路または請求項４の電子回路を含んで構成されることを特徴とする半導体装置。
- 請求項１〜３のいずれかの発振回路または請求項４の電子回路を含んで構成されることを特徴とする電子機器。
- 請求項１〜３のいずれかの発振回路または請求項４の電子回路を含んで構成されることを特徴とする時計。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08776397A JP3612929B2 (ja) | 1997-03-19 | 1997-03-19 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
| US08/994,020 US6046648A (en) | 1996-12-27 | 1997-12-18 | Crystal oscillator circuit having low power consumption |
| EP97122538A EP0851323B1 (en) | 1996-12-27 | 1997-12-19 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
| DE69714958T DE69714958T2 (de) | 1996-12-27 | 1997-12-19 | Oszillatorschaltung, elektronische Schaltung damit, diese benutzende Halbleitervorrichtung, elektronisches Gerät und Uhrwerk |
| CNB971259453A CN1222105C (zh) | 1996-12-27 | 1997-12-29 | 振荡电路、电子电路、半导体器件、电子仪器和时钟 |
| HK99101276A HK1016362A1 (en) | 1996-12-27 | 1999-03-29 | Oscillation circuit, electronic circuit semiconductor device, electronic instrument and timepiece |
| US09/631,697 US6411169B1 (en) | 1996-12-27 | 2000-08-03 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
| US10/359,599 USRE39329E1 (en) | 1996-12-27 | 2003-02-07 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08776397A JP3612929B2 (ja) | 1997-03-19 | 1997-03-19 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035695A Division JP2001257535A (ja) | 2001-02-13 | 2001-02-13 | 発振回路、電子機器および時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260275A JPH10260275A (ja) | 1998-09-29 |
| JP3612929B2 true JP3612929B2 (ja) | 2005-01-26 |
Family
ID=13924005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08776397A Expired - Lifetime JP3612929B2 (ja) | 1996-12-27 | 1997-03-19 | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612929B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411169B1 (en) * | 1996-12-27 | 2002-06-25 | Seiko Epson Corporation | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
| JP5332502B2 (ja) * | 2008-10-27 | 2013-11-06 | セイコーエプソン株式会社 | 発振回路及び半導体装置 |
| JP6450104B2 (ja) * | 2014-07-24 | 2019-01-09 | 新日本無線株式会社 | 発振回路 |
-
1997
- 1997-03-19 JP JP08776397A patent/JP3612929B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10260275A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005045695A (ja) | 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 | |
| EP0851323B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| JP2008252783A (ja) | 圧電発振器 | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| US6411169B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| JP3543542B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP2000513509A (ja) | 電圧レベルシフト回路を備える低電圧低電力発振器 | |
| US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
| JP3940879B2 (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| JP2001257535A (ja) | 発振回路、電子機器および時計 | |
| JP3965034B2 (ja) | 水晶発振器 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP2001274627A (ja) | 水晶発振器 | |
| JPH0983344A (ja) | インバータ回路 | |
| JP5318592B2 (ja) | 定電流駆動発振回路 | |
| JP2004104565A (ja) | 半導体装置 | |
| JP2004103903A (ja) | 半導体装置 | |
| JP4852969B2 (ja) | 発振回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP2002190723A (ja) | 発振制御回路 | |
| JP2001345644A (ja) | 発振回路 | |
| JPH06120732A (ja) | 発振回路 | |
| JP2005191625A (ja) | 発振回路 | |
| JP3131988B2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040812 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |