JP3612929B2 - OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH - Google Patents
OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH Download PDFInfo
- Publication number
- JP3612929B2 JP3612929B2 JP08776397A JP8776397A JP3612929B2 JP 3612929 B2 JP3612929 B2 JP 3612929B2 JP 08776397 A JP08776397 A JP 08776397A JP 8776397 A JP8776397 A JP 8776397A JP 3612929 B2 JP3612929 B2 JP 3612929B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverting amplifier
- signal inverting
- semiconductor switching
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【0002】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【0003】
前記水晶発振回路は、信号反転増幅器と、水晶振動子を備えたフィードバック回路とを含んで構成される。前記信号反転増幅器は、一対のトランジスタを含み、各トランジスタは、例えばそのゲートが入力側、ドレインが出力側として用いられる。この場合、前記各トランジスタは、それらのドレイン側が互いに接続され、それらのソース側が、それぞれアース、電源電圧側へ接続されている。
【0004】
以上の構成の水晶発振回路では、信号反転増幅器に電源電圧を印加すると、信号反転増幅器の出力が180度位相反転されて前記各トランジスタのゲートにフィードバック入力される。このフィードバック動作により、信号反転増幅器を構成するトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【0005】
しかし、従来の水晶発振回路では、信号反転増幅器に印加する電圧Vregの絶対値を、次式に示すように各トランジスタのスレッシュホールド電圧VTP、VTNの絶対値の合計値以上に設定していた。
【0006】
|Vreg| > |VTP| + |VTN| …… (1)
本発明者は、これが、信号反転増幅器内を高電位側から低電位側へショート電流Isが流れる原因となり、回路全体の電力消費の節減を図る上での問題となっていることを見出した。
【0007】
本発明の目的は、信号反転増幅器に流れるショート電流を低減し、少ない電力消費で発振することができる発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【0008】
【課題を解決するための手段】
(1)前記目的を達成するため、本発明は、
信号反転増幅器を構成する第1の半導体スイッチング素子と、
第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限することを特徴とする。
【0009】
(2)また、本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記信号反転増幅器は、
第1の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第1の半導体スイッチング素子を含む第1の回路と、
前記第1の電位と異なる第2の電位側へ接続され、前記フィードバック入力により前記第1の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第2の半導体スイッチング素子を含む第2の回路と、
を含み、
信号反転増幅器を構成する第1の半導体スイッチング素子と、第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、前記第1の電位および第2の電位の電位差の絶対値以上の値に設定されたことを特徴とする。
【0010】
(1)、(2)の発明の水晶発振回路は、信号反転増幅器に電圧を印加すると、水晶振動子の励振駆動が開始される。信号反転増幅器の出力は、フィードバック回路により位相反転されてフィードバック入力される。そして、このフィードバック入力信号が、信号反転増幅器により反転増幅されて、出力されるという動作を繰り返して行う。
【0011】
このとき、信号反転増幅器を構成する第1、第2の半導体スイッチング素子は、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する。
【0012】
本発明では、前記第1、第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定されている。このため、回路駆動時に第1、第2の半導体スイッチング素子が同時にオン駆動されることが避けられ、この結果、信号反転増幅器に流れるショート電流を大幅に制限し、低消費電力化を図ることができる。
【0013】
特に、(1)、(2)の発明によれば、前記スレッシュホールド電圧の条件を満足するように、第1、第2のトランジスタを製造することで、ショート電流対策を済ませてしまうことができ、ショート電流対策用の特別な回路部品が不要となる。これにより、回路全体の集積度を低下させることなく、水晶発振回路の低消費電力化を図ることが可能となる。
【0014】
なお、(1)、(2)の発明において、前記第1、第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、いずれも信号反転増幅器の電源電圧の絶対値を下回る値に設定する必要がある。
【0015】
(3)本発明は、
信号反転増幅器を構成する第1の半導体スイッチング素子および第2の半導体スイッチング素子のゲートに、第1の直流バイアス電圧および第2の直流バイアス電圧を印加するバイアス回路を含み、
前記第1の直流バイアス電圧および第2の直流バイアス電圧は、
第1の半導体スイッチング素子および第2の半導体スイッチング素子が共通オン期間を持たない値に、前記第1の半導体スイッチング素子および第2の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【0016】
(4)本発明は、
信号反転増幅器と、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
前記信号反転増幅器に直流バイアス電圧を印加するバイアス回路と、
を含み、
前記信号反転増幅器は、
第1の電位側に接続され、ゲートに入力される前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第1の半導体スイッチング素子を含む第1の回路と、
前記第1の電位と異なる第2の電位側へ接続され、ゲートに入力される前記フィードバック入力により前記第1の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第2の半導体スイッチング素子を含む第2の回路と、
を含み、
前記バイアス回路は、
信号反転増幅器を構成する第1の半導体スイッチング素子のゲートに、第1の直流バイアス電圧を印加する第1のバイアス回路と、
信号反転増幅器を構成する第2の半導体スイッチング素子のゲートに、第2の直流バイアス電圧を印加する第2のバイアス回路とを、含み、
前記第1の直流バイアス電圧および第2の直流バイアス電圧は、
前記第1の半導体スイッチング素子および第2の半導体スイッチング素子が共通オン期間を持たない値に、前記第1の半導体スイッチング素子および第2の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【0017】
(3)、(4)の発明によれば、信号反転増幅器を構成する第1、第2の半導体スイッチング素子のゲートに、それぞれ第1、第2の直流バイアス電圧が印加される。
【0018】
前記第1の直流バイアス電圧および第2の直流バイアス電圧は、前記第1の半導体スイッチング素子および第2の半導体スイッチング素子が共通オン期間を持たない値に、前記第1の半導体スイッチング素子および第2の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせる。
【0019】
以上の構成を採用することにより、本発明によれば、信号反転増幅器を構成する第1、第2の半導体スイッチング素子が、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する際に、第1、第2の半導体スイッチング素子が、共にオンする共通オン期間が発生しない。このため、信号反転増幅器に流れるショート電流を大幅に低減し、少ない電力消費で安定発振できる水晶発振回路を得ることが可能となる。
【0020】
特に、(3)、(4)の発明によれば、第1、第2の半導体スイッチング素子の各スレッシュホールド電圧の絶対値が小さい場合でも、信号反転増幅器のショート電流を低減することができる。このため、水晶発振回路の電源電圧をその分低い値にすることができ、この面からも、発振回路の低消費電力化を図ることが可能となる。
【0021】
(5)本発明は、
(4)において、
前記第1の直流バイアス電圧は、前記第1の電位に設定され、前記第2の直流バイアス電圧は、前記第2の電位に設定されることを特徴とする。
【0022】
本発明によれば、前記直流バイアス電圧の印加により、前記第1の半導体スイッチング素子および第2の半導体スイッチング素子の各ゲートへのフィードバック入力の直流電位が、個別に電源の第1の電位、第2の電位側にシフトされる。これにより、簡単な回路構成で、確実に信号反転増幅器のショート電流を低減することが可能な水晶発振回路を得ることができる。
【0023】
(6)本発明は、
(1)〜(5)のいずれかにおいて、
前記第1および第2の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする。
【0024】
(7)本発明の電子回路は、
(1)〜(6)のいずれかの発振回路を備えたことを特徴とする。
【0025】
(8)本発明の半導体装置は、
(1)〜(6)のいずれかの発振回路または(7)の電子回路を含んで構成されることを特徴とする。
【0026】
(9)本発明の電子機器は、
(1)〜(6)のいずれかの発振回路または(7)の電子回路を含んで構成されることを特徴とする。
【0027】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の2次電池の電力消費を小さくすることが可能となる。
【0028】
(10)本発明の時計は、
(1)〜(6)のいずれかの発振回路または(7)の電子回路を含んで構成されることを特徴とする。
【0029】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【0030】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【0031】
(第1の実施の形態)
図1には、本発明の第1の実施の形態にかかる水晶発振回路が示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【0032】
本実施の形態の水晶発振回路は、信号反転増幅器30と、フィードバック回路と、を含んで構成される。前記フィードバック回路は、水晶振動子10と、抵抗14と、位相補償用のコンデンサ16,18を含んで構成され、信号反転増幅器30の出力VD(t)を180度位相反転し、これをゲート信号VG(t)として信号反転増幅器30のゲートへフィードバック入力する。
【0033】
前記信号反転増幅器30は、第1の電位側と、これより低い電位の第2の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第1の電位はアース電位VDDに設定され、第2の電位は電源回路部60から供給される負の電源電位Vregに設定されている。
【0034】
前記信号反転増幅器30は、第1の回路40と、第2の回路50とを含んで構成される。
【0035】
前記第1の回路40は、第1の半導体スイッチング素子として機能するP型の電界効果トランジスタ42を含んで構成され、このトランジスタ42のソースは、アース側に接続され、ドレインは出力端子80側へ接続され、そのゲートには前記フィードバック信号VG(t)が印加される。
【0036】
前記第2の回路50は、第2の半導体スイッチング素子として機能するN型の電界効果トランジスタ52を含んで構成され、このトランジスタ52のソースは、電源回路部60の電源端子側に接続され、ドレインは出力端子80側へ接続され(ここではトランジスタ42のドレインに接続されている)、そのゲートには前記フィードバック信号VG(t)が印加される。
【0037】
前記トランジスタ42としては、P型でかつエンハンスメントタイプの電界効果型のトランジスタを用られ、前記トランジスタ52としては、N型でかつエンハンスメントタイプのトランジスタを用いられている。そして、トランジスタ42のスレッシュホールド電圧VTP、トランジスタ52のスレッシュホールド電圧VTNの値は、次式に示すようにそれらの絶対値の合計値が、信号反転増幅器30に印加される電源電圧(本実施の形態では、アース電位VDDを0に設定しているため、電源電圧はアース電位と電源電位の電位差であるVregとなる)の絶対値以
上の値になるように設定されている。
|Vreg|■≦ |VTP| + |VTN| ……(2)
さらに、前記各トランジスタ42、52のスレッシュホールド電圧の絶対値は、それぞれ次式で示すように電源電圧の絶対値を下回る値となるように設定されている。
|Vreg|■> |VTP|
|Vreg|■> |VTN| ……(3)
これにより、本実施の形態の水晶発振回路は、回路駆動時に信号反転増幅器30へ流れるショート電流の値を大幅に低減し、低消費電力化を図ることができる。
【0038】
以下にその理由を説明する。
【0039】
図2には、従来の水晶発振回路のタイミングチャート、図3には、本実施の形態の水晶発振回路のタイミングチャートが示され、横軸は電源回路部60から電源電圧Vregが印加されてからの経過時間、縦軸は信号反転増幅器30へのフィードバック入力VG(t)、各トランジスタ42、52のオン、オフ状態をそれぞれ表している。
【0040】
前述したように、従来の水晶発振回路では、信号反転増幅器30を構成する2つのトランジスタ42、52のスレッシュホールド電圧は、前記(1)式を満足するように設定されていた。この場合、各トランジスタ42、52のスレッシュホールド電圧と、アース電位VDD、電源電位Vregとの関係を図示すると、図4に示すようになる。即ち、信号反転増幅器30へのフィードバック入力VG(t)の値が、前記両スレッシュホールド電圧VTP、VTNの電位に対し、
VTP>VG(t)>VTN
の範囲の値をとると、両トランジスタ42、52が共にオンされるショート領域が存在する。
【0041】
従って、図2に示すよう、フィードバック信号VG(t)より各トランジスタ42、52が交互にオン、オフ駆動される途中で、両トランジスタ42、52が共にオン駆動されてしまう共通オン期間が周期的に発生し、高電位(VDD)から低電位(Vreg)側へショート電流が流れてしまい、これが電力消費を低減する上での妨げとなっていた。
【0042】
これに対し、本実施の形態では、各トランジスタ42、52のスレッシュホールド電圧が、前記(2)式、(3)式を満足するように設定されている。この場合の各スレッシュホールド電圧と、アース電位VDD、電源電位Vregとの関係を図示すると、図5に示すようになる。即ち、信号反転増幅器30へのフィードバック入力VG(t)の値が、前記両スレッシュホールド電圧VTP、VTNの電位に対し、 VTN>VG(t)>VTP
の範囲の値をとると、両トランジスタ42、52は、確実にオフされることになり、従来のように両トランジスタ42、52が共にオンしてしまう共通オン期間は存在しない。
【0043】
すなわち、図3に示すよう、フィードバック信号VG(t)により各トランジスタ42、52が交互にオン、オフ駆動される途中で、両トランジスタ42、52が共にオンされる期間が存在しなくなり、従来問題になっていたショート電流を大幅に低減し、水晶発振回路の消費電力を少なくすることができる。
【0044】
特に、本実施の形態では、信号反転増幅器30のショート電流対策を、回路の部品点数を増やすことなく行うことができる。
【0045】
また、本実施の形態では、前記各トランジスタ42、52のスレッシュホールド電圧の絶対値が前記(3)式に示すように電源電圧Vregの絶対値より小さな値に設定されている。これにより、水晶発振回路の安定した発振動作を維持しつつ、低消費電力化を実現することができる。
【0046】
すなわち、水晶発振回路において信号反転増幅器30のフィードバック信号VG(t)の振幅の絶対値は、信号反転増幅器の電源電圧Vregの絶対値を上回ることはない。このため、各トランジスタ42、52のスレッシュホールド電圧の絶対値を前記(3)式を満足するように設定することにより、各トランジスタ42、52を安定して交互にオンオフ駆動させることができる。
【0047】
本発明者らの実験によれば、絶対値が0.9ボルトの電源電圧Vregを用いて発振回路を駆動した際、各トランジスタ42、52のスレッシュホールド電圧の絶対値の和を次式で示す範囲において変化させても良好な発振状態を維持でき、低消費電力化が可能であることが確認された。
【0048】
1.4ボルト > |VTP| + |VTN| > 0.9ボルト
さらに、本実施の形態では、以下の理由から、トランジスタ42、52のオフリーク電流を小さくでき、この面からも、回路全体の消費電力を低減することができる。
【0049】
図6は、エンハンスメント型トランジスタのドレイン電流IDとゲート・ソース間電圧VGSとの関係を表す特性図である。同図に示すよう、エンハンスメント型のトランジスタでは、ID−VGSの特性カーブは、スレッシュホールド電圧を低くするに従い、左側にシフトし、図中破線で示すようにそのオフリーク電流が増大する(同図においてVGSがスレッシュホールド電圧VTH以下でトランジスタがオフしているとき、図中破線で示すようにこのトランジスタに流れる電流IDがオフリーク電流となる)。
【0050】
従って、従来の発振回路のように、トランジスタ42、52のスレッシュホールド電圧を低く設定すると、スレッシュホールド電圧以下でのオフリーク電流が大きくなり、その分、消費電力が大きくなる。
【0051】
これに対し本実施の形態では、(2)式で示すように各トランジスタ42、52のスレッシュホールド電圧を大きな値に設定するため、各トランジスタ42、52を介して流れるオフリーク電流の値を大幅に小さくなり、回路全体の消費電力を低減することができる。
【0052】
(第2の実施の形態)
前記第1の実施の形態では、各トランジスタ42、52のスレッシュホールド電圧が前記(2)式を満足するように構成し、ショート電流を低減する場合を例にとり説明したが、第2の実施の形態では、前記各トランジスタ42、52が従来のように(1)式に示す条件で形成されている場合でも、各トランジスタ42、52のゲートに直流バイアス電圧を印加することにより、前記第1の実施の形態と同様に、信号反転増幅器30のショート電流を低減可能とするものである。
【0053】
図7には、本実施の形態の水晶発振回路が示されており、図8には、そのタイミングチャートが示されている。
【0054】
本実施の形態の水晶発振回路は、各トランジスタ42、52のの各ゲートに入力される前記信号反転増幅器30のフィードバック入力VG(t)の直流電位を個別にシフトさせる第1のバイアス回路70、第2のバイアス回路80を含んで構成される。
【0055】
前記各バイアス回路70、80は直流成分を除去するためのコンデンサ72、82と、直流バイアス電圧印加用の抵抗74、84とを含んで構成される。
【0056】
前記コンデンサ72、82は、ゲート信号VG(t)から直流成分を除去し、その信号を対応するトランジスタ42、52のゲートへ印加するために用いられる。
【0057】
前記抵抗74はトランジスタ42のゲートと、アースVDDとの間に接続され、トランジスタ42のゲートに入力されるフィードバック入力VG(t)の直流電位をアース電位VDDまで引き上げる。
【0058】
前記抵抗84は、トランジスタ52のゲートと電源Vregとの間に接続され、トランジスタ52のゲートに入力されるフィードバック入力VG(t)の直流電位を電源電位Vregまで引き下げる。
【0059】
以上の構成とすることにより、上記の信号反転増幅器30にフィードバック入力されるゲート信号VG(t)は、前記第1、第2のバイアス回路70、80によりVGP(t)、VGN(t)に示すように直流電位がVDD、電源電位Vregへと変更された状態で各トランジスタ42、52のゲートに印加される。
【0060】
従って、各トランジスタ42、52が交互にオン、オフ駆動される途中で、両トランジスタ42、52が共にオン駆動される期間が存在しなくなり、この結果前記第1の実施の形態と同様に、信号反転増幅器30内を流れるショート電流を大幅に低減し、低消費電力化を図ることが可能となる。
【0061】
特に、本実施の形態では、エンハンスメント型トランジスタ42、52の各スレッシュホールド電圧の絶対値を小さな値としても、ショート電流を低減することができる。この結果、信号反転増幅器30に印加する電源電圧を小さなものとし、この面からも、消費電力を低減することが可能となる。
【0062】
なお、前記第1のバイアス回路70、第2のバイアス回路80の印加するバイアス電圧は、各トランジスタ42、52が共通オン期間を持たないことを条件として、前記実施の形態以外の電位に、各トランジスタ42、52のゲートへのフィードバック入力の直流電位を、個別にシフトさせるように構成してもよい。
【0063】
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【0064】
例えば、前記実施の形態では、信号反転増幅器30を構成する第1の回路40,第2の回路50を、それぞれ1個のトランジスタを用いて構成する場合を例に取り説明したが、必要に応じ第1,第2の回路40,50の機能を損なうことなく、前述以外の回路素子を組み合わせて回路を構成することも可能である。
【0065】
また、前記実施の形態の水晶発振回路や、電子回路を含む半導体装置を構成し、これを、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に搭載する事が好ましい。
【0066】
また、本実施の形態においては、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【0067】
【図面の簡単な説明】
【図1】本発明にかかる水晶発振回路の第1の実施の形態の回路図である。
【図2】従来の回路のタイミングチャート図である。
【図3】図1に示す回路のタイミングチャート図である。
【図4】従来の回路のスレッシュホールド電圧と電源電位、アース電位との関係を表す説明図である。
【図5】第1の実施の形態におけるスレッシュホールド電圧と、電源電位、アース電位との関係を表す説明図である。
【図6】エンハンスメント型トランジスタのVGS−ID特性図である。
【図7】本発明の水晶発振回路の第2の実施の形態の回路図である。
【図8】第2の実施の形態のタイミングチャート図である。
【符号の説明】
10 水晶振動子
14 フィードバック抵抗
30 信号反転増幅器
40 第1の回路
42 電界効果トランジスタ
50 第2の回路
52 電界効果トランジスタ
60 電源回路部
70、80 第1、第2のバイアス回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an oscillation circuit, an electronic circuit using the same, a semiconductor device using the same, an electronic apparatus, and a timepiece.
[0002]
[Background Art and Problems to be Solved by the Invention]
Conventionally, an oscillation circuit using a crystal resonator has been widely used in portable wristwatches, portable telephones, computer terminals, and the like. In such portable electronic devices, it is necessary to save power consumption and extend the life of the battery.
[0003]
The crystal oscillation circuit includes a signal inverting amplifier and a feedback circuit including a crystal resonator. The signal inverting amplifier includes a pair of transistors, and each transistor has, for example, a gate used as an input side and a drain used as an output side. In this case, the drain sides of the transistors are connected to each other, and the source sides thereof are connected to the ground and the power supply voltage side, respectively.
[0004]
In the crystal oscillation circuit having the above configuration, when a power supply voltage is applied to the signal inverting amplifier, the output of the signal inverting amplifier is phase-inverted 180 degrees and fed back to the gates of the transistors. By this feedback operation, the transistors constituting the signal inverting amplifier are alternately turned on and off, the oscillation output of the crystal oscillation circuit gradually increases, and finally the vibrator starts to vibrate stably.
[0005]
However, in the conventional crystal oscillation circuit, the absolute value of the voltage Vreg applied to the signal inverting amplifier is set to be equal to or greater than the sum of the absolute values of the threshold voltages VTP and VTN of each transistor as shown in the following equation.
[0006]
| Vreg |> | VTP | + | VTN | (1)
The present inventor has found that this causes the short current Is to flow from the high potential side to the low potential side in the signal inverting amplifier, which is a problem in reducing the power consumption of the entire circuit.
[0007]
An object of the present invention is to provide an oscillation circuit capable of reducing short-circuit current flowing in a signal inverting amplifier and oscillating with low power consumption, an electronic circuit using the oscillation circuit, a semiconductor device using the same, an electronic apparatus, and a timepiece. There is.
[0008]
[Means for Solving the Problems]
(1) In order to achieve the above object, the present invention provides:
A first semiconductor switching element constituting a signal inverting amplifier;
The sum of the absolute values of the threshold voltages of the second semiconductor switching elements is set to a value equal to or greater than the absolute value of the power supply voltage of the signal inverting amplifier to limit a short current flowing through the signal inverting amplifier.
[0009]
(2) The present invention also provides:
A signal inverting amplifier;
A feedback circuit that has a crystal resonator connected between the output side and the input side of the signal inverting amplifier, inverts the phase of the output signal of the signal inverting amplifier, and inputs the feedback to the signal inverting amplifier;
Including
The signal inverting amplifier is:
A first circuit including a first semiconductor switching element connected to a first potential side and driven to be turned on / off by the feedback input to drive the crystal resonator;
A second semiconductor switching element connected to a second potential side different from the first potential and driven on and off at a timing different from that of the first semiconductor switching element by the feedback input to drive the crystal resonator to be excited; A second circuit;
Including
The sum of the absolute values of the threshold voltages of the first semiconductor switching element and the second semiconductor switching element constituting the signal inverting amplifier is equal to or greater than the absolute value of the potential difference between the first potential and the second potential. It is characterized by being set.
[0010]
In the crystal oscillation circuits of the inventions (1) and (2) , when a voltage is applied to the signal inverting amplifier, the excitation drive of the crystal resonator is started. The output of the signal inverting amplifier is subjected to feedback input after phase inversion by a feedback circuit. The feedback input signal is inverted and amplified by the signal inverting amplifier, and is output repeatedly.
[0011]
At this time, the first and second semiconductor switching elements constituting the signal inverting amplifier are turned on and off at different timings by the feedback input, and drive the crystal resonator.
[0012]
In the present invention, the sum of the absolute values of the threshold voltages of the first and second semiconductor switching elements is set to a value equal to or greater than the absolute value of the power supply voltage of the signal inverting amplifier. For this reason, it is possible to avoid the first and second semiconductor switching elements from being simultaneously turned on when the circuit is driven. As a result, it is possible to greatly limit the short-circuit current flowing through the signal inverting amplifier and reduce power consumption. it can.
[0013]
In particular, according to the inventions of (1) and (2) , the first and second transistors can be manufactured so as to satisfy the threshold voltage condition, thereby taking measures against short-circuit current. This eliminates the need for special circuit components for short-circuit current countermeasures. As a result, it is possible to reduce the power consumption of the crystal oscillation circuit without reducing the degree of integration of the entire circuit.
[0014]
In the inventions of (1) and (2) , the absolute value of the threshold voltage of the first and second semiconductor switching elements must be set to a value lower than the absolute value of the power supply voltage of the signal inverting amplifier. There is.
[0015]
(3) The present invention
A bias circuit for applying a first DC bias voltage and a second DC bias voltage to the gates of the first semiconductor switching element and the second semiconductor switching element constituting the signal inverting amplifier;
The first DC bias voltage and the second DC bias voltage are:
Feedback of the signal inverting amplifier input to each gate of the first semiconductor switching element and the second semiconductor switching element to a value where the first semiconductor switching element and the second semiconductor switching element do not have a common ON period. The input DC potential is individually shifted.
[0016]
(4) The present invention
A signal inverting amplifier;
A feedback circuit that has a crystal resonator connected between the output side and the input side of the signal inverting amplifier, inverts the phase of the output signal of the signal inverting amplifier, and inputs the feedback to the signal inverting amplifier;
A bias circuit for applying a DC bias voltage to the signal inverting amplifier;
Including
The signal inverting amplifier is:
A first circuit including a first semiconductor switching element connected to a first potential side and driven to be turned on / off by the feedback input inputted to the gate to drive the crystal resonator;
A second potential connected to a second potential different from the first potential, and driven on and off at a timing different from that of the first semiconductor switching element by the feedback input inputted to the gate to drive and drive the crystal resonator A second circuit including a semiconductor switching element;
Including
The bias circuit includes:
A first bias circuit for applying a first DC bias voltage to the gate of the first semiconductor switching element constituting the signal inverting amplifier;
A second bias circuit for applying a second DC bias voltage to the gate of the second semiconductor switching element constituting the signal inverting amplifier,
The first DC bias voltage and the second DC bias voltage are:
The signal inverting amplifier input to the gates of the first semiconductor switching element and the second semiconductor switching element at a value such that the first semiconductor switching element and the second semiconductor switching element do not have a common ON period. The DC potential of the feedback input is individually shifted.
[0017]
According to the inventions of (3) and (4) , the first and second DC bias voltages are applied to the gates of the first and second semiconductor switching elements constituting the signal inverting amplifier, respectively.
[0018]
The first DC bias voltage and the second DC bias voltage are set such that the first semiconductor switching element and the second semiconductor switching element do not have a common ON period. The DC potential of the feedback input of the signal inverting amplifier input to each gate of the semiconductor switching element is individually shifted.
[0019]
By adopting the above configuration, according to the present invention, the first and second semiconductor switching elements constituting the signal inverting amplifier are turned on and off at different timings by the feedback input, and the crystal resonator is excited. During driving, a common on-period in which both the first and second semiconductor switching elements are turned on does not occur. Therefore, it is possible to obtain a crystal oscillation circuit that can significantly reduce the short-circuit current flowing through the signal inverting amplifier and can stably oscillate with low power consumption.
[0020]
In particular, according to the inventions of (3) and (4) , even when the absolute values of the threshold voltages of the first and second semiconductor switching elements are small, the short-circuit current of the signal inverting amplifier can be reduced. For this reason, the power supply voltage of the crystal oscillation circuit can be lowered by that amount, and also from this aspect, the power consumption of the oscillation circuit can be reduced.
[0021]
(5) The present invention
In (4) ,
The first DC bias voltage is set to the first potential, and the second DC bias voltage is set to the second potential.
[0022]
According to the present invention, when the DC bias voltage is applied, the DC potential of the feedback input to the gates of the first semiconductor switching element and the second semiconductor switching element is individually changed to the first potential of the power source, 2 is shifted to the potential side. Thereby, it is possible to obtain a crystal oscillation circuit capable of reliably reducing the short-circuit current of the signal inverting amplifier with a simple circuit configuration.
[0023]
(6) The present invention
In any one of (1) to (5) ,
The first and second semiconductor switching elements are:
It is characterized by using field effect transistor elements of different conductivity types.
[0024]
(7) The electronic circuit of the present invention is
(1) to (6) are provided.
[0025]
(8) The semiconductor device of the present invention is
It is characterized by including any one of the oscillation circuits of (1) to (6) or the electronic circuit of (7) .
[0026]
(9) The electronic device of the present invention
It is characterized by including any one of the oscillation circuits of (1) to (6) or the electronic circuit of (7) .
[0027]
By doing so, it is possible to reduce power consumption of portable electronic devices such as mobile phones and portable computer terminals, and to reduce power consumption of built-in batteries and secondary batteries such as batteries. It becomes possible.
[0028]
(10) The watch of the present invention is
It is characterized by including any one of the oscillation circuits of (1) to (6) or the electronic circuit of (7) .
[0029]
By doing so, it is possible to realize a portable watch with low power consumption. As a result, it is possible to reduce the size of the watch as a whole by using a smaller battery, and with the same capacity. When a battery is used, it is possible to extend the life of the battery.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Next, preferred embodiments of the present invention will be described in detail with reference to the drawings.
[0031]
(First embodiment)
FIG. 1 shows a crystal oscillation circuit according to a first embodiment of the present invention. The crystal oscillation circuit of the present embodiment is a crystal oscillation circuit used for a quartz type wristwatch.
[0032]
The crystal oscillation circuit of the present embodiment includes a
[0033]
The
[0034]
The
[0035]
The first circuit 40 includes a P-type
[0036]
The second circuit 50 includes an N-type
[0037]
The
| Vreg | ■ ≦ | VTP | + | VTN | (2)
Further, the absolute value of the threshold voltage of each of the
| Vreg | ■ > | VTP |
| Vreg | ■> | VTN | (3)
As a result, the crystal oscillation circuit of the present embodiment can greatly reduce the value of the short-circuit current that flows to the
[0038]
The reason will be described below.
[0039]
FIG. 2 shows a timing chart of a conventional crystal oscillation circuit, and FIG. 3 shows a timing chart of the crystal oscillation circuit of the present embodiment. The horizontal axis shows the time after the power supply voltage Vreg is applied from the power
[0040]
As described above, in the conventional crystal oscillation circuit, the threshold voltages of the two
VTP> VG (t)> VTN
When a value in the range is taken, there exists a short region in which both
[0041]
Therefore, as shown in FIG. 2, a common on-period in which both
[0042]
On the other hand, in the present embodiment, the threshold voltages of the
When the value in the range is taken, both the
[0043]
That is, as shown in FIG. 3, there is no period during which both
[0044]
In particular, in the present embodiment, it is possible to take measures against a short current of the
[0045]
In the present embodiment, the absolute value of the threshold voltage of each of the
[0046]
That is, in the crystal oscillation circuit, the absolute value of the amplitude of the feedback signal VG (t) of the
[0047]
According to the experiments by the present inventors, when the oscillation circuit is driven using the power supply voltage Vreg having an absolute value of 0.9 volts, the sum of the absolute values of the threshold voltages of the
[0048]
1.4 volts> | VTP | + | VTN |> 0.9 volts Further, in this embodiment, the off-leakage current of the
[0049]
FIG. 6 is a characteristic diagram showing the relationship between the drain current ID and the gate-source voltage VGS of the enhancement type transistor. As shown in the figure, in the enhancement-type transistor, the ID-VGS characteristic curve shifts to the left as the threshold voltage is lowered, and the off-leakage current increases as shown by the broken line in the figure (in the figure). When VGS is equal to or lower than the threshold voltage VTH and the transistor is turned off, the current ID flowing through this transistor becomes an off-leakage current as shown by a broken line in the figure).
[0050]
Therefore, when the threshold voltage of the
[0051]
In contrast, in the present embodiment, the threshold voltage of each of the
[0052]
(Second Embodiment)
In the first embodiment, the case where the threshold voltages of the
[0053]
FIG. 7 shows a crystal oscillation circuit of the present embodiment, and FIG. 8 shows a timing chart thereof.
[0054]
The crystal oscillation circuit according to the present embodiment includes a
[0055]
Each of the
[0056]
The
[0057]
The
[0058]
The resistor 84 is connected between the gate of the
[0059]
With the above configuration, the gate signal VG (t) fed back to the
[0060]
Therefore, there is no period during which both
[0061]
In particular, in the present embodiment, the short-circuit current can be reduced even if the absolute values of the threshold voltages of the
[0062]
The bias voltages applied by the
[0063]
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.
[0064]
For example, in the above-described embodiment, the case where the first circuit 40 and the second circuit 50 configuring the
[0065]
In addition, the semiconductor device including the crystal oscillation circuit and the electronic circuit of the above embodiment is configured, and this is used as a portable phone having a limited power supply capacity, such as a portable telephone, a portable computer terminal, and other portable devices. It is preferable to be mounted on electronic equipment.
[0066]
Further, in this embodiment, the case where the crystal oscillation circuit is used for an electronic circuit for a watch has been described as an example. However, the present invention is not limited to this, and the present invention is not limited thereto, for example, a portable telephone, a portable telephone The present invention is also extremely effective when widely used in portable electronic devices with limited power supply capacity such as computer terminals and other portable devices.
[0067]
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a first embodiment of a crystal oscillation circuit according to the present invention.
FIG. 2 is a timing chart of a conventional circuit.
FIG. 3 is a timing chart of the circuit shown in FIG.
FIG. 4 is an explanatory diagram showing a relationship between a threshold voltage, a power supply potential, and a ground potential of a conventional circuit.
FIG. 5 is an explanatory diagram illustrating a relationship between a threshold voltage, a power supply potential, and a ground potential in the first embodiment.
FIG. 6 is a VGS-ID characteristic diagram of an enhancement type transistor.
FIG. 7 is a circuit diagram of a second embodiment of the crystal oscillation circuit of the present invention.
FIG. 8 is a timing chart of the second embodiment.
[Explanation of symbols]
DESCRIPTION OF
Claims (7)
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記水晶振動子が安定した振動を行う状態において、
前記信号反転増幅器を構成する第1の半導体スイッチング素子と、第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限するとともに、
前記第1および第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、それぞれ前記電源電圧の絶対値を下回る値となるように設定されていることを特徴とする発振回路。A signal inverting amplifier;
A feedback circuit that has a crystal resonator connected between the output side and the input side of the signal inverting amplifier, inverts the phase of the output signal of the signal inverting amplifier, and inputs the feedback to the signal inverting amplifier;
Including
In a state where the crystal resonator performs stable vibration,
The sum of the absolute values of the threshold voltages of the first semiconductor switching element and the second semiconductor switching element constituting the signal inverting amplifier is set to a value equal to or larger than the absolute value of the power supply voltage of the signal inverting amplifier, and the signal While limiting the short-circuit current that flows to the inverting amplifier ,
An oscillation circuit, characterized in that the absolute values of the threshold voltages of the first and second semiconductor switching elements are each set to be lower than the absolute value of the power supply voltage .
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
を含み、
前記信号反転増幅器は、
第1の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動する第1の半導体スイッチング素子を含む第1の回路と、
前記第1の電位と異なる第2の電位側へ接続され、前記フィードバック入力により前記第1の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動する第2の半導体スイッチング素子を含む第2の回路と、
を含み、
前記水晶振動子が安定した振動を行う状態において、
信号反転増幅器を構成する第1の半導体スイッチング素子と、第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値の和が、前記第1の電位および第2の電位の電位差の絶対値以上の値に設定されるとともに、
前記第1および第2の半導体スイッチング素子のスレッシュホールド電圧の絶対値は、それぞれ前記第1及び第2の電位の電位差の絶対値を下回る値となるように設定されていることを特徴とする発振回路。A signal inverting amplifier;
A feedback circuit that has a crystal resonator connected between the output side and the input side of the signal inverting amplifier, inverts the phase of the output signal of the signal inverting amplifier, and inputs the feedback to the signal inverting amplifier;
Including
The signal inverting amplifier is:
A first circuit including a first semiconductor switching element connected to a first potential side and driven to be turned on / off by the feedback input to drive the crystal resonator;
A second semiconductor switching element connected to a second potential side different from the first potential and driven on and off at a timing different from that of the first semiconductor switching element by the feedback input to excite the crystal resonator; A second circuit;
Including
In a state where the crystal resonator performs stable vibration,
The sum of the absolute values of the threshold voltages of the first semiconductor switching element and the second semiconductor switching element constituting the signal inverting amplifier is equal to or greater than the absolute value of the potential difference between the first potential and the second potential. set Rutotomoni,
The absolute value of the threshold voltage of the first and second semiconductor switching elements is set to be a value lower than the absolute value of the potential difference between the first and second potentials, respectively. circuit.
前記第1および第2の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする発振回路。In any one of Claims 1, 2.
The first and second semiconductor switching elements are:
An oscillation circuit comprising field effect transistor elements of different conductivity types .
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08776397A JP3612929B2 (en) | 1997-03-19 | 1997-03-19 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH |
US08/994,020 US6046648A (en) | 1996-12-27 | 1997-12-18 | Crystal oscillator circuit having low power consumption |
EP97122538A EP0851323B1 (en) | 1996-12-27 | 1997-12-19 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
DE69714958T DE69714958T2 (en) | 1996-12-27 | 1997-12-19 | Oscillator circuit, electronic circuit therewith, semiconductor device using it, electronic device and clockwork |
CNB971259453A CN1222105C (en) | 1996-12-27 | 1997-12-29 | Oscillatory circuit, electronic circuit, semiconductor device, electronic instrument and clock |
HK99101276A HK1016362A1 (en) | 1996-12-27 | 1999-03-29 | Oscillation circuit, electronic circuit semiconductor device, electronic instrument and timepiece |
US09/631,697 US6411169B1 (en) | 1996-12-27 | 2000-08-03 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
US10/359,599 USRE39329E1 (en) | 1996-12-27 | 2003-02-07 | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08776397A JP3612929B2 (en) | 1997-03-19 | 1997-03-19 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001035695A Division JP2001257535A (en) | 2001-02-13 | 2001-02-13 | Oscillation circuit, electronic appliance and clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10260275A JPH10260275A (en) | 1998-09-29 |
JP3612929B2 true JP3612929B2 (en) | 2005-01-26 |
Family
ID=13924005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08776397A Expired - Lifetime JP3612929B2 (en) | 1996-12-27 | 1997-03-19 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3612929B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6411169B1 (en) * | 1996-12-27 | 2002-06-25 | Seiko Epson Corporation | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same |
JP5332502B2 (en) * | 2008-10-27 | 2013-11-06 | セイコーエプソン株式会社 | Oscillation circuit and semiconductor device |
JP6450104B2 (en) * | 2014-07-24 | 2019-01-09 | 新日本無線株式会社 | Oscillator circuit |
-
1997
- 1997-03-19 JP JP08776397A patent/JP3612929B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10260275A (en) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005045695A (en) | Oscillation circuit and electronic apparatus provided with semiconductor integrated device with clock function including the same | |
EP0851323B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
JP2008252783A (en) | Piezoelectric oscillator | |
JP3612929B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH | |
US4255723A (en) | Amplitude control inverter circuit for electronic device | |
US6411169B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
JP3543542B2 (en) | Oscillation circuit, electronic circuit using the same, semiconductor device using the same, electronic apparatus, and clock | |
JP2000513509A (en) | Low voltage low power oscillator with voltage level shift circuit | |
US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
JP3940879B2 (en) | Oscillation circuit, electronic circuit, semiconductor device, electronic device and watch | |
JP2001257535A (en) | Oscillation circuit, electronic appliance and clock | |
JP3965034B2 (en) | Crystal oscillator | |
JP3543524B2 (en) | Oscillator circuit, electronic circuit using the same, semiconductor device using the same, portable electronic device and watch | |
JP2001274627A (en) | Quartz oscillator | |
JPH0983344A (en) | Inverter circuit | |
JP5318592B2 (en) | Constant current drive oscillation circuit | |
JP2004104565A (en) | Semiconductor device | |
JP2004103903A (en) | Semiconductor device | |
JP4852969B2 (en) | Oscillator circuit | |
JP3843720B2 (en) | Constant voltage output device | |
JP2002190723A (en) | Oscillation control circuit | |
JP2001345644A (en) | Oscillation circuit | |
JPH06120732A (en) | Oscillation circuit | |
JP2005191625A (en) | Oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040812 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |