JP2006319628A - 発振回路および発振回路を備える半導体装置 - Google Patents

Abstract

【課題】
広い周波数範囲で安定した発振信号を得る。
【解決手段】
発振回路は、セルベースＩＣのような半導体装置において使用される。入出力端子間に水晶発振子ＸＬを接続可能とし、制御信号ＣＮＴによって利得を調整可能とするように構成される反転増幅器１０と、反転増幅器１０が出力する発振信号を波形整形するシュミット回路等の波形整形回路１１とを備える。反転増幅器１０は、選択的に動作可能とされる複数のインバータ回路を含み、複数のインバータ回路から１あるいは２以上のインバータ回路を選択して反転増幅器として機能させる。制御信号ＣＮＴによってインバータ回路を選択することで反転増幅器の利得を調整する。また、波形整形回路１１は、反転増幅器の利得調整に対応して波形整形の際の利得を制御信号ＣＮＴによって調整可能となるように構成される。
【選択図】
図１

Description

本発明は、発振回路および発振回路を備える半導体装置に係り、特に、水晶振動子などの固体振動子を用いた発振回路およびこの発振回路を備える半導体装置に係る。

電子機器では、水晶振動子等の固体振動子を用いた発振回路が広く使われ、半導体装置の基準クロック信号発生源等として用いられている。このような発振回路としては、図６に示すような、Ｎ型ＭＯＳトランジスタＭＮ１０１とＰ型ＭＯＳトランジスタＭＰ１０１を直列に繋いだインバータ回路の入出力間に水晶振動子ＸＬと抵抗器Ｒ１０１を並列に接続し、入力端子に容量Ｃ１０１、出力端子に容量Ｃ１０２を接続した構成のものが広く使われている。そして、この基本回路に対し、目的に応じて種々に変形された回路がいくつか知られている。

例えば、特許文献１には、マイクロコンピュータ等に内蔵される発振回路の所要レイアウト面積を縮小し、その動作を安定化する半導体装置が記載されている。第１のＣＭＯＳ論理回路の出力端子と対応する外部端子との間に設けられる保護抵抗をなくして、第１のＣＭＯＳ論理回路の駆動能力を小さくするようにしている。また、第１のＣＭＯＳ論理回路の出力端子と対応する外部端子との間の配線を短縮し、その配線抵抗を小さくして、第１のＣＭＯＳ論理回路の駆動能力をさらに小さくすることができるとともに、発振回路としての総配線長を短縮し、これらの配線間におけるカップリングノイズや電源ノイズを抑制することができる。これらの結果、発振回路の所要レイアウト面積を縮小し、その動作を安定化することができる。

また、特許文献２には、水晶発振子が接続された状態で反転増幅器の駆動能力を最適化することにより消費電力とノイズを低減する発振回路が記載されている。この発振回路は、水晶振動子の素子特性に応じた反転増幅器の適正な駆動能力レベルを検出するとともに、その検出結果に基づいて反転増幅器の駆動能力を決定する駆動能力選択回路を含むものである。すなわち、水晶発振子が接続された状態で反転増幅器の駆動能力レベルを設定するダウンカウンタまたはアップカウンタを備え、カウントダウンまたはカウントアップして発振開始レベルを求め、駆動能力を設定している。

特開平５-３４３９１９号公報 特開２０００−３３２５３６号公報

ところで、セルベースＩＣのような製品ごとに発振周波数が異なる場合、ある程度の発振周波数の範囲毎に、使用する発振回路を用意する必要がある。なぜならば、水晶振動子を使う時に単にインバータ回路のゲインが大きいだけでは、水晶振動子の基本発振周波数の３倍、５倍といった高調波で発振してしまう可能性がある。逆にインバータ回路のゲインが小さいと発振回路が動作しない可能性も出てくる。したがって、発振周波数に応じた適切なゲインを持つインバータ回路を用いて発振回路を構成する必要がある。

一方、一般的に発振回路から出力される出力信号は、正弦波に近い波形をしている。正弦波状の信号では、波形の傾斜が緩やかなために、そのまま他の入力回路に入力すると、入力回路の入力の閾値付近でノイズにより誤動作の原因となったり、５０％近いデューティ比が得られなくなる可能性がある。そこで、発振回路の後段に波形整形回路を設け、矩形に近い２値信号に整形してから他の入力回路に入力することが行われる。この場合の波形整形で得られる信号は、発振周波数に対応した適切な傾斜を有する台形状の波形であることが好ましい。なぜならば、必要以上に急峻な傾斜を持つ波形の信号は、他の回路に対しノイズとして影響を与える高周波信号成分が多く含まれ、また入力回路における消費電力も大きくなってしまい、システムとして好ましくない。

しかしながら、特許文献１では、発振回路の所要レイアウト面積を縮小する方策が記載されているだけであって、上記の課題について触れていない。また、特許文献２は、あくまでも水晶発振子が接続された状態で反転増幅器の駆動能力レベルを設定することに主眼があり、広範囲な発振周波数で適切な発振信号を得るための仕組みを有していない。さらに、発振回路の出力信号の波形整形については、何ら開示していない。したがって、従来の技術では、他の回路にノイズ等の影響を与えることが少ない、広い周波数範囲で安定した発振信号を得ることが困難であった。

本発明の１のアスペクトに係る発振回路は、入出力端子間に固体振動子を接続可能とし、外部から利得を調整可能とするように構成される反転増幅器と、反転増幅器が出力する発振信号を２値化信号に波形整形する波形整形回路と、を備え、波形整形回路は、反転増幅器の利得調整に対応して波形整形特性を調整可能とするように構成される。

本発明によれば、セルベースＩＣのような製品ごとに発振周波数が異なる場合であっても、発振周波数に応じた利得を有する反転増幅器によって発振させると共に、発振信号に対して発振周波数に応じた波形整形を行うので、他の回路にノイズ等の影響を与えることが少ない、広い周波数範囲で安定した発振信号を得ることができる。

本発明の実施形態に係る発振回路は、セルベースＩＣのような半導体装置において使用される。この発振回路は、入出力端子間に水晶発振子等の固体振動子（図１のＸＬ）を接続可能とし、制御信号（図１のＣＮＴ）によって外部から利得を調整可能とするように構成される反転増幅器（図１の１０）を備える。また、反転増幅器が出力する発振信号を波形整形するシュミット回路等で構成される波形整形回路（図１の１１）を備える。反転増幅器は、選択的に動作可能とされる複数のインバータ回路（図３の１３ａ〜１３ｍ）を含み、複数のインバータ回路から１あるいは２以上のインバータ回路を選択して反転増幅器として機能させる。外部からインバータ回路を選択することで反転増幅器の利得を調整する。また、シュミット回路は、反転増幅器の利得調整に対応して波形整形の際の利得を制御信号（図１のＣＮＴ）によって調整可能となるように構成される。

従来、セルベースＩＣのような製品ごとに発振周波数が異なる場合に、予め限られた周波数範囲の発振回路ブロックを、チップ設計のためのライブラリとして複数種類設計しておかなくてはならなかった。しかしながら、以上のように構成される発振回路では、発振回路を一つ設計するだけで済み、発振周波数に応じて反転増幅器に適切な利得を与えると共に、シュミット回路が発振周波数に応じた適切な波形整形を行って、他の回路にノイズ等の影響を与えることが少ない、安定した発振信号を供給することが可能である。以下、実施例に即し、図面を参照して詳しく説明する。

図１は、本発明の実施例に係る発振回路の構成を示すブロック図である。図１において、発振回路は、反転増幅器１０と波形整形回路１１を備える。反転増幅器１０は、後述のように制御信号ＣＮＴによって選択されるインバータ回路を含み、反転増幅器１０の入力端Ｐ１と出力端Ｐ２間には、バイアスを与える抵抗Ｒ１１および水晶振動子ＸＬが接続される。また、入力端Ｐ１と出力端Ｐ２には、それぞれ一端が接地される容量Ｃ１２とＣ１１とが接続される。このような構成の発振回路は、セルベースＩＣとして組み込む場合、例えば水晶振動子ＸＬが１〜６０ＭＨｚであるような広い発振周波数範囲に対して安定して発振させる必要がある。そのために制御信号ＣＮＴによって４〜８個程度のインバータ回路の中から１あるいは２以上のインバータ回路を選択して反転増幅器１０として動作させるようにする。

波形整形回路１１は、反転増幅器１０が出力する正弦波状の発振信号Ｓ１を入力し、矩形状の２値化信号に整形し、出力信号ＯＵＴとして出力する。その際、制御信号ＣＮＴによって出力信号ＯＵＴを適切な傾斜を有する台形状の波形として整形する。この場合、制御信号ＣＮＴによって立上りおよび立下り特性の異なる４〜８個程度のシュミット回路の中から１つを選択して波形整形回路として動作させるようにする。

図２は、発振信号Ｓ１および出力信号ＯＵＴの波形を表す図である。発振信号Ｓ１は、立上り用のスレシュホールド・レベルｔ１および立下り用のスレシュホールド・レベルｔ２においてヒステリシス特性を有する２値化信号である出力信号ＯＵＴに波形整形される。この際、図２（ａ）のように発振信号Ｓ１の周波数が高ければ、整形される出力信号ＯＵＴの傾斜ｓ１をきつくし、図２（ｂ）のように発振信号Ｓ１の周波数が低ければ、整形される出力信号ＯＵＴの傾斜ｓ２を緩やかになるように、制御信号ＣＮＴによって立上りおよび立下り特性が調整される。

次に、反転増幅器１０の具体的な回路構成について説明する。図３は、反転増幅器１０の回路図である。反転増幅器１０は、複数のインバータ回路１３ａ〜１３ｍと、デコーダ回路１５を備える。また、インバータ回路１３ｋ（ｋ＝ａ〜ｍ）は、ＰＭＯＳトランジスタＭＰ１ｋ、ＭＰ２ｋと、ＮＭＯＳトランジスタＭＮ１ｋ、ＭＮ２ｋと、インバータＩＮＶ１ｋを備える。ＰＭＯＳトランジスタＭＰ１ｋのソースは、電源ＶＤＤに接続され、ドレインは、ＰＭＯＳトランジスタＭＰ２ｋのソースに接続され、ゲートは、インバータＩＮＶ１ｋの出力に接続される。ＰＭＯＳトランジスタＭＰ２ｋとＮＭＯＳトランジスタＭＮ１ｋとのドレインは、共通とされ、反転増幅器１０の出力端Ｐ２（Ｓ１）に接続される。ＰＭＯＳトランジスタＭＰ２ｋとＮＭＯＳトランジスタＭＮ１ｋとのゲートは、共通とされ、反転増幅器１０の入力端Ｐ１に接続される。ＮＭＯＳトランジスタＭＮ２ｋのソースは、接地され、ドレインは、ＮＭＯＳトランジスタＭＮ１ｋのソースに接続され、ゲートは、デコーダ回路１５の出力ＣＴ１ｋおよびインバータＩＮＶ１ｋの入力に接続される。

このように構成されるインバータ回路１３ｋにおいて、出力ＣＴ１ｋがハイレベルである場合には、ＰＭＯＳトランジスタＭＰ１ｋおよびＮＭＯＳトランジスタＭＮ２ｋがオンとなる。したがって、ＰＭＯＳトランジスタＭＰ２ｋとＮＭＯＳトランジスタＭＮ１ｋとからなるインバータが機能し、入力端Ｐ１に入力される信号を反転増幅して出力端Ｐ２に出力するように動作する。

デコーダ回路１５は、制御信号ＣＮＴをデコードし、デコード結果に対応したインバータ回路を反転増幅器として機能させる。すなわち、発振周波数に応じて反転増幅器として適切な利得を与えるように、制御信号ＣＮＴによって所望のインバータ回路を動作させることができる。この時、それぞれのインバータ回路に含まれるＰＭＯＳトランジスタＭＰ２ｋとＮＭＯＳトランジスタＭＮ１ｋの大きさを異ならせて、利得をそれぞれ異ならせるようにしてもよく、また複数のインバータ回路を同時にオンさせるようにして利得を変更するようにしてもよい。

以上のように構成される反転増幅器１０は、発振周波数に応じて、制御信号ＣＮＴによって反転増幅器１０の利得を異ならせ、広範囲な発振周波数で安定した発振信号を発振して出力することができる。

次に、波形整形回路１１について説明する。図４は、波形整形回路１１の回路図である。波形整形回路１１は、複数のシュミット回路２１ａ〜２１ｎと、デコーダ回路２４を備える。また、シュミット回路２１ｋ（ｋ＝ａ〜ｎ）の入出力側には、それぞれトランスファゲート２２ｋ、２３ｋを備え、デコーダ回路２４のデコード結果の出力ＣＴ２ｋおよびインバータＩＮＶ２ｋによって反転された出力がトランスファゲート２２ｋ、２３ｋに与えられるように構成される。

このように構成される波形整形回路１１において、デコーダ回路２４の出力ＣＴ２ｋがハイレベルである場合には、トランスファゲート２２ｋ、２３ｋがオンとなる。したがって、反転増幅器１０の出力端Ｓ１の発振信号は、シュミット回路２１ｋに入力され、ヒステリシスを有する２値化信号として出力信号ＯＵＴが出力される。

デコーダ回路２４は、制御信号ＣＮＴをデコードし、デコード結果に対応したシュミット回路を機能させる。すなわち、発振周波数に応じて適切な立上りおよび立下り特性を与えるように、制御信号ＣＮＴによって所定のシュミット回路を選択して動作させる。

以上のように構成される波形整形回路１１は、低い発振周波数の信号に対しては、緩やかな立上りおよび立下り特性を与え、高い発振周波数の信号に対しては、急な立上りおよび立下り特性を与えるように、発振周波数に応じて、制御信号ＣＮＴによって２値化信号の立上りおよび立下り特性を異ならせる。このようにすることで、不必要に急峻な傾斜を持つ信号波形を生成させないようにして、他の回路に対しノイズとして影響を与えないようにすることができる。また回路における消費電力の増大も防ぐことができる。

次に、シュミット回路について説明する。図５は、インバータタイプのシュミット回路２１ｋの回路図である。シュミット回路２１ｋは、初段インバータの出力状態のＨ／Ｌレベルに応じて、入力スレシュホールド・レベルを変位させることでヒステリシス特性を実現している。以下にその構成および動作について説明する。

シュミット回路２１ｋの初段インバータは、主にＰＭＯＳトランジスタＭＰ３、ＮＭＯＳトランジスタＭＮ３から構成される。ＰＭＯＳトランジスタＭＰ４のソースはＶＤＤに接続され、ドレインはＰＭＯＳトランジスタＭＰ３のソースに接続される。また、ＰＭＯＳトランジスタＭＰ５のソース、ドレインは、それぞれＰＭＯＳトランジスタＭＰ４のソース、ドレインと並列に接続されている。ＮＭＯＳトランジスタＭＮ４のソースはＧＮＤに接続され、ドレインは、ＮＭＯＳトランジスタＭＮ３のソースに接続される。また、ＮＭＯＳトランジスタＭＮ５のソース、ドレインは、それぞれＮＭＯＳトランジスタＭＮ４のソース、ドレインと並列に接続されている。ＰＭＯＳトランジスタＭＰ３、ＭＰ４およびＮＭＯＳトランジスタＭＮ３、ＭＮ４のそれぞれのゲートは、共通とされ、入力端子ＩＮ０に接続される。一方、ＰＭＯＳトランジスタＭＰ３、ＮＭＯＳトランジスタＭＮ３のドレインは、インバータＩＮＶ３の入力に接続され、インバータＩＮＶ３の出力は、インバータＩＮＶ４の入力に接続されると共に、ＰＭＯＳトランジスタＭＰ５とＮＭＯＳトランジスタＭＮ５のゲートに接続される。インバータＩＮＶ４の出力ＯＵＴ０は、出力側のトランスファゲート２３ｋに入力される。

このような構成のシュミット回路２１ｋは、入力端子ＩＮ０の信号レベルがＬの場合、ＰＭＯＳトランジスタＭＰ３、ＭＰ４はオンとなり、ＮＭＯＳトランジスタＭＮ３、ＭＮ４はオフになる。したがって、インバータＩＮＶ３の入力のレベルはＨになり、出力のレベルはＬになり、インバータＩＮＶ４の出力ＯＵＴ０のレベルはＨになる。インバータＩＮＶ３の出力にゲートが接続されたＰＭＯＳトランジスタＭＰ５はオンとなり、ＮＭＯＳトランジスタＭＮ５はオフになる。初段インバータの入力スレシュホールド・レベルは、ＰＭＯＳ側トランジスタオン抵抗の総和と、ＮＭＯＳ側トランジスタオン抵抗の総和との比率で決定されるため、上記の（トランジスタＭＰ５はオン、トランジスタＭＮ５はオフ）状態では、高めのレベル（図２に示すｔ１）になる。一方、入力端子ＩＮの信号レベルがＨの場合は、各トランジスタのオン／オフ状態が逆になる為、入力スレシュホールド・レベルは低め（図２に示すｔ２）になる。

すなわち、入力端子ＩＮのレベルがＬ→Ｈに遷移する場合は、そのスレシュホールド・レベルは、ポジティブトリガ電圧（図２のｔ１）となり、Ｈ→Ｌに遷移する場合は、そのスレシュホールド・レベルは、ネガティブ電圧（図２のｔ２）となり、ヒステリシス特性が実現される。

一方、シュミット回路の立上りおよび立下り特性を決定するのは、主としてＰＭＯＳトランジスタＭＰ３およびＮＭＯＳトランジスタＭＮ３におけるオンオフの速度である。したがって、例えばシュミット回路２１ａ〜２１ｎにおけるそれぞれのＰＭＯＳトランジスタＭＰ３およびＮＭＯＳトランジスタＭＮ３のサイズを異なるように構成して、シュミット回路２１ａ〜２１ｎの立上りおよび立下り特性を異ならせるようにしてもよい。

本発明の実施例に係る発振回路の構成を示すブロック図である。 発振信号Ｓ１および出力信号ＯＵＴの波形を表す図である。 反転増幅器の回路図である。 波形整形回路の回路図である。 インバータタイプのシュミット回路の回路図である。 一般的な水晶振動子等の固体振動子を用いた発振回路の回路図である。

符号の説明

１０ 反転増幅器
１１ 波形整形回路
１３ａ〜１３ｍ インバータ回路
１５、２４ デコーダ回路
２１ａ〜２１ｎ シュミット回路
２２ａ〜２２ｎ、２３ａ〜２３ｎ トランスファゲート
ＣＮＴ 制御信号
Ｃ１２、Ｃ１１ 容量
ＩＮＶ１ａ〜ＩＮＶ１ｍ、ＩＮＶ２ａ〜ＩＮＶ２ｎ、ＩＮＶ３、ＩＮＶ４ インバータ
ＭＰ１ａ〜ＭＰ１ｍ、ＭＰ２ａ〜ＭＰ２ｍ、ＭＰ３、ＭＰ４、ＭＰ５ ＰＭＯＳトランジスタ
ＭＮ１ａ〜ＭＮ１ｍ、ＭＮ２ａ〜ＭＮ２ｍ、ＭＮ３、ＭＮ４、ＭＮ５ ＮＭＯＳトランジスタ
Ｐ１ 入力端
Ｐ２ 出力端
Ｒ１１ 抵抗
ＸＬ 水晶振動子

Claims (7)

1. 入出力端子間に固体振動子を接続可能とし、外部から利得を調整可能とするように構成される反転増幅器と、
   前記反転増幅器が出力する発振信号を２値化信号に波形整形する波形整形回路と、
   を備え、
   前記波形整形回路は、前記反転増幅器の利得調整に対応して波形整形特性を調整可能とするように構成されることを特徴とする発振回路。
2. 前記反転増幅器は、選択的に動作可能とされる複数のインバータ回路を含み、
   前記複数のインバータ回路から１あるいは２以上のインバータ回路を選択して前記反転増幅器として機能させることを特徴とする請求項１記載の発振回路。
3. 前記反転増幅器は、選択的に動作可能とされる複数のインバータ回路を含み、
   前記複数のインバータ回路は、それぞれ異なる利得を有することを特徴とする請求項１記載の発振回路。
4. 前記複数のインバータ回路は、反転動作を行うトランジスタのサイズをそれぞれ異なるように構成されることを特徴とする請求項３記載の発振回路。
5. 前記波形整形回路は、選択的に動作可能とされる複数のシュミット回路を含み、
   前記複数のシュミット回路は、それぞれの立上りおよび立下り特性が異なることを特徴とする請求項１記載の発振回路。
6. 前記複数のシュミット回路は、インバータタイプの回路であって、反転動作を行うトランジスタのサイズをそれぞれ異なるように構成されることを特徴とする請求項５記載の発振回路。
7. 請求項１〜６のいずれか１に記載の発振回路を含むことを特徴とする半導体装置。

Images