JP4026825B2 - 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 - Google Patents

発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 Download PDF

Info

Publication number
JP4026825B2
JP4026825B2 JP2003279659A JP2003279659A JP4026825B2 JP 4026825 B2 JP4026825 B2 JP 4026825B2 JP 2003279659 A JP2003279659 A JP 2003279659A JP 2003279659 A JP2003279659 A JP 2003279659A JP 4026825 B2 JP4026825 B2 JP 4026825B2
Authority
JP
Japan
Prior art keywords
inverter
current
oscillation circuit
battery
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003279659A
Other languages
English (en)
Other versions
JP2005045695A (ja
Inventor
浩行 蘆田
保彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003279659A priority Critical patent/JP4026825B2/ja
Priority to TW093119398A priority patent/TW200505153A/zh
Priority to KR1020040056251A priority patent/KR20050013080A/ko
Priority to US10/896,851 priority patent/US7088196B2/en
Priority to CNB200410054596XA priority patent/CN100546171C/zh
Publication of JP2005045695A publication Critical patent/JP2005045695A/ja
Application granted granted Critical
Publication of JP4026825B2 publication Critical patent/JP4026825B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0307Stabilisation of output, e.g. using crystal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electric Clocks (AREA)

Description

本発明は、圧電振動子を用いた発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器に関する。
従来より、デジタルカメラ等の電子機器においては、リアルタイムに時間を表示あるいは記録するために、時計機能を有するものが多く存在する。時計機能を実現するためには、時計用の発振回路を備え、電子機器を使用しない時でも、常に発振させて時間をカウントするのが一般的である。したがって、これらの電子機器が携帯用の場合には、電力を供給する電池が切れにくいように、発振回路は低消費電力であることが求められる。
図4に示す発振回路は、低消費電力化を図った従来の発振回路である。この発振回路101は、固有の周波数で振動する電圧を発生する圧電振動子104と、この振動電圧を増幅するインバータ111と、帰還抵抗105、負荷コンデンサ106、107と、電池103からの電源ライン110に接続され、定電圧をインバータ111の電源に供給する定電圧源115と、から構成される。時間カウントを行う内部回路113は、その電源は発振回路101の電源ライン110に接続され、発振回路101のインバータ111の出力が入力される。この発振回路101は、定電圧源115が出力する定電圧を、インバータ111が動作する最低限の電圧に設定することにより、発振回路101の低消費電力化を図っている。
図5に示す発振回路は、低消費電力化を図った従来の別の発振回路である。この発振回路102は、前述の発振回路101の定電圧源115を定電流源114に置き換えたものである。この発振回路102は、インバータ111に貫通電流が流れたときに、定電流源114によって電流を制限することにより、低消費電力化を図っている。
特開平6−177646号公報 特開平11−298248号公報
このように、発振回路の低消費電力化は重要な課題であり、いろいろな対策が取られて来た。
図6にデジタルカメラ等の電子機器の概略ブロック図を示す。この電子機器80は、アナログ信号処理LSI85、デジタル信号処理LSI86、液晶表示装置87などと、それらに電力を供給するメイン電池81と、発振回路を含む時計機能付きLSI84と、それに電力を供給するバックアップ電池82と、逆流防止のための整流素子(ダイオード)83と、から構成される。電子機器使用時には、メイン電池81は、アナログ信号処理LSI85等に電力供給するとともに、整流素子83を介してバックアップ電池82を充電する。このバックアップ電池82には2次リチウム電池などの充電池が使用される。また、時計機能付きLSI84の発振回路は、上述のような低消費電力対策を行ったものが用いられる。
しかしながら、電子機器の小型化に伴う充電池の小型化による電池容量の低下や、充電を繰り返すことによる電池容量の低下などのために、このような発振回路を用いたとしても、電子機器に要求される十分な低消費電力化を実現することは困難であった。
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、消費電力のさらなる低減化を図ることができる発振回路を提供することにある。
上記の課題を解決するために、請求項1に係る発振回路は、固有の周波数で振動する電圧を発生する圧電振動子と、この振動電圧を増幅するインバータと、インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、電池からの電源ラインに接続され、インバータの電源かつシュミットトリガー回路の電源に電流供給する定電流源と、インバータの電源かつシュミットトリガー回路の電源に接続され、貫通電流が流れないかあるいは少ない場合には電荷を蓄積し、貫通電流が多い場合には蓄積された電荷より電流を補償するコンデンサと、を備えることを特徴とする。
請求項2に係る発振回路は、固有の周波数で振動する電圧を発生する圧電振動子と、この振動電圧を増幅するインバータと、インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、電池からの電源ラインに接続され、インバータの電源に電流供給する第1の定電流源と、インバータの電源に接続され、貫通電流が流れないかあるいは少ない場合には電荷を蓄積し、貫通電流が多い場合には蓄積された電荷より電流を補償するコンデンサと、電池からの電源ラインに接続され、シュミットトリガー回路の電源に電流供給する第2の定電流源と、を備えることを特徴とする
請求項に係る電子機器は、請求項1又は2の発振回路を含む時計機能付き半導体集積装置を備える電子機器であって、メイン電池と、メイン電池と整流素子を介して接続される充電式バックアップ電池と、を備え、充電式バックアップ電池を前記発振回路の電池としたことを特徴とする。
本発明の発振回路は、定電流源に接続されるシュミットトリガー回路がインバータの出力を波形整形して、内部回路に発振出力信号を出力するので、消費する電流が減少させられ、消費電力のさらなる低減化を図ることができ、本発明の電子機器は、電子機器不使用時の時間カウント可能期間を増すことができる。
以下、本発明の実施形態を図面を参照しながら説明する。図1は本発明の実施形態である発振回路1の構成を示す回路図である。
この発振回路1は、固有の周波数、例えば32.768KHz、で振動する電圧を発生する圧電振動子4と、この振動電圧を増幅するインバータ11と、インバータ11の出力を波形整形するシュミットトリガー回路12と、電池3からの電源ライン10に接続され、インバータ11とシュミットトリガー回路12の電源に電流供給する定電流源14と、を主要部材として構成される。ここで、圧電振動子4は、時計用として正確な周波数を要求されるために、一般的に水晶振動子が用いられる。
さらには、圧電振動子4と並列に配置される高抵抗値の帰還抵抗5と、負荷コンデンサ6、7と、インバータ11とシュミットトリガー回路12の電源安定化用コンデンサ16と、を有する。
圧電振動子4で発生する振動電圧は、インバータ11によりシュミットトリガー回路12がハイレベル・ローレベルを検出できる程度に増幅され、そのシュミットトリガー回路12に出力されるとともに、圧電振動子4に、正帰還により振動が継続するように、出力される。このとき、インバータ11が出力するのは正弦波電圧であるために、中間電圧付近で、比較的長い時間貫通電流が流れる。この貫通電流を制限するのが定電流源14である。定電流源14からの電流は、インバータ11に貫通電流が流れないかあるいは少ない場合は、コンデンサ16に流れて、電荷が蓄積される。インバータ11の貫通電流が多い場合は、コンデンサ16に蓄積された電荷とともに、それを補償する。こうして、正弦波電圧の位相に係わらず、常に一定の電流が消費される。
シュミットトリガー回路12は、インバータ11が出力する正弦波電圧を受けて、矩形波に波形整形した発振出力信号(CLK)を出力する。シュミットトリガー回路12のハイレベルとローレベルのしきい値電圧は、インバータ11が出力する正弦波電圧の中間電圧をはさんで上下にある。このシュミットトリガー回路12には、インバータ11から正弦波電圧が入力されるので、インバータ11ほどではないが、やはり貫通電流が流れる。この貫通電流を制限するために、定電流源14の出力を利用して、インバータ11と共用を行う。インバータ11に最も多くの貫通電流が流れるのが、ほぼその中間電圧においてであるが、シュミットトリガー回路12では、そのヒステリシス性のため、上述のハイレベルのしきい値電圧とローレベルのしきい値電圧あたりで、最も多くの貫通電流が流れる。したがって、ピーク電流が分散しているので、共用することによりインバータ11に与える影響は少ない。
時間カウントを行う内部回路13は、その電源は発振回路1の電源ライン10に接続され、発振回路1のシュミットトリガー回路12より発振出力信号(CLK)が入力される。この発振出力信号(CLK)は、シュミットトリガー回路12により波形整形がされているので、内部回路13は、正弦波を直接受ける場合よりも、消費する電流は減少する。
以上のように、この発振回路1は、シュミットトリガー回路12を有し、インバータ11、シュミットトリガー回路12において、低消費電力化を図ることによって、電池3を切れ難くしている。
次に、図2に基づいて詳しく発振回路1を説明する。インバータ11はCMOS型であり、電源側、接地側にそれぞれ抵抗を有している。この抵抗は貫通電流を減少させるためのものである。シュミットトリガー回路12はその出力レベルに応じてオン/オフするMOSトランジスタ21、22を設け、それにより入力しきい値電圧を変えている。例えば、出力がローレベルならば、MOSトランジスタ21はオンし、MOSトランジスタ22はオフするので、入力しきい値電圧は1つのPMOSトランジスタと2つの直列のNMOSトランジスタで決まるため、入力しきい値電圧は高い電圧となる。これがハイレベルのしきい値電圧である。定電流源14はバンドギャップ型定電流源である。NMOSトランジスタ23、24のサイズ比と抵抗25の抵抗値により、定電流源14が流す電流が決定する。
次に、本発明の別の実施形態である発振回路を図3に示す。この発振回路2は、インバータ11に電流を供給するものと、シュミットトリガー回路12に電流を供給するものと、の2つの定電流源を別々に有する。すなわち、定電流源(第1の定電流源)14はインバータ11に電流を供給し、定電流源17(第2の定電流源)はシュミットトリガー回路12に電流を供給する。その他の構成は、先の実施形態である発振回路1と実質的に同じである。
この発振回路2は、定電流源14、17が別々であるため、インバータ11は、シュミットトリガー回路12に流れる電流の影響を受け難くなっている。
なお、上記発振回路1、2において、コンデンサ16はインバータ11の電源安定化のために有効であるが、寄生容量で補える場合は省略が可能である。また、インバータ11から圧電振動子4までの経路に抵抗を介装することにより、発振振幅を調整することも可能である。
また、上記の発振回路1、2は、図6に示される時計機能付き半導体集積装置(LSI)に搭載して電子機器を構成する。この電子機器において、充電式バックアップ電池82が発振回路1、2の電池3に替わる。したがって、電子機器80は、メイン電池81にアナログ信号処理LSI85、デジタル信号処理LSI86、液晶表示装置87などを接続し、メイン電池81に整流素子83を介して接続される充電式バックアップ電池82(発振回路1、2の電池3)に、発振回路1または2を搭載した時計機能付き半導体集積装置(LSI)84を接続しているのである。
この電子機器80は、その不使用時にメイン電池81が切れた状態あるいは取り外された状態でも、整流素子83により逆流防止がなされ、バックアップ電池82から電力供給を受けて時計機能付き半導体集積装置(LSI)84は時間カウントの動作を行う。時計機能付き半導体集積装置(LSI)84は、発振回路1、2を搭載していることにより、この電子機器不使用時での時間カウントができる期間を改善することができる。
本発明の実施形態に係る発振回路の回路図。 同上の詳しい回路図。 本発明の別の実施形態に係る発振回路の回路図。 背景技術の発振回路の回路図。 背景技術の別の発振回路の回路図。 時計機能付き半導体集積装置を備えた電子機器の概略ブロック図。
符号の説明
1、2 発振回路
3 電池
4 圧電振動子
5 帰還抵抗
6、7 発振用負荷コンデンサ
10 電源ライン
11 インバータ
12 シュミットトリガー回路
13 内部回路
14、17 定電流源
16 電源安定化用コンデンサ
80 電子機器
81 メイン電池
82 バックアップ電池
83 整流素子
84 時計機能付き半導体集積装置

Claims (3)

  1. 固有の周波数で振動する電圧を発生する圧電振動子と、
    この振動電圧を増幅するインバータと、
    インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、
    電池からの電源ラインに接続され、インバータの電源かつシュミットトリガー回路の電源に電流供給する定電流源と、
    インバータの電源かつシュミットトリガー回路の電源に接続され、貫通電流が流れないかあるいは少ない場合には電荷を蓄積し、貫通電流が多い場合には蓄積された電荷より電流を補償するコンデンサと、を備えることを特徴とする発振回路。
  2. 固有の周波数で振動する電圧を発生する圧電振動子と、
    この振動電圧を増幅するインバータと、
    インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、
    電池からの電源ラインに接続され、インバータの電源に電流供給する第1の定電流源と、
    インバータの電源に接続され、貫通電流が流れないかあるいは少ない場合には電荷を蓄積し、貫通電流が多い場合には蓄積された電荷より電流を補償するコンデンサと、
    電池からの電源ラインに接続され、シュミットトリガー回路の電源に電流供給する第2の定電流源と、
    を備えることを特徴とする発振回路。
  3. 請求項1又は2の発振回路を含む時計機能付き半導体集積装置を備える電子機器であって、
    メイン電池と、
    メイン電池と整流素子を介して接続される充電式バックアップ電池と、
    を備え、
    充電式バックアップ電池を前記発振回路の電池としたことを特徴とする電子機器。
JP2003279659A 2003-07-25 2003-07-25 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 Expired - Fee Related JP4026825B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003279659A JP4026825B2 (ja) 2003-07-25 2003-07-25 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器
TW093119398A TW200505153A (en) 2003-07-25 2004-06-30 Oscillation circuit and electronic equipment comprising semiconductor integrated device with clock function including the oscillation circuit
KR1020040056251A KR20050013080A (ko) 2003-07-25 2004-07-20 발진 회로 및 이를 포함한 시계 기능을 가진 반도체 집적장치를 구비하는 전자 기기
US10/896,851 US7088196B2 (en) 2003-07-25 2004-07-23 Oscillation circuit and electronic equipment comprising semiconductor integrated device with clock function including the oscillation circuit
CNB200410054596XA CN100546171C (zh) 2003-07-25 2004-07-26 振荡电路和包括振荡电路的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279659A JP4026825B2 (ja) 2003-07-25 2003-07-25 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器

Publications (2)

Publication Number Publication Date
JP2005045695A JP2005045695A (ja) 2005-02-17
JP4026825B2 true JP4026825B2 (ja) 2007-12-26

Family

ID=34074754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279659A Expired - Fee Related JP4026825B2 (ja) 2003-07-25 2003-07-25 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器

Country Status (5)

Country Link
US (1) US7088196B2 (ja)
JP (1) JP4026825B2 (ja)
KR (1) KR20050013080A (ja)
CN (1) CN100546171C (ja)
TW (1) TW200505153A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200524285A (en) * 2004-01-09 2005-07-16 Sunplus Technology Co Ltd Crystal accelerated oscillator
JP4547226B2 (ja) * 2004-10-01 2010-09-22 富士通セミコンダクター株式会社 発振器及び半導体装置
JP2006165720A (ja) * 2004-12-03 2006-06-22 Ricoh Co Ltd 発振回路
JP2006319628A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 発振回路および発振回路を備える半導体装置
US7842174B2 (en) * 2006-06-12 2010-11-30 Utah State University Electrochemical chip with miniaturized sensor array
JP2008098776A (ja) * 2006-10-06 2008-04-24 Anasem Inc パルス発生回路
JP5072414B2 (ja) * 2007-01-18 2012-11-14 日本電波工業株式会社 3次オーバトーンの水晶発振器
JP5078593B2 (ja) * 2007-12-21 2012-11-21 ラピスセミコンダクタ株式会社 クロック信号生成装置
JP5311545B2 (ja) * 2008-05-27 2013-10-09 京セラクリスタルデバイス株式会社 発振器
JP2009290380A (ja) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp 発振器
JP5452941B2 (ja) * 2009-01-28 2014-03-26 ラピスセミコンダクタ株式会社 発振回路
JP5325591B2 (ja) * 2009-01-28 2013-10-23 ラピスセミコンダクタ株式会社 発振回路
US8362847B2 (en) * 2010-10-14 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Oscillator circuit and method of improving noise immunity
JP6141383B2 (ja) * 2010-12-24 2017-06-07 ルネサスエレクトロニクス株式会社 水晶発振装置
JP5771489B2 (ja) * 2011-09-15 2015-09-02 ルネサスエレクトロニクス株式会社 半導体装置
US20130309535A1 (en) * 2012-05-21 2013-11-21 Htc Corporation Electronic apparatus and electronic component thereof
JP6081404B2 (ja) * 2014-05-16 2017-02-15 株式会社東芝 発振回路
CN104052108B (zh) * 2014-05-23 2017-08-04 青岛歌尔声学科技有限公司 电子设备的供电电路、供电方法和一种电子设备
JP6682845B2 (ja) * 2015-12-21 2020-04-15 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
CN107017864B (zh) * 2016-01-28 2019-11-05 深圳市汇顶科技股份有限公司 触发器及振荡系统
JP6846248B2 (ja) * 2017-03-24 2021-03-24 エイブリック株式会社 定電圧出力回路
US20190007005A1 (en) * 2017-06-30 2019-01-03 Silicon Laboratories Inc. Crystal amplifier with resistive degeneration
US10367462B2 (en) 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation
US10574185B2 (en) 2017-06-30 2020-02-25 Silicon Laboratories Inc. Crystal driver circuit with core amplifier having unbalanced tune capacitors
US10536115B2 (en) 2017-06-30 2020-01-14 Silicon Laboratories Inc. Crystal driver circuit with external oscillation signal amplitude control
US10454420B2 (en) 2017-06-30 2019-10-22 Silicon Laboratories Inc. Crystal driver circuit configurable for daisy chaining
US10601369B2 (en) 2018-07-11 2020-03-24 Silicon Laboratories Inc. Crystal oscillator startup time optimization
US10491157B1 (en) 2018-07-11 2019-11-26 Silicon Laboratories Inc. Crystal oscillator adaptive startup energy minimization

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177646A (ja) 1992-12-03 1994-06-24 Seikosha Co Ltd 水晶発振回路
US5909152A (en) * 1997-02-28 1999-06-01 Texas Instruments Incorporated Low power CMOS crystal oscillator circuit
US6278336B1 (en) * 1998-02-27 2001-08-21 Texas Instruments Incorporated Low-current oscillator with hysteresis input buffer
JP3201339B2 (ja) 1998-04-07 2001-08-20 日本電気株式会社 発振回路

Also Published As

Publication number Publication date
CN1578112A (zh) 2005-02-09
TW200505153A (en) 2005-02-01
CN100546171C (zh) 2009-09-30
US7088196B2 (en) 2006-08-08
KR20050013080A (ko) 2005-02-02
JP2005045695A (ja) 2005-02-17
US20050017812A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
JP4026825B2 (ja) 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器
US6097257A (en) Crystal oscillator circuit having transistor with back gate voltage control
JP2012134615A (ja) 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置
CN108803775B (zh) 电路装置、振荡器、电子设备以及移动体
JP4510054B2 (ja) 超低電力rc発振器
JPH10160867A (ja) 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器
JP2004096711A (ja) 発振回路、電子機器、時計
JP4061488B2 (ja) 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器
JP4666181B2 (ja) 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器
JP6809115B2 (ja) 回路装置、発振器、電子機器及び移動体
US20020180542A1 (en) Crystal oscillator circuit using CMOSFETs
US7834710B2 (en) Oscillator circuit and electronic device having oscillator circuit
US8674776B2 (en) Oscillator circuit, oscillator, electronic apparatus, and activation method oscillator circuit
JP3543542B2 (ja) 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計
JP2008029036A5 (ja)
JP7187893B2 (ja) 発振回路、半導体装置、ムーブメントおよび電子時計
JP3838336B2 (ja) 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器
JP3612929B2 (ja) 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計
JP3365292B2 (ja) 発振回路、電子回路、半導体装置、電子機器および時計
JP2010245609A (ja) 発振器
JP3269550B2 (ja) 発振回路及び発振方法
JP4852969B2 (ja) 発振回路
US10965250B1 (en) Switched capacitor crystal oscillator
JP2004187004A (ja) 発振振幅検出回路、発振回路及び発振用集積回路
JP2000332585A (ja) 発振検出回路、半導体装置、電子機器および発振検出方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071005

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees