JP5771489B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5771489B2 JP5771489B2 JP2011201303A JP2011201303A JP5771489B2 JP 5771489 B2 JP5771489 B2 JP 5771489B2 JP 2011201303 A JP2011201303 A JP 2011201303A JP 2011201303 A JP2011201303 A JP 2011201303A JP 5771489 B2 JP5771489 B2 JP 5771489B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- oscillation
- circuit unit
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 230000010355 oscillation Effects 0.000 claims description 133
- 239000003990 capacitor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 12
- 230000001629 suppression Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
Description
図2は、本発明の第1の実施形態による半導体装置の構成を示す回路図である。図2に示した半導体装置の構成要素について説明する。図2に示した半導体装置は、電源VDDと、グランドGNDと、振幅制御回路部10と、発振ゲート回路部20と、帰還抵抗3と、振動子4と、入力側コンデンサC1と、出力側コンデンサC2とを具備している。振幅制御回路部10は、第1、第2のNMOSトランジスタ5、6と、第1、第2のPMOSトランジスタ7、8とを具備している。発振ゲート回路部20は、PMOSトランジスタ1と、NMOSトランジスタ2とを具備している。ここで、発振ゲート回路部20と、帰還抵抗3と、振動子4と、入力側コンデンサC1と、出力側コンデンサC2とをまとめて発振回路部と呼んでも良い。
VDS5=VDD×Vt5/(Vt5+Vt6+Vt7+Vt8)
VDS6=VDD×Vt6/(Vt5+Vt6+Vt7+Vt8)
VDS7=VDD×Vt7/(Vt5+Vt6+Vt7+Vt8)
VDS8=VDD×Vt8/(Vt5+Vt6+Vt7+Vt8)
V11=VDD×(Vt6+Vt7+Vt8)/(Vt5+Vt6+Vt7+Vt8)
V12=VDS7=VDD×Vt7/(Vt5+Vt6+Vt7+Vt8)
ΔV=V11−V12=VDD×(Vt6+Vt8)/(Vt5+Vt6+Vt7+Vt8)
発振ゲート回路部20に含まれる2つのMOSトランジスタ1、2が上記の駆動電圧ΔVを印加されることによって、発振ゲート回路部20は発振動作を開始する。
図6は、本発明の第2の実施形態による半導体装置の構成を示す回路図である。本実施形態による半導体装置は、図2に示した本発明の第1の実施形態による半導体装置に、以下の変更を加えたものに等しい。すなわち、図2の半導体装置では、第2のPMOSトランジスタ8のバックゲートが、第2のPMOSトランジスタ8のソースと、第2のNMOSトランジスタ6のソースとに共通接続されている。また、図2の半導体装置では、第2のNMOSトランジスタ6のバックゲートは、接地されている。しかし、本実施形態による半導体装置では、第2のNMOSトランジスタ6のバックゲートが、第2のPMOSトランジスタ8のソースと、第2のNMOSトランジスタ6のソースとに共通接続されている。また、本実施形態による半導体装置では、第2のPMOSトランジスタ8のバックゲートが接地されている。
図7は、本発明の第3の実施形態による半導体装置の構成を示す回路図である。図7の半導体装置は、図2に示した本発明の第1の実施形態による半導体装置に、以下の変更を加えたものに等しい。すなわち、制御回路部36と、セレクタ回路部40とを追加する。
図8は、本発明の第4の実施形態による半導体装置の構成を示す回路図である。本実施形態による半導体装置は、図2に示した本発明の第1の実施形態による半導体装置に、以下の変更を加えたものに等しい。すなわち、検知回路部46と、第1、第2のセレクタ回路部44、45と、第3のNMOSトランジスタ6aと、第3のPMOSトランジスタ8aと、合計6個のノード11a、11b、11c、12a、12b、12cを追加する。ここで、検知回路部46は、入力部と、第1、第2の入力部とを具備している。また、第1、第2のセレクタ回路部44、45のそれぞれは、第1〜第3の入力部と、出力部と、制御信号入力部とを具備している。
V11a=VDD
V11b=VDD×(Vt6+Vt6a+Vt7+Vt8+Vt8a)/ΣVt
V11c=VDD×(Vt6+Vt7+Vt8+Vt8a)/ΣVt
V12a=VDD×(Vt7+Vt8a)/ΣVt
V12b=VDD×(Vt7)/ΣVt
V12c=0
ただし、
ΣVt=Vt5+Vt6+Vt6a+Vt7+Vt8+Vt8a
とする。ここで、例えば、電圧V11bは、電圧11aと、電圧11cとの中間程度であり、電圧V12bは、電圧12aと、電圧12cとの中間程度であるものとする。
2 NMOSトランジスタ
3 帰還抵抗
4 振動子
5 NMOSトランジスタ
6 NMOSトランジスタ
6a NMOSトランジスタ
7 PMOSトランジスタ
8 PMOSトランジスタ
8a PMOSトランジスタ
10 振幅制御回路部
11 ノード
11a〜11c ノード
12 ノード
12a〜12c ノード
20 発振ゲート回路部
36 制御回路部
37 PMOSトランジスタ
38 インバータ回路部
39 NMOSトランジスタ
40 セレクタ回路部
42、43 レイアウト
44 セレクタ回路部
45 セレクタ回路部
46 検知回路部
61〜64 レイアウト
71 半導体装置
72 半導体装置
73 回路部
74 回路部
101 PMOSトランジスタ
102 NMOSトランジスタ
103 帰還抵抗
104 振動子
107 PMOSトランジスタ
108 NMOSトランジスタ
109 振幅増幅回路
111 PMOSトランジスタ
112 NMOSトランジスタ
120 発振ゲート回路部
130 ダイオード
131 ダイオード
132 PMOSトランジスタ
133 NMOSトランジスタ
134 電流源
135 電流源
151 振幅制御回路
152 振幅制御回路
C1 入力側コンデンサ
C2 出力側コンデンサ
C101 入力側コンデンサ
C102 出力側コンデンサ
VCC 電源
VDD 電源
Claims (7)
- 第1の電源電圧を供給する第1の電源部と、
第2の電源電圧を供給する第2の電源部と、
前記第1および前記第2の電源電圧を入力して第1および第2の供給電圧を生成する振幅制御回路部と、
第1および第2の入力部から前記第1および前記第2の供給電圧をそれぞれ入力して発振する発振回路部と
を具備し、
前記振幅制御回路部は、
前記第1および前記第2の電源部の間に直列に接続されて、かつ、それぞれがダイオード接続された複数のMOSトランジスタと、
前記複数のMOSトランジスタのドレインまたはソースに接続されて、前記第1の供給電圧を出力する第1の出力部と、
前記複数のMOSトランジスタの他のドレインまたは他のソースに接続されて、前記第2の供給電圧を出力する第2の出力部と
を具備し、
前記複数のMOSトランジスタは、
前記第1の電源部に接続された第1のNMOSトランジスタと、
前記第2の電源部に接続された第1のPMOSトランジスタと、
前記第1のNMOSトランジスタと、前記第1のPMOSトランジスタとの間に接続されて、かつ、前記第1の出力部に接続された第2のNMOSトランジスタと、
前記第1のPMOSトランジスタと、前記第2のNMOSトランジスタとの間に接続されて、かつ、前記第2の出力部に接続された第2のPMOSトランジスタと
を具備し、
前記第1および前記第2のNMOSトランジスタのそれぞれにおいて、バックゲートは前記第2の電源部に接続されており、
前記第1のPMOSトランジスタにおいて、バックゲートは前記第1の電源部に接続されており、
前記第2のPMOSトランジスタにおいて、バックゲートはソースに接続されている
半導体装置。 - 第1の電源電圧を供給する第1の電源部と、
第2の電源電圧を供給する第2の電源部と、
前記第1および前記第2の電源電圧を入力して第1および第2の供給電圧を生成する振幅制御回路部と、
第1および第2の入力部から前記第1および前記第2の供給電圧をそれぞれ入力して発振する発振回路部と
を具備し、
前記振幅制御回路部は、
前記第1および前記第2の電源部の間に直列に接続されて、かつ、それぞれがダイオード接続された複数のMOSトランジスタと、
前記複数のMOSトランジスタのドレインまたはソースに接続されて、前記第1の供給電圧を出力する第1の出力部と、
前記複数のMOSトランジスタの他のドレインまたは他のソースに接続されて、前記第2の供給電圧を出力する第2の出力部と
を具備し、
前記複数のMOSトランジスタは、
前記第1の電源部に接続された第1のNMOSトランジスタと、
前記第2の電源部に接続された第1のPMOSトランジスタと、
前記第1のNMOSトランジスタと、前記第1のPMOSトランジスタとの間に接続されて、かつ、前記第1の出力部に接続された第2のNMOSトランジスタと、
前記第1のPMOSトランジスタと、前記第2のNMOSトランジスタとの間に接続されて、かつ、前記第2の出力部に接続された第2のPMOSトランジスタと
を具備し、
前記第1および前記第2のPMOSトランジスタのそれぞれにおいて、バックゲートは前記第1の電源部に接続されており、
前記第1のNMOSトランジスタにおいて、バックゲートは前記第2の電源部に接続されており、
前記第2のNMOSトランジスタにおいて、バックゲートはソースに接続されている
半導体装置。 - 第1の電源電圧を供給する第1の電源部と、
第2の電源電圧を供給する第2の電源部と、
前記第1および前記第2の電源電圧を入力して第1および第2の供給電圧を生成する振幅制御回路部と、
第1および第2の入力部から前記第1および前記第2の供給電圧をそれぞれ入力して発振する発振回路部と
を具備し、
前記振幅制御回路部は、
前記第1および前記第2の電源部の間に直列に接続されて、かつ、それぞれがダイオード接続された複数のMOSトランジスタと、
前記複数のMOSトランジスタのドレインまたはソースに接続されて、前記第1の供給電圧を出力する第1の出力部と、
前記複数のMOSトランジスタの他のドレインまたは他のソースに接続されて、前記第2の供給電圧を出力する第2の出力部と
を具備し、
前記発振回路部の発振が安定するまでは前記第1の電源電圧を前記第1の入力部に供給し、かつ、前記発振が安定している間は前記第1の供給電圧を前記第1の入力部に供給する第1のスイッチ回路部と、
前記発振が安定するまでは前記第2の電源電圧を前記第2の入力部に供給し、かつ、前記発振が安定している間は前記第2の供給電圧を前記第2の入力部に供給する第2のスイッチ回路部と
をさらに具備する
半導体装置。 - 請求項3に記載の半導体装置において、
前記複数のMOSトランジスタのうち、少なくとも1つのMOSトランジスタにおいて、バックゲートがソースに接続されている
半導体装置。 - 請求項1または2に記載の半導体装置において、
前記発振回路部の後段に接続されて、前記発振回路部の発振が安定するまでは第1状態の制御信号を生成し、かつ、前記発振が安定している間は第2状態の前記制御信号を生成する制御回路と、
前記制御信号が第1状態である場合に前記第1の電源部を前記第1の入力部に接続し、かつ、前記制御信号が第2状態である場合に前記第1の出力部を前記第1の入力部に接続する第1のスイッチ回路部と、
前記制御信号が第1状態である場合に前記第2の電源部を前記第2の入力部に接続し、かつ、前記制御信号が第2状態である場合に前記第2の出力部を前記第2の入力部に接続する第2のスイッチ回路部と
をさらに具備する
半導体装置。 - 請求項3または4に記載の半導体装置において、
前記振幅制御回路部は、
前記第1の電源電圧と、前記第1の供給電圧との間にある第3の供給電圧を出力する第3の出力部と、
前記第2の電源電圧と、前記第2の供給電圧との間にある第4の供給電圧を出力する第4の出力部と
をさらに具備し、
前記第1のスイッチ回路部は、前記発振が不安定である場合に前記第3の供給電圧を前記第1の入力部に供給し、
前記第2のスイッチ回路部は、前記発振が不安定である場合に前記第4の供給電圧を前記第2の入力部に供給する
半導体装置。 - 請求項1または2に記載の半導体装置において、
前記振幅制御回路部は、
前記第1のNMOSトランジスタと、前記第2のNMOSトランジスタとの間に接続された第3のNMOSトランジスタと、
前記第3のNMOSトランジスタに接続された第3の出力部と、
前記第1のPMOSトランジスタと、前記第2のPMOSトランジスタとの間に接続された第3のPMOSトランジスタと、
前記第3のPMOSトランジスタに接続された第4の出力部と
をさらに具備し、
前記発振回路部の後段に接続されて、前記発振回路部の発振が安定するまでは第1状態の第1制御信号および第1状態の第2制御信号を生成し、前記発振が安定している間は第2状態の前記第1制御信号および第2状態の前記第2制御信号を生成し、かつ、前記発振が不安定である場合は第3状態の前記第1制御信号および第3状態の前記第2制御信号を生成する制御回路と、
前記第1制御信号が前記第1状態である場合に前記第1の電源部を前記第1の入力部に接続し、前記第1制御信号が前記第2状態である場合に前記第1の出力部を前記第1の入力部に接続し、かつ、前記第1制御信号が前記第3状態である場合に前記第3の出力部を前記第1の入力部に接続する第1のセレクタ回路部と、
前記第2制御信号が前記第1状態である場合に前記第2の電源部を前記第2の入力部に接続し、前記第2制御信号が前記第2状態である場合に前記第2の出力部を前記第2の入力部に接続し、かつ、前記第2制御信号が前記第3状態である場合に前記第4の出力部を前記第2の入力部に接続する第2のセレクタ回路部と
をさらに具備する
半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201303A JP5771489B2 (ja) | 2011-09-15 | 2011-09-15 | 半導体装置 |
CN201210341760.XA CN103001582B (zh) | 2011-09-15 | 2012-09-14 | 半导体装置 |
US13/620,997 US8803621B2 (en) | 2011-09-15 | 2012-09-15 | Semiconductor device having oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201303A JP5771489B2 (ja) | 2011-09-15 | 2011-09-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062755A JP2013062755A (ja) | 2013-04-04 |
JP5771489B2 true JP5771489B2 (ja) | 2015-09-02 |
Family
ID=47880124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201303A Expired - Fee Related JP5771489B2 (ja) | 2011-09-15 | 2011-09-15 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8803621B2 (ja) |
JP (1) | JP5771489B2 (ja) |
CN (1) | CN103001582B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9007138B2 (en) * | 2013-05-31 | 2015-04-14 | Freescale Semiconductor, Inc. | Oscillator with startup circuitry |
CN111919246B (zh) * | 2018-03-27 | 2022-07-26 | 夏普株式会社 | 显示装置 |
JPWO2021166679A1 (ja) * | 2020-02-19 | 2021-08-26 | ||
CN113131867B (zh) * | 2021-04-02 | 2023-05-09 | 广州安凯微电子股份有限公司 | 一种双向幅值限制的单管脚晶体振荡器电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5528680A (en) * | 1978-08-22 | 1980-02-29 | Nec Corp | Oscillation circuit |
JPS5693404A (en) * | 1979-12-27 | 1981-07-29 | Toshiba Corp | Amplifying circuit |
KR940005510B1 (ko) * | 1992-03-20 | 1994-06-20 | 삼성전자 주식회사 | 기준전류 발생회로 |
US5341046A (en) * | 1992-12-07 | 1994-08-23 | Ncr Corporation | Threshold controlled input circuit for an integrated circuit |
JP3119543B2 (ja) * | 1993-06-15 | 2000-12-25 | 九州日本電気株式会社 | 発振回路 |
JP2001217652A (ja) * | 2000-02-03 | 2001-08-10 | Yamaha Corp | 水晶発振回路 |
US6278338B1 (en) * | 2000-05-01 | 2001-08-21 | Silicon Wave Inc. | Crystal oscillator with peak detector amplitude control |
GB2362276A (en) * | 2000-05-12 | 2001-11-14 | Motorola Inc | A low power clock oscillator with regulated amplitude |
JP3937781B2 (ja) * | 2001-09-26 | 2007-06-27 | ヤマハ株式会社 | 水晶発振回路 |
JP4073436B2 (ja) * | 2003-04-15 | 2008-04-09 | 富士通株式会社 | 水晶発振回路 |
JP4026825B2 (ja) * | 2003-07-25 | 2007-12-26 | ローム株式会社 | 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 |
JP4289988B2 (ja) * | 2003-11-27 | 2009-07-01 | 株式会社日立情報制御ソリューションズ | 発振回路 |
TWI243534B (en) * | 2004-12-17 | 2005-11-11 | Syntronix Corp | Low power oscillator and method for generating an oscillating signal |
US7336138B2 (en) * | 2006-04-28 | 2008-02-26 | Renesas Technology Corp. | Embedded structure circuit for VCO and regulator |
JP2008131455A (ja) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 発振回路 |
JP5372464B2 (ja) * | 2008-10-17 | 2013-12-18 | 株式会社メガチップス | 差動出力バッファ |
JP2010136001A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Electronics Corp | 発振器 |
JP5166226B2 (ja) * | 2008-12-19 | 2013-03-21 | シチズンホールディングス株式会社 | 水晶発振回路 |
JP5262901B2 (ja) * | 2009-03-26 | 2013-08-14 | セイコーエプソン株式会社 | 発振器 |
-
2011
- 2011-09-15 JP JP2011201303A patent/JP5771489B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-14 CN CN201210341760.XA patent/CN103001582B/zh not_active Expired - Fee Related
- 2012-09-15 US US13/620,997 patent/US8803621B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130069732A1 (en) | 2013-03-21 |
CN103001582B (zh) | 2017-03-01 |
CN103001582A (zh) | 2013-03-27 |
US8803621B2 (en) | 2014-08-12 |
JP2013062755A (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100618518B1 (ko) | 리셋 회로 | |
US8786324B1 (en) | Mixed voltage driving circuit | |
JP5771489B2 (ja) | 半導体装置 | |
US10903822B2 (en) | Integrated oscillator | |
US20170117888A1 (en) | Voltage comparison circuit | |
JPH10163826A (ja) | Cmosインバータの駆動方法及びシュミットトリガ回路 | |
JP2011072018A (ja) | 可変駆動電圧により動作するオシレータ | |
JP6407902B2 (ja) | 発振回路 | |
US6297688B1 (en) | Current generating circuit | |
JP2011103607A (ja) | 入力回路 | |
JPH03116864A (ja) | Cmos半導体集積回路装置 | |
KR100210553B1 (ko) | 반도체 집적 회로 | |
JP5801333B2 (ja) | 電源回路 | |
JP2003110361A (ja) | 水晶発振回路 | |
JP3565067B2 (ja) | Cmosロジック用電源回路 | |
JP3080063B2 (ja) | インバータ回路 | |
JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
JP4884942B2 (ja) | 発振回路 | |
JP2019161379A (ja) | 発振回路 | |
JP2020141219A (ja) | パワーオンクリア回路及び半導体装置 | |
JP4833455B2 (ja) | 定電圧発生回路および半導体装置 | |
JP2014089560A (ja) | 半導体装置 | |
JP2005086546A (ja) | レベルシフタ回路 | |
JP2010098804A (ja) | 昇圧回路 | |
JP7158218B2 (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5771489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |