JP2020141220A - パワーオンクリア回路及び半導体装置 - Google Patents
パワーオンクリア回路及び半導体装置 Download PDFInfo
- Publication number
- JP2020141220A JP2020141220A JP2019034693A JP2019034693A JP2020141220A JP 2020141220 A JP2020141220 A JP 2020141220A JP 2019034693 A JP2019034693 A JP 2019034693A JP 2019034693 A JP2019034693 A JP 2019034693A JP 2020141220 A JP2020141220 A JP 2020141220A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power
- power supply
- supply voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 21
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 23
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 23
- 101150110971 CIN7 gene Proteins 0.000 description 19
- 101150110298 INV1 gene Proteins 0.000 description 19
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 19
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- 230000003044 adaptive effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
10 コア回路
11 レギュレータ回路
12 パワーオンリセット回路
13、13A、23、33、43、53 パワーオンクリア回路
14 I/O端子
INV1〜INV3 インバータ
MN1〜MN5 トランジスタ
MP1〜MP8 トランジスタ
AB1 アダプティブバイアス回路
BC1、BC3〜5 バイアス電流生成部
PG1、PG3〜5 パワーオンクリア信号生成部
ND1 NANDゲート回路
Claims (7)
- 第1の電源電圧が供給される第1ラインに一端において接続され、固定電位が供給される第2ラインに他端において接続され、前記第1ラインから前記一端に流れる電流に応じた電流値を有するバイアス電流を生成し、第1ノードに送出するバイアス電流生成回路と、
一端において前記第2ラインに接続され、他端において前記第1ノードに接続され、制御端に前記第1の電源電圧を降圧した第2の電源電圧の印加を受ける第1トランジスタと、
前記第1の電源電圧で動作し、前記第1ノードの電位を入力とするインバータであるインバータ部と、
前記インバータ部の出力に応じて、前記第2の電源電圧で動作する装置に対するパワーオンクリア信号を出力する信号出力部と、
を有することを特徴とするパワーオンクリア回路。 - 前記第1トランジスタは、前記第2ラインに接続された第1端と、前記第1ノードに接続された第2端と、を有する第1導電型のトランジスタであり、
前記バイアス電流生成回路は、
第1端が前記第1ラインに接続され、第2端及び制御端が互いに接続された前記第1導電型とは反対導電型である第2導電型の第2トランジスタと、
前記第2トランジスタの第2端と前記第2ラインとの間に接続された定電流源と、
第1端が前記第2トランジスタの第1端とともに前記第1ラインに接続され、第2端が前記第1ノードを介して前記第1トランジスタの第2端及び前記インバータ部の入力部に接続され、制御端が前記第2トランジスタの制御端に接続された前記第2導電型の第3トランジスタと、
を有することを特徴とする請求項1に記載のパワーオンクリア回路。 - 第1端が前記第1ラインに接続され、第2端が前記第1トランジスタの第2端とともに前記第1ノードに接続された前記第2導電型の第4トランジスタと、
前記第1の電源電圧に基づいて、前記第1の電源電圧の立ち上がりから所定期間経過後に信号レベルが第1レベルから前記第1レベルよりも大なる第2レベルに変化する起動信号を生成し、前記4トランジスタの制御端に供給する起動信号生成回路と、
を有することを特徴とする請求項2に記載のパワーオンクリア回路。 - 前記第1の電源電圧に基づいて、前記第1の電源電圧の立ち上がりから所定期間経過後に信号レベルが第1レベルから前記第1レベルよりも大なる第2レベルに変化する起動信号を生成する起動信号生成回路を有し、
前記信号出力部は、前記インバータ部の出力と前記起動信号との否定論理積を前記パワーオンクリア信号として出力することを特徴とする請求項2に記載のパワーオンクリア回路。 - 前記第1トランジスタは、前記第2ラインに接続された第1端と、前記第1ノードに接続された第2端と、を有する第1導電型のトランジスタであり、
前記バイアス電流生成回路は、
第1端が前記第1ラインに接続され、第2端及び制御端が互いに接続された前記第1導電型とは反対導電型である第2導電型の第2トランジスタと、
前記第2トランジスタの第2端と前記第2ラインとの間に接続された定電流源と、
を含み、
第1端が前記第1ラインに接続され、第2端が前記第1ノードを介して前記第1トランジスタの第2端及び前記インバータ部の入力部に接続され、制御端が前記第2トランジスタの制御端に接続された前記第2導電型の第3トランジスタを有することを特徴とする請求項1に記載のパワーオンクリア回路。 - 第1の電源電圧を降圧して第2の電源電圧を生成するレギュレータ回路と、
前記第2の電源電圧に基づいて動作するコア回路と、
前記第1の電源電圧が供給される第1ラインと固定電位が供給される第2ラインとに接続され、前記第2の電源電圧に基づいて前記コア回路に対するパワーオンクリア信号を生成するパワーオンクリア回路と、
を含み、
前記パワーオンクリア回路は、
前記第1ラインに一端において接続され、前記第2ラインに他端において接続され、前記第1ラインから前記一端に流れる電流に応じた電流値を有するバイアス電流を生成し、第1ノードに送出するバイアス電流生成回路と、
一端において前記第2ラインに接続され、他端において前記第1ノードに接続され、制御端に前記第1の電源電圧を降圧した第2の電源電圧の印加を受ける第1トランジスタと、
前記第1の電源電圧で動作し、前記第1ノードの電位を入力とするインバータであるインバータ部と、
前記インバータ部の出力に応じて、前記第2の電源電圧で動作する装置に対するパワーオンクリア信号を出力する信号出力部と、
を有することを特徴とする半導体装置。 - 前記第1トランジスタは、前記第2ラインに接続された第1端と、前記第1ノードに接続された第2端と、を有する第1導電型のトランジスタであり、
前記バイアス電流生成回路は、
第1端が前記第1ラインに接続され、第2端及び制御端が互いに接続された前記第1導電型とは反対導電型である第2導電型の第2トランジスタと、
前記第2トランジスタの第2端と前記第2ラインとの間に接続された定電流源と、
を含み、
第1端が前記第1ラインに接続され、第2端が前記第1ノードを介して前記第1トランジスタの第2端及び前記インバータ部の入力部に接続され、制御端が前記第2トランジスタの制御端に接続された前記第2導電型の第3トランジスタを有することを特徴とすることを特徴とする請求項6に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019034693A JP7240900B2 (ja) | 2019-02-27 | 2019-02-27 | パワーオンクリア回路及び半導体装置 |
CN202010104561.1A CN111628757A (zh) | 2019-02-27 | 2020-02-20 | 电源接通清除电路和半导体装置 |
US16/799,133 US11075626B2 (en) | 2019-02-27 | 2020-02-24 | Power-on clear circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019034693A JP7240900B2 (ja) | 2019-02-27 | 2019-02-27 | パワーオンクリア回路及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141220A true JP2020141220A (ja) | 2020-09-03 |
JP7240900B2 JP7240900B2 (ja) | 2023-03-16 |
Family
ID=72142996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019034693A Active JP7240900B2 (ja) | 2019-02-27 | 2019-02-27 | パワーオンクリア回路及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11075626B2 (ja) |
JP (1) | JP7240900B2 (ja) |
CN (1) | CN111628757A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022144310A (ja) * | 2021-03-18 | 2022-10-03 | キオクシア株式会社 | 電圧生成回路及び半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115753A (ja) * | 2001-10-05 | 2003-04-18 | Seiko Instruments Inc | 電圧検出回路 |
JP2006148858A (ja) * | 2004-11-15 | 2006-06-08 | Hynix Semiconductor Inc | パワーオンリセット回路 |
JP2007066037A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路 |
JP2007129677A (ja) * | 2005-10-07 | 2007-05-24 | Seiko Instruments Inc | リセット信号発生回路及び半導体集積回路装置 |
JP2008131227A (ja) * | 2006-11-20 | 2008-06-05 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008017038B4 (de) * | 2008-04-03 | 2010-02-18 | Texas Instruments Deutschland Gmbh | Hochpräzisionsschaltung zum Rücksetzen beim Einschalten mit einstellbarem Auslösepegel |
JP5476104B2 (ja) | 2009-11-30 | 2014-04-23 | セイコーNpc株式会社 | パワーオンクリア回路 |
JP7240899B2 (ja) * | 2019-02-27 | 2023-03-16 | ラピスセミコンダクタ株式会社 | パワーオンクリア回路及び半導体装置 |
-
2019
- 2019-02-27 JP JP2019034693A patent/JP7240900B2/ja active Active
-
2020
- 2020-02-20 CN CN202010104561.1A patent/CN111628757A/zh active Pending
- 2020-02-24 US US16/799,133 patent/US11075626B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115753A (ja) * | 2001-10-05 | 2003-04-18 | Seiko Instruments Inc | 電圧検出回路 |
JP2006148858A (ja) * | 2004-11-15 | 2006-06-08 | Hynix Semiconductor Inc | パワーオンリセット回路 |
JP2007066037A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路 |
JP2007129677A (ja) * | 2005-10-07 | 2007-05-24 | Seiko Instruments Inc | リセット信号発生回路及び半導体集積回路装置 |
JP2008131227A (ja) * | 2006-11-20 | 2008-06-05 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
Also Published As
Publication number | Publication date |
---|---|
JP7240900B2 (ja) | 2023-03-16 |
US20200274531A1 (en) | 2020-08-27 |
CN111628757A (zh) | 2020-09-04 |
US11075626B2 (en) | 2021-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008015925A (ja) | 基準電圧発生回路 | |
US8736320B2 (en) | Power-on reset circuit | |
US8786324B1 (en) | Mixed voltage driving circuit | |
CN112527042A (zh) | 衬底偏压产生电路 | |
US9819332B2 (en) | Circuit for reducing negative glitches in voltage regulator | |
JP2005196727A (ja) | 半導体素子の内部電圧発生回路 | |
JP2014067240A (ja) | 半導体装置 | |
JP4459043B2 (ja) | 半導体素子のオシレータ回路 | |
JPH1196749A (ja) | 電圧レベル変換回路 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP7240900B2 (ja) | パワーオンクリア回路及び半導体装置 | |
JP7240899B2 (ja) | パワーオンクリア回路及び半導体装置 | |
JP4625732B2 (ja) | 入力増幅回路 | |
JP7465200B2 (ja) | 遅延回路 | |
JP5133102B2 (ja) | 半導体集積回路 | |
JP2008197723A (ja) | 電圧発生回路 | |
JP2021153259A (ja) | 放電制御回路および電流源回路 | |
JPH05129922A (ja) | 半導体集積回路装置 | |
JP2019161379A (ja) | 発振回路 | |
JP2000194432A (ja) | Cmosロジック用電源回路 | |
JP2020174323A (ja) | 半導体装置 | |
JP4340606B2 (ja) | 自己バイアス回路 | |
JP2000049283A (ja) | 半導体装置 | |
JP2005217860A (ja) | 遅延回路 | |
JPH11326398A (ja) | 電圧検知回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7240900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |