本発明は入力端が待機時に高インピーダンスにされ、動作時に動作点電圧にセルフバイアスされるセルフバイアス増幅回路を備えた半導体集積回路の入力増幅回路に関し、とくに動作時の起動時間が短くかつ消費電力が少ない入力増幅回路に関する。
半導体集積回路には、容量を介して入力される信号を増幅して内部回路に出力する入力増幅回路を備えたものがある。例えば、振幅の小さな論理信号あるいは外部の発振電圧を内部回路の論理振幅まで増幅するCMOS集積回路である。
これらの入力増幅回路は、アナログ動作をするのでデジタルCMOS回路に較べて消費電力が大きくなりやすい。このため、パワーダウン機能を備えて間歇的に動作させ、待機時の消費電力を削減する工夫がなされている。
図5はCMOSインバータ回路図であり、入力増幅回路に多用されている反転増幅器を表している。図6は従来のセルフバイアス入力増幅回路の回路図であり、図5のCMOSインバータを用いたパワーダウン機能を持たないセルフバイアス入力増幅回路を表している。
図6を参照して、従来のパワーダウン機能を持たない入力増幅回路30は、反転増幅器1の出力を帰還抵抗RMを介してノードN1(反転増幅器1の入力が接続するノード)へ帰還する帰還増幅回路から構成されている。この入力増幅回路30はセルフバイアス増幅回路をなし、その動作点電圧Vo(ノードN1のバイアス電圧)は反転増幅器1の入出力特性とに基づき自動的に定まる。なお帰還抵抗RMは、ゲートがそれぞれ電源Vdd及び接地Vssに接続されたnMOS及びpMOSトランジスタTr1、Tr2の並列接続から構成されている。また、反転増幅器1は、図5を参照して、pMOSトランジスタ1eとnMOSトランジスタ1fとの直列接続からなる周知のCMOSインバータからなる。
外部の入力信号源5からの入力信号Vin(例えば温度補償型又は電圧制御型の水晶発振器からの正弦波信号)は、直流阻止用の容量Cpを介して入力端3へ入力される。入力増幅回路30は、動作点電圧Voを中心に正負に振動する入力信号Vinを増幅し、出力端4へ出力する。このとき、反転増幅器1は動作点電圧を中心に小振幅動作を行なうため、動作点電流にほぼ等しい平均電流が、反転増幅器1を通り電源Vddから接地Vssへに流れる。この平均電流は入力信号の有無に係わらず常に流れるため、入力増幅回路30の動作が停止する待機時にも流れて無用に電力を消費する。
かかる待機時の電力消費を削減するため、待機時にパワーダウンモードを採用した入力回路が開発されている。
図7は従来の入力増幅回路(その1)回路図であり、帰還回路をOFF(開放)して、パワーダウンするセルフバイアス入力増幅回路を表している。図8は従来の入力増幅回路(その2)回路図であり、帰還回路をOFF(開放)し、かつ反転増幅器の電源をOFF(切断して)してパワーダウンするセルフバイアス入力増幅回路を表している。
図7に示す入力増幅回路31では、帰還抵抗RMをなすn及びpMOSトランジスタTr1,2のゲートに、それぞれ制御信号P及びP* (本明細書では、制御信号Pの反転を制御信号P* と表示する。)が印加される。動作時には制御信号PがHレベル(高電位)であり、トランジスタTr1、Tr2は帰還抵抗RMとして動作する。待機時には制御信号PがLレベル(低電位)になり、トランジスタTr1、Tr2はOFFされる。その結果、帰還回路が切断されてノードN1はハイインピーダンスになる。一方、このノードN1は、待機時の間、nMOSトランジスタ8により接地Vssされ強制的にLレベルに保持される。この入力増幅回路31は、反転増幅器1の出力が待機時にHレベルに固定されるので、CMOSインバータから構成される反転増幅器1は待機時に電力を消費しない。なお、入力端3に接続されたトランジスタTr8、Tr9は、静電気放電素子(ESD素子)であり、入力保護回路を構成している。
図8に示す入力増幅回路32では、反転増幅器1と電源及び接地間にそれぞれゲートに制御信号P* 、Pが印加されるpMOS及びnMOSトランジスタTr3、Tr4からなるトランジスタスイッチが挿入され、待機時には制御信号PをLレベルとして反転増幅器1を電源から分離する。従って、待機時には電源電流は流れず待機時の電力消費を回避することができる。なお、CMOSインバータからなる反転増幅器1は、電源から分離されると入出力が共にハイインピーダンスとなるので、帰還抵抗RMを構成するトランジスタTr1、Tr2を制御する必要はない。
図11は従来の入力増幅回路セルフバイアス電圧波形図であり、図7及び図8に示す従来の入力増幅回路31、32のノードN1の電圧V1の時間変動を表している。なお、電圧V1は時間平均された電圧を表し、これに重畳する入力信号Vinは除かれている。
先ず、図7に示す入力増幅回路31のノードN1の電圧波形について説明する。入力増幅回路31は、図11を参照して、時刻t0では待機時中であり制御信号PがLレベルにされている。このとき、ノードN1はトランジスタTr8により接地Vssに接続され、図11中の実線ロを参照して、ノードN1の電圧V1はLレベルに固定されている。
時刻t1で制御信号PがHレベルになり動作時に移行すると、ノードN1の電圧V1は帰還抵抗RMを介して立ち上がり時間Tuの間に動作点電圧Voまで上昇し、入力増幅回路31が正常に増幅動作を開始する。しかし、立ち上がり時間Tuの間は正常なバイアス電源がノードN1に印加されていないので動作が担保されない。このため、この間を待ち時間(起動時間)とする必要があり、この待ち時間中の消費電力は無用な電力消費となっている。
さらに、時刻t2で動作時が終了し待機時に入ると制御信号PはLレベルにされ、帰還抵抗RMを構成するトランジスタTr1、Tr2がOFFされるとともにトランジスタTr8がONになりノードN1を接地Vssまで下降させる。しかし、ノードN1の立ち下がり時間Tdの間は、反転増幅器1の出力が完全にH又はLレベルに達していないため電力消費が発生する。このため、動作時が終了して待機時に入った後も立ち下がり時間Tdの間に電力が消費される。
このように、従来の入力増幅回路31は、動作時又は待機時へ移行するいずれの遷移期間中にも反転増幅器1が電力を消費する。しかし、この遷移期間は正常な動作が行なわれないため、無用に電力が消費されてしまう。
上述した入力増幅回路31では、トランジスタTr8を制御信号P* でON・OFFすることで、ノードN1の電圧V1を、動作電圧Voから接地Vssの電位まで急速に下降させる。これは、ノードN1の電圧V1が動作点電圧Vo近傍に留まる時間を短くして、その間に消費される無用な消費電力を低減するためである。
なお、トランジスタTr8によるノードN1の強制的な接地がないと、無用な電力消費が多くなる。即ち、待機時にハイインピーダンスにされるノードN1は、このノードN1に接続するトランジスタTr1、2、8、9及び反転増幅器1を構成するトランジスタ1e、1fのリーク電流により、図11のイを参照して、待機開始の時刻t2から十分な時間(立ち下がり時間Td)を経過した後には、LとHとの間のレベル、例えば実線イを参照してLレベルに固定される。なお、この固定されるレベルは、ノードN1に流入及び流出するリーク電流の比で定まるが、設計上は最悪値であるH又はLレベルとして設計する必要がある。
しかし、リーク電流でハイインピーダンスのノードN1を充電するには、ノードN1に接続する容量Cpをも充放電しなければならず、立ち下がり時間Tdは非常に大きい。このため、待機時に入ってもノードN1が動作点電圧Voの近傍に留まる時間が長くなり、この間入力増幅器1に動作電流が流れて長期間にわたり無用な電力消費が発生してしまう。また、ノードN1に流入、流出するリーク電流の比によってはノードN1が動作点電圧Vo近くになることもあり、常時動作点電流に近い電流が流れる事態も起こり得る。
次ぎに、図8に示した入力増幅回路32の波形について説明する。入力増幅回路32は、待機時にはノードN1の他、入力増幅回路32が出力するノードN2もハイインピーダンスになる。従って、図11中の線イを参照して、上述した入力増幅回路31のトランジスタTr8による強制的な接地のない場合と同様に、ノードN1の電圧はリーク電流によって充放電され、動作時から待機時へ移行する時刻t2から長い遷移期間Td(h)を経てHとLとの中間のレベル、例えばHレベル又はLレベルに固定される。従って、立ち下がり時間Td(h)が長くなる。
しかし、立ち下がり時間Tdの間は既に反転増幅器1は電源から分離されており無用な電力消費は生じない。このため、ノードN1の強制的な接地がなくても電力消費を抑制することができる。一方、立ち上がり時間Tuは上述した入力増幅回路31の場合と同様であり、立ち上がり時間Tuの間に無用な電力消費を生ずることも入力増幅回路31と同様である。
上述した2つの従来の入力増幅回路31、32は、待機時にノードN1がハイインピーダンスにされるセルフバイアス増幅回路を用いたもので、いずれも待機時、とくに立ち下がり時間Tdの消費電力を削減することができる。
しかし、上述の入力増幅回路31、32は、待機時から動作時に移行する際の立ち上がり時間Tu(即ち入力増幅回路31、32の起動時間)が長く、その間の消費電力が多いという問題がある。上述したように、入力増幅回路31では、待機時にノードN1はLレベルに固定されるので、動作時に移行する際に、ノードN1の電圧をLレベルから動作点電圧Voまで引き上げる必要がある。セルフバイアス入力増幅回路31、32では、帰還抵抗RMを介してノードN1の電圧を引き上げる。しかし、ノードN1には容量Cpが接続されており、この容量Cpを充放電しなければならず、立ち上がり時間Tuが長い。帰還抵抗RMを小さくして立ち上がり時間Tuを短くする方法もあるが、反転増幅器1の出力インピーダンスを下げねばならず動作時の消費電力が増加する。(上述したセルフバイアス入力増幅回路については例えば特許文献1参照。)
上述のセルフバイアス増幅回路を用いた入力増幅回路の他に、外部バイアス型増幅回路を用いた入力増幅回路でもパワーダウン機能が実現されている。
図9及び図10はそれぞれ従来の入力増幅回路(その3)及び(その4)回路図であって、それぞれパワーダウン機能を有する外部バイアイ型増幅回路を用いた入力増幅回路を表している。(図9及び図10に示す入力増幅回路については、それぞれ特許文献2及び特許文献3参照。)
図9を参照して、CMOSインバータからなる反転増幅器1は、待機時に、電源Vdd及び接地Vssと反転増幅器1の間に挿入されたトランジスタTr3、Tr4がOFFされることで電源Vdd及び接地Vssから切り離されパワーダウンされる。
入出力間が短絡された反転増幅器35は、反転増幅器1の動作点電圧Voに等しいバイアス電圧を発生し、ノードN1へ供給する。この反転増幅器35は待機時に、反転増幅器1と同様に、電源Vdd及び接地Vssと反転増幅器1の間に挿入されたトランジスタTr13、Tr14がOFFされることで電源Vdd及び接地Vssから切り離されバワーダウンされる。
この入力増幅回路33は、動作時には2個の反転増幅器1、35が同時に動作し、外部バイアス型の増幅回路として動作する。一方、待機時には2個の反転増幅器1、35が同時にパワーダウンされ、電力が消費されない。この入力増幅回路33では、バイアス電圧は動作時にのみ供給され、待機時には供給されない。
図12は従来の入力増幅回路外部バイアス電圧波形図であり、図9及び図10に示す従来の入力増幅回路33、34のノードN1の電圧V1の時間変動を表している。
図12中の線ハは、図9に示す入力増幅回路33のノードN1の電圧波形図を表している。待機時には2個の反転増幅器1、35がパワーダウンするので、ノードN1はハイインピーダンスになっている。このノードN1の電圧は、ノードN1に接続するトランジスタのリーク電流により充放電され、図12中の線ハを参照して、時刻t0ではHとLの中間レベル、例えばH又はLレベルに固定されている。
時刻t1で制御信号PがHレベルにされ動作時が開始すると、反転増幅器35が動作してバイアス電圧がノードN1に供給される。同時に反転増幅器1も動作状態になり、立ち上がり時間Tu後にノードN1の電圧が動作点電圧Voに達したのちは、通常の入力信号の増幅動作が行なえるようになる。
この入力増幅回路33は、バイアス電圧を発生する反転増幅器35の出力インピーダンスが低いので、上述したセルフバイアス型の入力増幅回路31、32に較べて急速に容量Cpを充放電できる。従って、立ち上がり時間が短く無用な電力消費が低減される。なお、動作時から待機時への移行の際の立ち下がり時間Td(H)が長くても、パワーダウンされているので電力は消費されない。
しかし、この入力増幅回路33は、入力端5に低インピーダンスの反転増幅器35の出力が接続されるので、入力インピーダンスが低くなる。また、容量Cpが接続するノードN1を最悪の場合、H又はLレベルから動作点電圧Voにまで引き上げ又は引き下げるので、その電圧変化量が大きく、立ち上がり時間Tuを短縮して消費電力を削減するには限界がある。
図10に示す入力増幅回路34は、上述した図9に示す入力増幅回路33のバイアス方法を改善したもので、バイアス電圧を発生する反転増幅器35の出力とノードN1とを高抵抗rhを介して接続する。これにより、反転増幅器35の付加に伴い生ずる入力端3からみた入力インピーダンスの低下を抑えることができる。
入力増幅回路33のノードN1に接続する高抵抗rhには、並列にnMOSトランジスタTr15が接続されている。このトランジスタTr15は、制御信号Pの初期の短期間(立ち上がり時間Tuの間)のみONして高抵抗rhをバイパスし、反転増幅器35の出力とノードN1とを直接接続する。これにより、高抵抗rhを挿入することで生ずる立ち上がり期間Tuの長期化を防止する。このため、図12中の線ニを参照して、ノードN1の立ち上がり時間Tuは、外部バイアス電圧を直接ノードN1に印加する既述の入力増幅回路33と同程度に短かい。
なお、反転増幅器1、35を接地Vss・電源Vddから切り離すために、反転増幅器1では接地Vssとの間に、反転増幅器35では電源Vddとの間に、それぞれ1個のトランジスタTr4、Tr13が設けられる。待機時にこれらのトランジスタTr4、Tr13がOFFされると、ノードN1はトランジスタTr14を介して速やかにLレベルに固定される。同時に、出力端4はトランジスタTr3を介してHレベルに固定される。これにより、図12中の線ニを参照して、待機時へ移行する際の立ち下がり時間Tdが短くすることができる。また、待機時に動作電流が流れず電力消費が回避される。
しかし、上述した外部バイアス型の増幅回路は、バイアス電圧を動作点電圧Voに一致させるために、反転増幅器1と同一特性を有する反転増幅器35を用いてバイアス電圧を発生させる必要がある。2つの反転増幅器1、35の特性が不揃いであると、入力増幅回路33、34の特性が劣化してしまう。しかし、2つの反転増幅器1、35の特性を揃えることは製造上難しい。
また、従来の入力増幅回路31〜34のノードN1は、待機時にH又はLレベルの間にあり、動作時には動作点電圧Voまで変化する。この電圧変化は、最悪の場合、H及びLレベルの電圧差のほぼ半分であり、容量Cpをこの電圧差まで充放電しなければならない。このため、立ち上がり時間Tuを短縮することは難しい。
特開平2−63306号公報
特開平9−307412号公報
特開平7−202595号公報
上述したように、セルフバイアス増幅回路を用いた従来の入力増幅回路では、待機時から動作時に移行する際、入力端をH又はLレベルから動作点電圧まで大振幅の変化をさせなければならない。このため、動作時の立ち上がり時間が長くなり、この間に無駄に電力が消費され徒に消費電力が大きくなるという問題がある。立ち上がり時間を短縮するため帰還抵抗を小さくしても、同時に出力インピーダンスも低くしなければならず消費電力を低減することは難しい。
動作時にのみバイアス電圧を供給するバイアス回路を備えた従来の入力増幅回路では、特性が揃った2個の反転増幅器を必要とするため製造が難しいという問題がある。また、入力端からみた入力インピーダンスが低下するという問題がある。この問題を解決するため、動作時のタイミングに合わせて短時間の間のみバイアス回路を接続し、その後の動作時にはバイアス回路を高抵抗を介して接続するという方法では、タイミングを精密に制御する必要があり回路が複雑になるという問題がある。さらに、いずれの方法によっても、動作時に移行する際の入力端電圧の振幅変化が大きく、動作時へ移行する際の立ち上がり時間の短縮は制限されるという問題がある。
本発明は、製造が容易で、待機時から動作時へ移行する際の遷移期間(入力増幅回路の起動時間)が短かく、無用な電力消費が少ない入力増幅回路を提供することを目的とする。
上記課題を解決するための本発明の構成は、待機時に入力端が高インピーダンスになり、動作時に前記入力端が動作点電圧にセルフバイアスされるセルフバイアス増幅回路を備えた入力増幅回路において、前記動作点電圧にほぼ等しい外部バイアス電圧を、前記待機時に前記入力端へ印加し、かつ前記動作時に前記入力端から切り離す外部バイアス回路を備え、前記外部バイアス回路は、電源と接地間に、前記電源側から第1pMOSトランジスタ、第1nMOSトランジスタ、第2pMOSトランジスタ及び第2nMOSトランジスタの順序で直列に接続されたトランジスタの直列接続を含むバッファ回路を有し、前記第1nMOSトランジスタ及び前記第2pMOSトランジスタは、前記第1nMOSトランジスタ及び前記第2pMOSトランジスタのゲートに印加された基準バイアス電圧を、前記第1nMOSトランジスタと前記第2pMOSトランジスタの接続ノードから前記入力端へ出力するソースホロワ回路を構成し、前記第1pMOSトランジスタ及び前記第2nMOSトランジスタは、前記第1pMOSトランジスタ及び前記第2nMOSトランジスタのゲートに印加される制御信号に基づいてオン・オフされ、前記ソースホロワ回路を前記電源及び前記接地に接続し又は切り離すスイッチ回路を構成する。
本構成では、待機時に高インピーダンスにされた入力端へ、待機時のみ外部バイアス電圧を印加する。即ち、入力端電圧は、待機時に外部バイアス電圧に維持され、動作時にはセルフバイアス電圧(即ち動作点電圧)に維持される。このように、動作時にはセルフバイアスされるので、容易に最適な動作点に制御することができる。
この構成では、動作時と待機時との入力端電圧差は、セルフバイアス電圧と外部バイアス電圧との電圧差となる。本構成の外部バイアス電圧は、セルフバイアス電圧にほぼ等しくなるように設計されており、これらのバイアス電圧の電圧差は、入力端電圧がH又はLレベルになる従来の入力増幅回路と較べて小さい。このため、入力端電圧が動作時から待機時へ又はその逆に移行する時の電圧ステップは小さく、従って、移行時の入力端電圧の遷移期間は短くなる。
かかる構成では、入力端電圧の遷移期間が短いので、待ち時間とされる待機時から動作時への移行期間(起動時間)を短く設定することができ、この間に消費される無用な電力消費を抑制することができる。なお、待機時にはセルフバイアス増幅回路の入力端は動作点電圧に近い外部バイアス電圧に維持されるが、待機時にはパワーダウン機能が動作するためセルフバイアス増幅回路での電力消費は生じない。
また上述の構成では、入力端電圧の電圧ステップが小さいので、入力端の容量を充放電するための電力、即ち外部バイアス電圧又はセルフバイアス電圧から流れる電流に起因する電力消費が少ない。なお、入力端電圧の遷移期間が経過した後は、入力端電圧を外部バイアス電圧又はセルフバイアス電圧に維持するために必要な電力消費を要するが、通常この電力は入力端に接続する素子のリーク電流を補充できれば足り、遷移時の電力消費に較べて非常に小さくなる。
上述の構成において、移行時の入力端電圧の電圧ステップを小さくするという観点から、外部バイアス電圧はセルフバイアス電圧に等しくすることが望ましい。しかし、これらのバイアス電圧を精密に等しくすることは、製造のばらつきを精密に制御しなければならず実用的でない。
本構成では、外部バイアス電圧をセルフバイアス電圧にほぼ等しくする。本明細書でバイアス電圧が「ほぼ等しい」とは、入力端電圧がとり得るHレベルとLレベルとの中間の電圧範囲にあることをいい、好ましくはHレベルとLレベルとの中央値の電圧に近い電圧である。かかる中央値の電圧に近い電圧として、例えば中央値の電圧からMOSトランジスタのしきい値電圧以内又はしきい値の1/2以内に設定することができる。
このような電圧は、ダイオード接続された複数のトランジスタを電源と接地間に直列接続し、その中間点から基準バイアス電圧として上記電圧を出力する基準バイアス電圧生成回路により生成することができる。このように、複数トランジスタの直列接続を用いることで、この直列接続を流れる電流を小さくし、基準バイアス電圧生成回路の消費電力を少なくすることができる。さらに、このダイオード接続に代えて高抵抗の分圧抵抗を用いてもよい。
外部バイアス回路は、電源と接地間に、前記電源側からpMOSトランジスタ、nMOSトランジスタ、pMOSトランジスタ及びnMOSトランジスタの順序で直列に接続されたトランジスタの直列接続を含むバッファ回路を有する。
このトランジスタの直列接続を構成する中央のnMOSトランジスタ及びpMOSトランジスは、いずれもゲートが基準バイアス電圧に接続され、かつソースが出力端に接続されている。そして、ゲートに印加された基準バイアス電圧を、外部バイアス電圧として出力するソースホロワ回路として動作する。即ち、この中央のnMOSトランジスタ及びpMOSトランジスは、高入力インピーダンス・低出力インピーダンスのバッファ回路を構成する。
このバッファ回路を用いて、外部バイアス電圧を入力増幅回路の入力端に低インピーダンスで供給することができる。このため、入力端に重畳する入力信号の強度が変動してもそれに追従してバイアス電圧が変動するという事態を回避することができる。一方、入力インピーダンスは高いので、消費電力は小さいけれども出力インピーダンスが高い基準バイアス電圧生成回路を基準電圧源として用いることができる。例えば、複数のトランジスタの直列接続や高抵抗の分圧抵抗を用いた高出力インピーダンスの基準バイアス電圧源を、外部バイアス電圧の基準電圧として利用することできる。
また、このバッファ回路を構成するソースホロワは、入力電圧と出力電圧との電圧差がソースホロワを構成するトランジスタのしきい値を超えるとソースホロワとして動作する。一方、しきい値を超えないときはこれらのトランジスタはOFFされ、これらのトランジスタに流れる電流が遮断されるので、バッファ回路の入出力は高インピーダンスになる。従って、入力増幅回路の入力端電圧が基準バイアス電圧にほぼ等しくなると、バッファ回路は自動的に動作を停止し電力を消費しない状態を保持する。このため、バッファ回路の消費電力は少ない。なお、入力増幅回路の入力端電圧がリークにより変動して入出力の電圧差がしきい値を超えると、バッファ回路は自動的に動作を開始する。
さらに、上記のソースホロワ回路を構成する2個のトランジスタの両端(電源に接続側の端及び接地に接続する側の端)に接続するpMOSトランジスタ及びnMOSトランジスタは、制御信号に基づきON・OFFされ、上記ソースホロワ回路を電源及び接地からON・OFFする。即ち、動作時にはソースホロワ回路を電源及び接地に接続して電源を供給し、待機時には電源及び接地から切り離してパワーダウン状態にする。このとき、ソースホロワ回路の出力は高インピーダンスになり、実質的にセルフバイアス増幅回路の入力端から切り離された状態になるから、セルフバイアスにより短時間で動作点電圧へ復帰することができる。
上述した入力増幅回路を複数後備える半導体装置では、かかるバッファ回路を各入力増幅回路に設け、基準電圧を一つの基準バイアス電圧生成回路又は外部から導入することもできる。これにより、基準バイアス電圧生成回路を少なく又は無くすることができるので、回路規模を小さくかつ簡単にすることができる。
本発明によれば、待機時から動作時に移行する際の入力端電圧ステップが小さいので、動作時への遷移時間が短くその間に消費される無用な電力消費を抑制することができる。このため、消費電力が小さな入力増幅回路を実現することができ、半導体装置の性能向上に寄与するところが大きい。
本発明の第1実施形態は、外部バイアス電圧をセルフバイアス増幅回路の入力端から切り離すスイッチを備えた入力増幅回路に関する。
図1は本発明の第1実施形態による入力増幅回路の回路図であり、入力増幅回路の回路を表している。図4は本発明の第1実施形態による入力増幅回路のバイアス電圧波形図であり、図1に示すノードN1の電圧波形を表している。
図1を参照して、入力増幅回路は、セルフバイアス増幅回路10A、外部バイアス回路及び入力端3に接続する2個のトランジスタTr8、9を有する。
入力増幅回路10の入力端3には、外部の入力信号源(例えば水晶発振器)から直流阻止用の例えば1nF〜10nFの容量Cpを介して正弦波電圧が入力される。入力端に接続するトランジスタTr8、Tr9はESD素子を構成する。
入力増幅回路10は、トランジスタTr8、Tr9を含め、図8に示した従来の入力増幅回路32と同様である。即ち、セルフバイアス増幅回路10Aは、図5に示すCMOSインバータからなる反転増幅器1の出力を、nMOSトランジスタTr1とpMOSトランジスタTr2の並列接続からなる例えば10MΩの帰還抵抗RMを介してノードN1(反転増幅器1の入力)にフィードバックすることでセルフバイアスされる。
さらに、反転増幅器1の電源端子1cと電源Vddの間にpMOSトランジスタTr3が挿入され、反転増幅器1の接地端子1dと接地Vssの間にnMOSトランジスタTr4が挿入されている。これらのトランジスタTr3、Tr4のゲートには、それぞれ制御信号P* 及び制御信号Pが印加される。
外部バイアス回路20は、外部バイアス電圧V2を発生するバイアス電圧発生回路21と、そのバイアス電圧発生回路21とノードN1との間に挿入されたnMOSトランジスタTr5とを備える。このnMOSトランジスタTr5のゲートには制御信号P* が印加されていて、制御信号P* に基づきON・OFFされてノードN1とバイアス電圧発生回路21とを接続し又は切り離す。
以下、本第1実施形態の入力増幅回路10の動作について説明する。まず、動作時には制御信号PはHレベル、制御信号P* はLレベルになっている。従って、トランジスタTr3、Tr4はONされており、反転増幅器1に電力が供給されるので、セルフバイアス増幅回路10Aは正常に動作する。
一方、ノードN1とバイアス電圧発生回路21との間に挿入されたトランジスタTr5は動作時にはOFFになっており、バイアス電圧発生回路21はノードN1から切り離されている。従って、バイアス電圧発生回路21から出力される外部バイアス電圧V2は、ノードN1に印加されない。このため、セルフバイアス増幅回路10Aは、外部バイアス回路20の影響を受けることなく動作する。このように、入力増幅回路10は、動作時には、セルフバイアス回路として動作するため、動作点電圧Voを容易に最適な電圧に制御することできる。
次ぎに、制御信号PがHレベルからLレベルに移行し、動作時から待機時に移行する場合について説明する。制御信号PがHレベルからLレベルに移行すると、トランジスタTr3、Tr4がOFFになり反転増幅器1への電力供給が遮断され、ノードN1及びノードN2からみた反転増幅器1の入出力は高インピーダンス状態になる。これと同時に、トランジスタTr5がONにされ、外部バイアス電圧V2がノードN1に印加され待機時中保持される。
さらに、制御信号PがLレベルからHレベルに移行し、待機時から動作時に移行する場合について説明する。制御信号PがLレベルからHレベルに移行すると、トランジスタTr3、Tr4がONになり反転増幅器1へ電力が供給され反転増幅器1が動作し始める。この反転増幅器1の出力(ノードN2の電圧)は、帰還抵抗RMを介してノードN1にフイードバックされてノードN1を充放電し、ノードN1をセルフバイアス増幅回路10Aの動作点電圧Voとなるセルフバイアス電圧に維持する。セルフバイアス増幅回路10AはノードN1が動作点電圧Voに達すると正常に増幅動作を開始する。
図1及び図4を参照して、待機時中の時刻t0では、上述したようにノードN1には外部バイアス電圧V2が印加されるので、ノードN1の電圧V1は外部バイアス電圧V2に維持されている。時刻t1で制御信号PがHレベルに移行し待機時から動作時に移行すると、ノードN1の電圧V1はセルフバイアスにより動作点電圧Voまで遷移する。この電圧V1と動作点電圧Voとの差電圧は小さい(例えばMOSトランジスタのしきい値程度にすることは容易である)ので、電圧V1から動作点電圧Voへ遷移するまでの立ち上がり時間Tuは、従来のようにH又はLレベルから動作点電圧Voへ遷移する場合に比べて非常に短くなる。この立ち上がり時間Tuの間は、反転増幅器1が電力を消費をしているにもかかわらず正常な動作が担保されないため、正常な動作時とみなすことができない。このため、この立ち上がり時間Tuの間は正常な動作をさせることができない起動時間として取り扱われ、無用に電力を消費する期間となる。本実施形態では立ち上がり時間Tuが短く、この間に消費される無用な電力消費が少ない。
また、時刻t2で制御信号PがLレベルに移行し動作時から待機時に移行すると、ノードN1の電圧V1は、動作点電圧Voから立ち下がり時間Tdをかけて外部バイアス電圧V2へと遷移する。既述したように、この立ち下がり時間Tdの間は、既に反転増幅器1の電源は遮断されているので電力は消費されない。
上述した本第1実施形態の入力増幅回路10では、待機時から動作時に又はその逆に移行する際のノードN1の移行時のステップ電圧は、動作点電圧Voと外部バイアス電圧V2との差に等しい。このステップ電圧は、動作点電圧VoとH又はLレベルとの差電圧に比べて非常に小さく、例えばMOSトランジスタのしきい値電圧程度にすることができる。このため、ノードN1は高速に充放電されるので、遷移時間(立ち上がり時間Tu及び立ち下がり時間Td)が短く、立ち上がり時間Tu(起動時間)中に無用に消費される電力が少ない。
さらに、本実施形態では、外部バイアス電圧V2は、待機時のみノードN1に接続されてノードN1を充放電する。このノードN1の充放電に要する外部バイアス電流(外部バイアス電圧V2の電流)は、立ち下がり時間Tdの間のノードN1の充放電が終了して外部バイアス電圧V2が一定となった後は、外部バイアス電圧V2が接続していなければ高インピーダンスにされているノードN1のリーク電流を補充するだけの僅かな電流しか消費しない。ノードN1の充放電による電圧変化量はステップ電圧の僅かな電圧差でしかないから、この充放電に伴う外部バイアス電圧V2の電力消費は微々たるものである。従って、外部バイアス電圧V2の消費電力は極めて少ない。なお、動作時には外部バイアス電圧V2はノードN1から切り離されるからリーク電流を除き意図した電流は流れない。
本発明の第2実施形態は、第1実施形態の外部バイアス回路20を変形した実施形態に関する。図2は本発明の第2実施形態回路図であり、入力増幅回路の外部バイアス回路を表している。
図2を参照して、第2実施形態の入力増幅回路11は、基準バイアス電圧生成回路23、バッファ回路22及びセルフバイアス増幅回路10Aを備える。セルフバイアス増幅回路10Aは、図1に示すセルフバイアス増幅回路10Aと同じである。また、入力増幅回路11は、図1に示す入力保護用のトランジスタTr8、Tr9を備えることも第1実施形態の入力増幅回路10と同様である。
基準バイアス電圧生成回路23は、ゲートとドレインが接続されてダイオード接続とされた複数のnMOSトランジスタTr31の直列接続を有し、その直列接続の中間の接続点(ノードN3)から定電圧を出力する定電圧電源を構成している。この直列接続のドレインが接続された側は、pMOSトランジスタTr32を介して電源Vddに接続され、ソースが接続された側は、nMOSトランジスタTr33を介して接地Vssに接続されている。この直列接続の両端と電源Vdd及び接地Vssとの間に挿入された2個のトランジスタTr32、Tr33は、ゲートにそれぞれ入力される制御信号P及び制御信号P* によりON・OFFされる。
この基準バイアス電圧生成回路23では、ダイオード接続されたトランジスタTr31の個数をn、トランジスタTr31のしきい値をVth31、電源Vddと接地Vss間電圧をVDとすると、
n×Vth31<VD
となるように個数n及び電圧VDが選択される。このとき、各トランジスタTr31に印加されるソース・ゲート(ドレイン)間電圧は、VD/nとなりこれは各トランジスタTr31のしきい値Vth31より小さい。このため、トランジスタTr31にはサブスレッショルド電流しか流れない。従って、この基準バイアス電圧生成回路23は微小なサブスレッショルド電流で動作する極めて消費電力の少ない電圧発生回路として動作する。ノードN3に出力される基準バイアス電圧Vcbは、ノードN3と接地Vss間にn1個のトランジスタTr31が直列接続されている場合、
Vcb=VD×n1/n
である。一個のトランジスタTr31に加わる電圧はVD/nであり、しきい値電圧より小さいので、この基準バイアス電圧生成回路23によると基準バイアス電圧Vcbをこのしきい値電圧より小さな電圧を単位として精密に制御することができる。なお、ここではトランジスタTr33、Tr32を考慮しなかったが、これらのトランジスタTr33、Tr32による電圧降下を考慮してより精密に制御することもできる。
また、トランジスタTr31の直列接続に代えて、高抵抗の分圧抵抗を用いることもできる。
バッファ回路22は、ゲート及びソースが共通に接続されたnMOSトランジスタTr21及びpMOSトランジスタ22から構成されるソースホロワを含み、そのソースホロワと電源Vdd及び接地VssとはそれぞれpMOSトランジスタTr23及びnMOSトランジスタTr24を介して接続されている。このトランジスタTr23、Tr24のゲートにはそれぞれ制御信号P及びP* が入力され、制御信号PによりON・OFFされる。
このバッファ回路22は、基準バイアス電圧生成回路23が出力する基準バイアス電圧Vcbが入力され、これをインピーダンス変換して低出力インピーダンスの外部バイアス電圧V2としてセルフバイアス増幅回路10AのノードN1へ出力する。
より詳しくは、バッファ回路22の出力端(ノードN1)の電圧と入力端(ノードN3)との電圧差が、ソースホロワを構成するトランジスタTr21、Tr22のしきい値より大きい場合、トランジスタTr21、Tr22はソースホロワとして動作する。他方、バッファ回路22の出力端の電圧と入力端との電圧差が、トランジスタTr21、Tr22のしきい値より小さい場合、トランジスタTr21、Tr22はOFFされてバッファ回路22には電流が流れずその入出力は高インピーダンスになる。
従って、動作時と待機時との間の移行時のノードN1の電圧差(ステップ電圧)が大きくトランジスタTr21、Tr22のしきい値を超えるときは、ノードN1はソースホロワにより急速に充放電される。そして、ノードN1が充放電され、ノードN1の電圧と基準バイアス電圧Vcbとの差電圧がトランジスタTr21、Tr22のしきい値より小さくなると、バッファ回路の動作は停止し入出力は高インピーダンスになる。このように、バッファ回路22は動作時においても、移行時の初期にのみ動作し、ノードN1の電圧が充放電された後は自動的に動作を停止するので、バッファ回路24の消費電力は非常に小さい。その一方で、移行時にはノードN1を急速に充放電するので、移行時の起動時間は短い。
なお、基準バイアス電圧発生回路23の出力インピーダンスは通常は非常に高い。このため、これを直接セルフバイアス回路10AのノードN1に入力したのでは動作時と待機時との移行の際のノードN1の充放電が遅くなる。バッファ回路22はソースホロワなので、内部抵抗が低い電源として外部バイアス電圧を出力することができる。これにより、待機時のノードN1の電圧がいつもほぼ一定に保持され、移行時のステップ電圧を小さく充放電時間を短くすることができる。また、低出力インピーダンスのバイアス電圧V2により急速に充放電される。従って、移行時の遷移期間(立ち上がり時間Tu及び立ち下がり時間Td)が短く無用な消費電力を少なくすることができる。
上述した基準バイアス電圧発生回路23及びバッファ回路22は、制御信号PがHレベル、制御信号P* がLレベルになる動作時にはトランジスタTr32、Tr33、Tr23、Tr24がOFFになり、電源Vdd及び接地Vssから切り離される。一方、制御信号PがLレベル、制御信号P* がHレベルになる待機時には、トランジスタTr32、Tr33、Tr23、Tr24がONになり、電源Vdd及び接地Vssと接続されてノードN1に外部バイアス電圧V2が印加される。このように、動作時には電源Vdd及び接地Vssから切り離されるので、この間の電力消費が回避される。また、電源Vdd及び接地Vssから切り離されたバッファ回路の入出力は高インピーダンスになるので、バッファ回路の出力を直接ノードN1に接続しても、セルフバイアス増幅回路10Aの動作に影響を与えない。
図3は本発明の第3実施形態回路図であり、外部バイアス回路の構成を表している。本発明の第3実施形態は、一つの基準バイアス電圧を複数のセルフバイアス増幅回路10Aへ供給する入力増幅回路12に関する。
図3を参照して、第3実施形態に係る入力増幅回路12は、複数のセルフバイアス増幅回路10Aを有し、各セルフバイアス増幅回路10A毎にバッファ回路22が設けられている。本実施形態のセルフバイアス増幅回路10A及びバッファ回路22はそれぞれ第1実施形態のセルフバイアス増幅回路10A及び第2実施形態のバッファ回路22と同じである。
各バッファ回路22の出力は対応するセルフバイアス増幅回路10AのノードN1に接続され、バッファ回路22へ入力された基準バイアス電圧Vcbをインピーダンス変換した外部バイアス電圧V2をノードN1へ供給する。
基準バイアス電圧Vcbは、一つの電圧源、例えば基準バイアス電圧入力端子6を介して外部から供給される。必要ならば、半導体装置の内部に第2実施形態例に示す基準バイアス電圧生成回路23を一つ設けて、外部からの基準バイアス電圧Vcbの供給を不要とすることもできる。
本実施形態によれば、複数の入力信号をそれぞれ増幅する入力増幅回路12であっても、基準バイアス電圧生成回路23を省略し又は一つのみ設けることで足りるから回路規模を小さくすることができる。
上述した本明細書には、下記付記記載の発明が開示されている。
(付記1)待機時に入力端が高インピーダンスになり、動作時に前記入力端が動作点電圧にセルフバイアスされるセルフバイアス増幅回路を備えた入力増幅回路において、
前記動作点電圧にほぼ等しい外部バイアス電圧を、前記待機時に前記入力端へ印加し、かつ前記動作時に前記入力端から切り離す外部バイアス回路を備えたことを特徴とする入力増幅回路。
(付記2)前記外部バイアス回路は、電源と接地間に、前記電源側から第1pMOSトランジスタ、第1nMOSトランジスタ、第2pMOSトランジスタ及び第2nMOSトランジスタの順序で直列に接続されたトランジスタの直列接続を含むバッファ回路を有し、
前記第1nMOSトランジスタ及び前記第2pMOSトランジスタは、前記第1nMOSトランジスタ及び前記第2pMOSトランジスタのゲートに印加された基準バイアス電圧を、前記第1nMOSトランジスタと前記第2pMOSトランジスタの接続ノードから前記入力端へ出力するソースホロワ回路を構成し、
前記第1pMOSトランジスタ及び前記第2nMOSトランジスタは、前記第1pMOSトランジスタ及び前記第2nMOSトランジスタのゲートに印加される制御信号に基づいてオン・オフされ、前記ソースホロワ回路を前記電源及び前記接地に接続し又は切り離すスイッチ回路を構成することを特徴とする付記1記載の入力増幅回路。
(付記3)ダイオード接続された複数のpMOSトランジスタ又はnMOSトランジスタを、前記電源と前記接地間に順方向の直列接続となるように接続し、前記直列接続の中間点から前記基準バイアス電圧を出力する基準バイアス電圧生成回路を備えたことを特徴とする付記22記載の入力増幅回路。
(付記4)前記電源と前記接地間に接続する高抵抗の分圧抵抗により前記電源電圧を分圧して前記バイアス電圧を生成する基準バイアス電圧生成回路を備えたことを特徴とする付記2記載の入力増幅回路。
(付記5)外部から入力された前記基準バイアス電圧を前記バイアス回路へ供給することを特徴とする付記2記載の入力増幅回路。
(付記6)前記セルフバイアス増幅回路は、CMOSインバータ回路の出力を帰還抵抗を介して前記入力端に帰還する帰還増幅回路と、前記待機時に前記CMOSインバータ回路を前記CMOSインバータ回路の電源及び接地から切り離すスイッチ回路とを有することを特徴とする付記1、2、3、4又は5記載の入力増幅回路。
本発明を集積回路の入力増幅回路に適用することで、消費電力が少なくかつ待機時から動作時の立ち上がり時間が短い半導体装置を実現することができる。
本発明の第1実施形態による入力増幅回路の回路図
本発明の第2実施形態回路図
本発明の第3実施形態回路図
本発明の第1実施形態による入力増幅回路のバイアス電圧波形図
CMOSインバータ回路図
従来のセルフバイアス入力増幅回路回路図
従来の入力増幅回路(その1)回路図
従来の入力増幅回路(その2)回路図
従来の入力増幅回路(その3)回路図
従来の入力増幅回路(その4)回路図
従来の入力増幅回路セルフバイアス電圧波形図
従来の入力増幅回路外部バイアス電圧波形図
符号の説明
1、35 反転増幅器
1a 入力
1b 出力
1c 電源端子
1d 接地端子
1e pMOSトランジスタ
1f nMOSトランジスタ
3 入力端
4 出力端
5 入力信号源
6 基準バイアス電圧入力端子
10、11、12、30〜34 入力増幅回路
10A セルフバイアス増幅回路
20 外部バイアス回路
21 バイアス電圧発生回路
22 バッファ回路
23 基準バイアス電圧生成回路
Cp 容量
N1、N2、N3 ノード
P、P* 制御信号
rh 高抵抗
RM 帰還抵抗
Tr1、Tr4、Tr5、Tr8、Tr14、Tr15、Tr21、Tr24、Tr31、Tr33 nMOSトランジスタ
Tr2、Tr3、Tr9、Tr13、Tr22、Tr23、Tr32 pMOSトランジスタ
Vcb 基準バイアス電圧
Vdd 電源
Vss 接地
Vin 入力信号
V1 (ノードN1の)電圧
V2 外部バイアス電圧
Vo 動作点電圧