CN110297517B

CN110297517B - 基准电压产生电路

Info

Publication number: CN110297517B
Application number: CN201910116610.0A
Authority: CN
Inventors: 佐野稔
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2018-03-23
Filing date: 2019-02-15
Publication date: 2022-05-03
Anticipated expiration: 2039-02-15
Also published as: KR20190111747A; CN110297517A; US20190294194A1; US10503195B2; TW201941014A; JP6966367B2; JP2019168933A

Abstract

本发明涉及基准电压产生电路。本发明提供电路规模小且功耗小的基准电压产生装置。基准电压产生电路是，一种基准电压产生电路，具有稳定化电容，将所述稳定化电容的两端的电压作为输出电压输出，所述基准电压产生电路具备：基准电压电路、电压感测电路、电流源电路、以及控制电路，所述电流源电路被构成为生成在所述输出电压比感测电压低的情况下生成的第一电流和在所述输出电压与所述感测电压相同或比所述感测电压高的情况下生成的第二电流，所述第一电流比所述第二电流大，所述电压感测电路具有一个晶体管或级数比所述基准电压电路少的共源共栅连接的晶体管。

Description

基准电压产生电路

技术领域

本发明涉及基准电压产生电路。

背景技术

可穿戴设备等所代表的随身携带的电子设备为小型，因此，装载的电池的容量为小容量的情况较多。关于随身携带的电子设备，在较多的情况下，电池的容量为小容量，因此，要求装载于这些电子设备的电子电路为小型且低消耗电流。

装载于这些电子设备的电子电路存在以下情况：为了进行低消耗电流工作而仅在使用时为通常工作状态并且在未使用时为非工作状态，由此，谋求省功率化。进而，在使用时，也存在以下情况：高速地切换通常工作状态和非工作状态即利用间歇工作谋求在通常工作状态时的电子电路的进一步的省功率化。

此外，关于以低消耗电流进行工作的电子电路内的基准电压产生电路，预先考虑受到外来噪声等，为了输出的稳定化目的，通常附加稳定化电容。

可是，进行间歇工作的基准电压产生电路当从非工作状态向通常工作状态转移时以小电流对稳定化电容进行充电，因此，需要时间直到基准电压产生电路的输出为稳定状态。考虑这样的情况，考虑对稳定化电容进行急速充电的电路。

在图7中示出以往的基准电压产生电路1。以往的基准电压产生电路1由基准电压电路2、稳定化电容3、基准电压急速稳定器4、停止电路5、副基准电压电路6、比较器7构成。在以往的基准电压产生电路中具备在从非工作状态向通常工作状态转移时急速地对稳定化电容进行充电而在变为稳定电压的情况下自动地停止急速充电工作的功能。

现有技术文献

专利文献

专利文献1：日本特开2004-280805号公报。

发明内容

发明要解决的课题

可是，在以往的基准电压产生电路中需要用于将基准电压电路与副基准电压电路比较的比较器。为了实现基准电压产生电路的高速启动，需要高速工作的比较器，招致比较器的电路规模的增加和消耗电流的增大。本发明的目的在于提供电路规模小且功耗小的基准电压产生装置。

用于解决课题的方案

采用了一种基准电压产生电路，具备电流源电路、稳定化电容、基准电压电路、电压感测电路和控制电路，电流源电路生成对稳定化电容进行充电的电流，基准电压电路将被充电的稳定化电容的两端的电压设定为基准电压，将稳定化电容的两端的电压作为输出电压输出，所述基准电压产生电路的特征在于，控制电路对基准电压生成电路的非工作状态和工作状态进行切换，电压感测电路的感测电压比基准电压低，电流源电路基于由电压感测电路感测出的结果来使由电流源电路生成的电流变化，关于由电流源电路生成的电流，输出电压比感测电压低时的电流比输出电压为比感测电压高的电压时的电流大，基准电压电路具有共源共栅连接的晶体管，电压感测电路具有一个晶体管或级数比基准电压电路少的共源共栅连接的晶体管。

发明效果

根据本发明的基准电压产生电路，得到能够高速地进行间歇驱动工作的基准电压产生电路，因此，能够进行小型电子设备的低消耗电流工作。

附图说明

图1是示出第一实施方式的基准电压产生电路的结构的框图。

图2是示出第一实施方式的基准电压产生电路的结构的电路图。

图3是示出第一实施方式的基准电压产生电路的工作的时间图图。

图4是示出第二实施方式的基准电压产生电路的主要部的结构的电路图。

图5是示出第三实施方式的基准电压产生电路的主要部的结构的电路图。

图6是示出第四实施方式的基准电压产生电路的主要部的结构的电路图。

图7是示出以往的基准电压产生电路的结构的图。

具体实施方式

<第一实施方式>

图1是示出本发明的第一实施方式中的基准电压产生电路10的结构的框图。本实施方式的基准电压产生电路10具备输入端子EN、输出端子OUT、电压感测电路100、基准电压电路200、稳定化电容300、电流源电路400、电流镜电路500、锁存电路600以及控制电路700。本实施方式的基准电压产生电路10根据输入到输入端子EN的控制信号而当控制信号被输入到输入端子EN时对非工作状态和通常工作状态进行切换。

输入端子EN连接于控制电路700。控制电路700经由节点N1连接于电压感测电路100、电流镜电路500和锁存电路600，经由节点N2连接于电流源电路400和电流镜电路500，经由节点N3连接于输出端子OUT、电压感测电路100、基准电压电路200、稳定化电容300和电流镜电路500，进而通过另外的布线与电流源电路400连接。电流源电路400与锁存电路600连接。

使用图2来对第一实施方式的基准电压产生电路10的结构的细节进行说明。

电压感测电路100具备增强型的NMOS晶体管11。在NMOS晶体管11中，漏极经由节点N1连接于反相器61的输入，源极连接于第二电源端子（VSS），栅极经由节点N3连接于稳定化电容300的一个端子和输出端子OUT。

基准电压电路200具备增强型的NMOS晶体管21、22。在NMOS晶体管22中，漏极和栅极连接于节点N3，源极连接于NMOS晶体管21的漏极。在NMOS晶体管21中，栅极连接于节点N3，源极连接于第二电源端子（VSS）。

稳定化电容300的另一个端子连接于第二电源端子（VSS）。

电流源电路400具备耗尽型的NMOS晶体管41、42和增强型的NMOS晶体管43。在耗尽型的NMOS晶体管41中，漏极经由节点N2连接于PMOS晶体管51的漏极，栅极连接于第二电源端子（VSS），源极连接于耗尽型的NMOS晶体管42的漏极和NMOS晶体管43的漏极。在耗尽型的NMOS晶体管42中，栅极连接于第二电源端子（VSS），源极连接于NMOS晶体管72的漏极和NMOS晶体管43的源极。NMOS晶体管43的栅极与反相器62的输出连接。

电流镜电路500具备增强型的PMOS晶体管51、52、53。在PMOS晶体管51中，源极连接于第一电源端子（VDD），栅极和漏极连接于节点N2。在PMOS晶体管52中，源极连接于第一电源端子（VDD），栅极连接于节点N2，漏极连接于节点N3。在PMOS晶体管53中，源极连接于第一电源端子（VDD），栅极连接于节点N2，漏极连接于节点N1。

锁存电路600具备反相器61、62和增强型的NMOS晶体管63。反相器61的输入连接于节点N1和NMOS晶体管63的漏极。反相器61的输出连接于反相器62的输入和NMOS晶体管63的栅极。反相器62的输出连接于NMOS晶体管43的栅极。NMOS晶体管63的源极连接于第二电源端子（VSS）。

控制电路700具备反相器71、增强型的NMOS晶体管72、73和增强型的PMOS晶体管74、75。反相器71的输入与输入端子EN、NMOS晶体管72的栅极和PMOS晶体管74、75的栅极连接。反相器71的输出连接于NMOS晶体管73的栅极。在NMOS晶体管73中，漏极连接于节点N3，源极连接于第二电源端子（VSS）。在NMOS晶体管72中，栅极连接于输入端子EN，漏极连接于耗尽型的NMOS晶体管42的源极和NMOS晶体管43的源极，源极连接于第二电源端子（VSS）。在PMOS晶体管74中，栅极连接于输入端子EN，漏极连接于节点N2，源极连接于第一电源端子（VDD）。在PMOS晶体管75中，栅极连接于输入端子EN，漏极连接于节点N1，源极连接于第一电源端子（VDD）。

接着，使用图3来对本实施方式的基准电压产生电路10的工作进行说明。在图3中，横轴表示时间，在纵轴，输出端子OUT表示电压，输入端子EN和反相器62的输出表示逻辑电平。在时间t0处，向输入端子EN输入L电平，基准电压产生电路10为非工作状态。也就是说，关于NMOS晶体管73，经由反相器71向栅极输入H电平而为导通状态，输出端子OUT的电位为第二电源端子（VSS）电压电平。关于NMOS晶体管72，向栅极输入L电平而为截止状态，此外，关于PMOS晶体管74，向栅极输入L电平而为导通状态，在电流源电路400中不流动电流。关于PMOS晶体管75，向栅极输入L电平而为导通状态，锁存电路600的输入为H电平。关于NMOS晶体管43，利用锁存电路600的反相器62的输出向栅极输入H电平而为导通状态，将电流源电路400的耗尽型的NMOS晶体管42的漏极-源极间短路。

当接着在时间t1处向输入端子EN输入H电平时，基准电压产生电路10为通常工作状态。NMOS晶体管73将输出端子OUT的电位维持为第二电源端子（VSS）电压电平直到经由反相器71向栅极输入L电平。NMOS晶体管73通过被向栅极输入L电平而为截止状态，将输出端子OUT的电位与第二电源端子（VSS）电压电平断开。关于NMOS晶体管72，向栅极输入H电平而为导通状态，此外，关于PMOS晶体管74，向栅极输入H电平而为截止状态，在电流源电路400中流动电流。将基于电流源电路400的电流通过电流镜电路500向基准电压电路200和稳定化电容300供给，稳定化电容300的充电开始，输出端子OUT的电压开始上升。此时，锁存电路600的反相器62的输出为H电平的状态，以便锁存电路600为保持输入端子EN为L电平时的结果的状态。因此，在电流源电路400中，耗尽型的NMOS晶体管42的漏极-源极间被NMOS晶体管43短路，仅通过耗尽型的NMOS晶体管41进行工作。当将仅通过耗尽型的NMOS晶体管41进行工作的第一状态与通过由耗尽型的NMOS晶体管41、42构成的共源共栅（cascode）连接电路进行工作的第二状态相比时，在第一状态下在电流源电路400中流动的第一电流与在第二状态下流动的第二电流相比更大。在电流源电路400中流动的电流增大的结果是，由于稳定化电容300被急速地充电，所以输出端子OUT的电压急上升。

当在时间t2处输出端子OUT的电压为作为电压感测电路100的感测电压的阈值电压V1以上时，电压感测电路100将输出反转，使锁存电路600的反相器62的输出向L电平反转，使NMOS晶体管43为截止状态。NMOS晶体管43为截止状态的结果是，电流源电路400通过由耗尽型的NMOS晶体管41、42构成的共源共栅连接电路进行工作，在电流源电路400中流动的电流即第二电流减少。通过电流镜电路500对稳定化电容300进行充电的电流也变小，输出端子OUT的电压缓慢地上升。当输出端子OUT的电压到达由基准电压电路200设定的输出电压VREF时，基准电压电路200的NMOS晶体管21、22导通，输出端子OUT输出由基准电压电路200设定的输出电压VREF。

在此，电压感测电路100仅由NMOS晶体管11构成，因此，在该NMOS晶体管11的阈值电压不产生背栅（back gate）效应。基准电压电路200中的NMOS晶体管21、22构成共源共栅连接电路，因此，在晶体管21、22的阈值电压产生背栅效应。因此，如图3的时间图所示那样，能够进行以下感测：与阈值电压V1相等且由电压感测电路100感测的感测电压比基准电压电路200的输出电压VREF低，输出端子OUT的电压上升到输出电压VREF附近。

此外，电压感测电路100为由NMOS晶体管11构成的源极接地电路，在感测基准电压之前，从电流镜电路500供给的偏置电流增加，由此，实现了基准电压感测工作的高速响应。

此外，在本实施方式中，关于电压感测电路的晶体管和基准电压电路的晶体管，考虑了使用相同的特性的晶体管的结构，但是，由电压感测电路的晶体管的阈值低且基准电压电路的晶体管的阈值高的特性不同的晶体管的组合构成也可。

此外，对于基准电压产生电路10，调换NMOS晶体管和PMOS晶体管来做成正负的极性相反的基准电压产生电路也可。

<第二实施方式>

图4示出第二实施方式的基准电压产生电路（以下，为“第二基准电压产生电路”。）中的基准电压电路200a和电压感测电路100a。第二基准电压产生电路除了基准电压电路200a和电压感测电路100a之外具有与基准电压产生电路10（图2）同样的结构。基准电压电路200a通过将基准电压电路200（图2）的晶体管替换为增强型的NMOS晶体管21、22、23的3级共源共栅连接电路来得到。电压感测电路100a通过将电压感测电路100（图2）的晶体管替换为增强型的NMOS晶体管11、12的2级共源共栅连接电路来得到。

在NMOS晶体管23中，漏极和栅极连接于节点N3，源极连接于NMOS晶体管22的漏极。在NMOS晶体管22中，栅极连接于节点N3，源极连接于NMOS晶体管21的漏极。在NMOS晶体管21中，栅极连接于节点N3，源极连接于第二电源端子（VSS）。

在NMOS晶体管11中，漏极经由节点N1（图2）连接于反相器61（图2）的输入，源极连接于NMOS晶体管12的漏极，栅极经由节点N3连接于稳定化电容300的一个端子和输出端子OUT（图2）。在NMOS晶体管12中，源极连接于第二电源端子（VSS），栅极经由节点N3连接于稳定化电容300的一个端子和输出端子OUT。

与基准电压电路的共源共栅连接的级数相比电压感测电路的共源共栅连接的级数越少，则能够使用与由基准电压电路生成的基准电压相比越低的电压进行电压感测。本实施方式的基准电压产生电路的工作与第一实施方式相同，因此，省略说明。

<第三实施方式>

图5示出第三实施方式的基准电压产生电路（以下，为“第三基准电压产生电路”。）中的电流源电路400a。第三基准电压产生电路除了电流源电路400a之外具有与基准电压产生电路10（图2）同样的结构。电流源电路400a通过将电流源电路400（图2）的耗尽型的NMOS晶体管41、42（图2）替换为耗尽型的PMOS晶体管44、45并且将PMOS晶体管44、45的栅极连接于节点N2（图2）来得到。本实施方式的基准电压产生电路的工作与第一实施方式相同，因此，省略说明。

<第四实施方式>

图6示出第四实施方式的基准电压产生电路（以下，为“第四基准电压产生电路”。）中的电流源电路400b。第四基准电压产生电路除了电流源电路400b之外具有与基准电压产生电路10（图2）同样的结构。电流源电路400b通过使电流源电路400（图2）的耗尽型的NMOS晶体管41、42（图2）为耗尽型的NMOS晶体管41、42a、42b、…、42n并且使短路的共源共栅连接的级数为2级以上来得到。

在耗尽型的NMOS晶体管41中，漏极经由节点N2（图2）连接于PMOS晶体管51（图2）的漏极，栅极连接于第二电源端子（VSS）（图2），源极连接于耗尽型的NMOS晶体管42a的漏极和NMOS晶体管43的漏极。在耗尽型的NMOS晶体管42a中，栅极连接于第二电源端子（VSS），源极连接于耗尽型的NMOS晶体管42b的漏极。在耗尽型的NMOS晶体管42b中，栅极连接于第二电源端子（VSS），源极连接于与耗尽型的NMOS晶体管42b相邻的下一级的耗尽型的NMOS晶体管的漏极。以下，栅极连接于第二电源端子（VSS），源极连接于其下一级的耗尽型的NMOS晶体管的漏极。在作为共源共栅连接的最终级的耗尽型的NMOS晶体管42n中，栅极连接于第二电源端子（VSS），源极连接于NMOS晶体管72（图2）的漏极和NMOS晶体管43的源极。

本实施方式的基准电压产生电路的工作与第一实施方式相同，因此，省略说明。本实施方式的基准电压产生电路与共源共栅连接的级数为1级时相比较，能够更进一步削减对稳定化电容300进行急速充电后的通常工作状态的消耗电流。

附图标记的说明

10 基准电压产生电路

100 电压感测电路

200 基准电压电路

300 稳定化电容

400 电流源电路

500 电流镜电路

600 锁存电路

700 控制电路

1 基准电压产生电路

2 基准电压电路

3 稳定化电容

4 基准电压急速稳定器

5 停止电路

6 副基准电压电路

7 比较器。

Claims

1.一种基准电压产生电路，具有稳定化电容，将所述稳定化电容的两端的电压作为输出电压输出，所述基准电压产生电路的特征在于，具备：

基准电压电路，具有共源共栅连接的晶体管，将被充电的所述稳定化电容的两端的电压设定为基准电压；

电压感测电路，感测的感测电压比所述基准电压低；

电流源电路，生成对所述稳定化电容进行充电的电流，根据所述输出电压是否比由所述电压感测电路感测的感测电压低来使生成的电流的大小变化；以及

控制电路，对所述基准电压生成电路的非工作状态和工作状态进行切换，

所述电流源电路被构成为生成在所述输出电压比所述感测电压低的情况下生成的第一电流和在所述输出电压与所述感测电压相同或比所述感测电压高的情况下生成的第二电流，所述第一电流比所述第二电流大，

所述电压感测电路具有一个晶体管或级数比所述基准电压电路少的共源共栅连接的晶体管。

2.根据权利要求1所述的基准电压产生电路，其特征在于，所述电流源电路具有共源共栅连接的耗尽型的晶体管，利用所述电压感测电路的输出来将所述共源共栅连接的至少一个耗尽型的晶体管的源极-漏极间短路。