JP3960015B2 - 電源回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現するようにした電源回路に関するものである。
【０００２】
【従来の技術】
近年、省エネルギーという観点から、携帯機器等の分野では、細かくモード制御を行って、電力削減を図るようになってきた。低消費電力モードでは、たとえ数ｍＷの微小電力でも削減をすることが必須となってきた。しかし、その一方で、低消費電力モードから通常動作モードへの切り替え時間は従来以上の高速化が求められている。
【０００３】
以下に従来の省電力タイプの電源回路について説明する。
【０００４】
図３は従来から知られている省電力タイプの電源回路の一般的な構成である。図３において、１はＶｃｃ電源端子、２はＧＮＤ端子、３は低消費電力モードと通常動作モードとを制御するモード制御回路、４はカレントミラー回路、１２は電源の電圧変動と温度変動に依存せず高精度な一定電圧を発生する電圧源回路、６は基準電圧１２で発生した電圧をバッファーし負荷を駆動する増幅器、７は出力端子である。従来の電源回路では低消費電力モードと通常動作モードとを制御するモード切り替え用のＭＯＳトランジスタＭ４はＶｃｃ電源端子１に接続されている。
【０００５】
まず、電圧源回路１２について説明する。電圧源回路１２は、基本的なバンドギャップ回路より構成されている。コレクタ・ベース間を接続しエミッタを抵抗４を介して接地したＮＰＮトランジスタＱ３と、ＮＰＮトランジスタＱ３のベースとベースを共通に接続したエミッタ接地のＮＰＮトランジスタＱ４より構成されている。ここで、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４のエミッタ面積比をＮ：１とする。ＮＰＮトランジスタＱ３のコレクタにつながる抵抗Ｒ３は増幅器６の入力端子につながる。ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４のエミッタ面積比や抵抗Ｒ４と抵抗Ｒ３の比を調整することによって、増幅器６の出力端子７から出力される電圧は、Ｖｃｃ電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。また発振止め容量Ｃ１の一方の端子は、ＮＰＮトランジスタＱ３のベースとＮＰＮトランジスタＱ４のベースに接続され、他方の端子はＧＮＤ端子２に接続されている。
【０００６】
次にカレントミラー回路４について説明する。カレントミラー回路４の入力側のトランジスタはコレクタ・ベースを接続したＰＮＰトランジスタＱ２であり、ＰＮＰトランジスタＱ２のベースに並列にＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ６のベースが接続されている。ＰＮＰトランジスタＱ１のコレクタは抵抗Ｒ３を介してＮＰＮトランジスタＱ３のコレクタに接続され、ＰＮＰトランジスタＱ６のコレクタは出力端子９に接続される。抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ５の一端をＶｃｃ電源端子１に接続し、他端をそれぞれＰＮＰトランジスタＱ１のエミッタ、ＰＮＰトランジスタＱ２のエミッタ、ＰＮＰトランジスタＱ６のエミッタに接続することにより、ＰＮＰトランジスタＱ１のコレクタ、ＰＮＰトランジスタＱ２のコレクタ、ＰＮＰトランジスタＱ６のコレクタに流れる電流のミラー比を１に近づけることが可能となり、高精度のカレントミラー回路を実現できる。
【０００７】
省電力モードでは、モード制御回路３から送られてきた制御信号により、ＭＯＳトランジスタＭ４が遮断すると、電圧源回路１２には、全く電流が流れず、消費電力は０となる。
【０００８】
通常動作モードでは、モード制御回路３から送られてきた制御信号により、ＭＯＳトランジスタＭ４が導通し、ＮＰＮトランジスタＱ３に流れる電流Ｉ６とＮＰＮトランジスタＱ４に流れる電流Ｉ７は等しく、次式で示される。
【０００９】
I6＝I7＝(kT/q)×[ln(N/1)]×(1/R4)
【００１０】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、低消費電力モードでは電力削減ができるものの、低消費電力モードから通常動作モードへの切り替え時間が非常に長いという欠点を有していた。以下にその動作説明をする。
【００１１】
まず、低消費電力モードでは、ＮＰＮトランジスタＱ３に流れる電流Ｉ６とＮＰＮトランジスタＱ４に流れる電流Ｉ７が０であるため、ＮＰＮトランジスタＱ３のベース電位とＮＰＮトランジスタＱ４のベース電位が０となり、発振止め容量Ｃ１には、全く電荷が蓄積されていない。また各素子の寄生容量にも全く電荷が蓄積されていない。
【００１２】
次に、通常動作モードになると、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４には電流が流れ始め、発振止め容量Ｃ１や各素子の寄生容量には、通常動作モードに完全に落ち着くまで電荷が蓄積され続ける。発振止め容量Ｃ１の容量値や電流値などにもよるが、一般に、低消費電力モードから通常動作モードへの切り替え時間は数μｓｅｃもの時間を要してしまい、非常に長いという欠点を有していた。
【００１３】
本発明は上記従来の問題点を解決するもので、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため本発明の電源回路は、コレクタ・ベース間を接続しエミッタを第１の抵抗を介して接地した第１のトランジスタと、前記第１のトランジスタのベースとベースを共通に接続したエミッタ接地の第２のトランジスタと、前記第２のトランジスタのベース・エミッタ間に接続された容量と、前記第２のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、前記第１のトランジスタのコレクタに一端を接続し、他端に前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第２の抵抗と、コレクタ・エミッタ間が前記第２のトランジスタのそれらと並列に接続された第３のトランジスタと、前記第２のトランジスタのベースと前記第３のベースとの間の導通状態をスイッチするスイッチ手段と、低消費電力モード時に前記スイッチ手段を導通させ、通常動作モード時に前記スイッチ手段を遮断するモード制御回路とを備え、前記第２の抵抗の一端から出力電圧として取り出す構成としている。
【００１５】
この構成により、低消費電力モードには第３のトランジスタにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる。
【００１６】
また、他の構成の電源回路は、コレクタ・ベース間を接続しエミッタを第１の抵抗を介して接地した第１のトランジスタと、第１のトランジスタのベースとベースを共通に接続したエミッタ接地の第２のトランジスタと、前記第２のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、前記第１のトランジスタのコレクタに一端を接続し、他端に前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第２の抵抗と、前記第１の抵抗の抵抗値を大と小とに切り換えるスイッチ手段と、前記スイッチ手段を制御して第１の抵抗の抵抗値を低消費電力モード時には大とし、通常動作モード時には小とするモード制御回路とを備え、前記第２の抵抗の一端から出力電圧として取り出す構成である。
【００１７】
請求項３記載の電源回路と請求項４記載の電源回路によれば、請求項１や請求項２と同様な効果がある。
【００１８】
【発明の実施の形態】
以下本発明の第１の実施形態について、図面を参照しながら説明する。図１は本発明の第１の実施形態における、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる電源回路である。図１において、モード制御回路３、カレントミラー回路４、増幅器６は従来例に示す図３と同じ構成をしている。
【００１９】
電圧源回路５は、コレクタ・ベース間を接続しエミッタを抵抗４を介して接地したＮＰＮトランジスタＱ３と、ＮＰＮトランジスタＱ３のベースとベースを共通に接続したエミッタ接地のＮＰＮトランジスタＱ４と、コレクタ・エミッタ間がＮＰＮトランジスタＱ４のそれらと並列に接続し、ＮＰＮトランジスタＱ４のベースに、モード切り替え用のＭＯＳトランジスタＭ１を介してベースが接続したＮＰＮトランジスタＱ５と、ＮＰＮトランジスタＱ５のベースとＧＮＤとの間に設けられたモード切り替え用のＭＯＳトランジスタＭ２とを備えたものである。ＭＯＳトランジスタＭ１のゲートはモード制御回路３に接続され、ＭＯＳトランジスタＭ２のゲートは、インバーター８を介してモード制御回路３に接続される。ここで、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４とＮＰＮトランジスタＱ５のエミッタ面積比をＮ：１：Ｍとする。抵抗Ｒ３の一方の端子はＮＰＮトランジスタＱ３のコレクタにつながり、他方の端子は増幅器６の入力端子につながる。通常動作モードでは、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４のエミッタ面積比や抵抗Ｒ４と抵抗Ｒ３の比を調整することによって、増幅器６の出力端子７から出力される電圧は、Ｖｃｃ電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。また発振止め容量Ｃ１の一方の端子は、ＮＰＮトランジスタＱ３のベースとＮＰＮトランジスタＱ４のベースに接続され、他方の端子はＧＮＤ端子２に接続されている。
【００２０】
以上のように構成された電圧源回路５について、以下その動作を説明する。
【００２１】
まず、低消費電力モードでは、モード制御回路３から送られてきた制御信号により、スイッチ手段１０を構成するＭＯＳトランジスタＭ１は導通し、ＭＯＳトランジスタＭ２は遮断する。このため、ＮＰＮトランジスタＱ５はＯＮする。このとき、ＮＰＮトランジスタＱ４に流れる電流Ｉ２と ＮＰＮトランジスタＱ５に流れる電流Ｉ３の総和とＮＰＮトランジスタＱ３に流れる電流Ｉ１は等しく、その関係は次式で示される。
【００２２】
I1＝I2＋I3＝(kT/q)×[ln(N/(1＋M))]×(1/R4)
ＮＰＮトランジスタＱ４のエミッタ面積とＮＰＮトランジスタＱ５ のエミッタ面積の総和とＮＰＮトランジスタＱ３のエミッタ面積の比（Ｎ／（１＋Ｍ））を１に近づけることにより、Ｉ１＝Ｉ２＋Ｉ３は０ではないが、限りなく消費電力を０に近づけることができる。ここで、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４とＮＰＮトランジスタＱ５には若干電流が流れてＯＮしているため、ＮＰＮトランジスタＱ３のベース電位とＮＰＮトランジスタＱ４とＮＰＮトランジスタＱ５のベース電位は、拡散プロセスにも依るが０．７５Ｖ程度となり、発振止め容量Ｃ１には電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。ただし、この低消費電力モードにおける増幅器６の出力端子７から出力される電圧は、Ｖｃｃ電源端子１の電圧変動や温度変動によって変化してしまい、一定電圧となってはいないことに注意したい。
【００２３】
一方、通常動作モードとなり、モード制御回路３から送られてきた制御信号により、ＭＯＳトランジスタＭ１は遮断し、ＭＯＳトランジスタＭ２は導通する。このため、ＮＰＮトランジスタＱ５はＯＦＦする。このとき、ＮＰＮトランジスタＱ３に流れる電流Ｉ１とＮＰＮトランジスタＱ４に流れる電流Ｉ２は等しく、次式で示される。
【００２４】
I1＝I2＝(kT/q)×[ln(N/1)]×(1/R4)
また、この通常動作モードでのＮＰＮトランジスタＱ３に流れる電流Ｉ１とＮＰＮトランジスタＱ４に流れる電流Ｉ２は、低消費電力モードでのそれぞれに流れる電流に比べて大きいため、ＮＰＮトランジスタＱ３のベース電位とＮＰＮトランジスタＱ４のベース電位は、拡散プロセスにも依るが、省電力モードよりは若干大きな０．８０Ｖ程度となり、発振止め容量Ｃ１には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。
【００２５】
次に、低消費電力モードから通常動作モードへの切り替え時間について、以下にその動作説明をする。低消費電力モードでは、発振止め容量Ｃ１には０．７５Ｖ程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されていた。また、通常動作モードでは、発振止め容量Ｃ１には０．８０Ｖ程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されている。このため、低消費電力モードから通常動作モードへの切り替えの際は、発振止め容量Ｃ１への電荷注入や各素子の寄生容量への電荷注入は非常に少なくて済み、切り替え時間は非常に短くて、数１０ｎｓから数１００ｎｓの時間を要するのみである。
【００２６】
以上のように第１の実施形態によれば、ＮＰＮトランジスタＱ４のベースに、モード切り替え用のＭＯＳトランジスタＭ１を介してベースが接続したエミッタ接地のＮＰＮトランジスタＱ５と、ＮＰＮトランジスタＱ５のベースとＧＮＤとの間に設けられたモード切り替え用のＭＯＳトランジスタＭ２とを備えることにより、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる。
【００２７】
以下本発明の第２の実施形態について、図面を参照しながら説明する。図２は本発明の第２の実施形態における、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる電圧源回路である。図２において、モード制御回路３、カレントミラー回路４、増幅器６は従来例に示す図３や第１の実施形態で示す図１における構成と同じである。
【００２８】
電圧源回路１１は、抵抗Ｒ４の一方の端子とＧＮＤ端子２の間に設けられたモード切り替え用のＭＯＳトランジスタＭ３と、ＭＯＳトランジスタＭ３の両端と並列に接続された抵抗Ｒ６と、抵抗Ｒ４の他方の端子にエミッタが接続して、ベース・コレクタが接続したＮＰＮトランジスタＱ３と、ＮＰＮトランジスタＱ３のベースにベースが接続したエミッタ接地のＮＰＮトランジスタＱ４とを備えたものである。ＭＯＳトランジスタＭ３のゲートはモード制御回路に接続される。ここで、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４のエミッタ面積比をＮ：１とする。抵抗Ｒ３の一方の端子はＮＰＮトランジスタＱ３のコレクタにつながり、他方の端子は増幅器６の入力端子につながる。通常動作モードでは、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４のエミッタ面積比や抵抗Ｒ４と抵抗Ｒ３の比を調整することによって、増幅器６の出力端子７から出力される電圧は、Ｖｃｃ電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。また発振止め容量Ｃ１の一方の端子は、ＮＰＮトランジスタＱ３のベースとＮＰＮトランジスタＱ４のベースに接続され、他方の端子はＧＮＤ端子２に接続されている。
【００２９】
以上のように構成された電圧源回路１１について、以下その動作を説明する。まず、低消費電力モードでは、モード制御回路３から送られてきた制御信号により、ＭＯＳトランジスタＭ３は遮断する。このため、ＮＰＮトランジスタＱ３のエミッタは、抵抗Ｒ４と抵抗Ｒ６を介して接地されることになる。このとき、ＮＰＮトランジスタＱ３に流れる電流Ｉ４とＮＰＮトランジスタＱ４に流れる電流Ｉ５は等しく、次式で示される。
【００３０】
I4＝I5＝(kT/q)×[ln(N/1)]×(1/(R4＋R6))
抵抗Ｒ６を大きくすることにより、Ｉ４＝Ｉ５は０ではないが、限りなく消費電力を０に近づけることができる。また、ＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４には若干電流が流れてＯＮしているため、、ＮＰＮトランジスタＱ３のベース電位とＮＰＮトランジスタＱ４のベース電位は拡散プロセスにも依るが０．７５Ｖ程度となり、発振止め容量Ｃ１には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積された状態となっている。ただし、この低消費電力モードにおける増幅器６の出力端子７から出力される電圧は、Ｖｃｃ電源端子１の電圧変動や温度変動によって変化してしまい、一定電圧となってはいないことに注意したい。
【００３１】
一方、通常動作モードとなり、モード制御回路３から送られてきた制御信号により、ＭＯＳトランジスタＭ３は導通する。このとき、ＮＰＮトランジスタＱ３に流れる電流Ｉ４とＮＰＮトランジスタＱ４に流れる電流Ｉ５は等しく、次式で示される。
【００３２】
I4＝I5＝(kT/q)×[ln(N/1)]×(1/R4)
また、通常動作モードでのＮＰＮトランジスタＱ３に流れる電流Ｉ４とＮＰＮトランジスタＱ４に流れる電流Ｉ５は、低消費電力モードでのそれぞれに流れる電流に比べて大きいため、ＮＰＮトランジスタＱ３のベース電位とＮＰＮトランジスタＱ４のベース電位は、拡散プロセスにも依るが、省電力モードよりは若干大きな０．８０Ｖ程度となり、発振止め容量Ｃ１には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。
【００３３】
次に、低消費電力モードから通常動作モードへの切り替え時間について、以下にその動作説明をする。低消費電力モードでは、発振止め容量Ｃ１には０．７５Ｖ程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されていた。また、通常動作モードでは、発振止め容量Ｃ１には０．８０Ｖ程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されている。このため、低消費電力モードから通常動作モードへの切り替えの際は、発振止め容量Ｃ１への電荷注入や各素子の寄生容量への電荷注入は少なくて済み、切り替え時間は非常に短く、数１０ｎｓから数１００ｎｓの時間を要するのみである。
【００３４】
以上のように第２の実施形態によれば、抵抗Ｒ４とＧＮＤ端子２の間に設けられたモード切り替え用のＭＯＳトランジスタＭ３と、ＭＯＳトランジスタＭ３と並列に接続された抵抗Ｒ６とを備えることにより、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる。
【００３５】
なお、第１の実施形態では、電圧源回路５はＮＰＮトランジスタから構成されているとしたが、ＰＮＰトランジスタやＭＯＳトランジスタのサブストレートを利用したＮＰＮトランジスタやＰＮＰトランジスタから構成されるバンドギャップ回路としてもよいことは言うまでもない。また、発振止め容量Ｃ１がＮＰＮトランジスタのベースとＧＮＤ端子２の間に接続されるとしたが、発振を防止するために他の配線間に接続してもよいことは言うまでもない。また、省電力モードと通常動作モードを切り替えるスイッチ手段をスイッチ手段１０としたが、同等な効果を示す他のスイッチ手段を用いてもよいことは言うまでもない。第２の実施形態では、電圧源回路１１はＮＰＮトランジスタから構成されているとしたが、ＰＮＰトランジスタやＭＯＳトランジスタのサブストレートを利用したＮＰＮトランジスタやＰＮＰトランジスタから構成されるバンドギャップ回路としてもよいことは言うまでもない。また、発振止め容量Ｃ１がＮＰＮトランジスタのベースとＧＮＤ端子２の間に接続されるとしたが、発振を防止するために他の配線間に接続してもよいことは言うまでもない。また、省電力モードと通常動作モードを切り替えるスイッチ手段をＭＯＳトランジスタＭ３としたが、同等な効果を示す他のスイッチ手段を用いてもよいことは言うまでもない。また、抵抗Ｒ４の一方の端子がＮＰＮトランジスタＱ３のエミッタに接続し、抵抗Ｒ６の一方の端子がＧＮＤ端子２に接続されるとしたが、順序が逆となり、抵抗Ｒ６の一方の端子がＮＰＮトランジスタＱ３のエミッタに接続し、抵抗Ｒ４の一方の端子がＧＮＤ端子２に接続されてもよいことは言うまでもない。
【００３６】
【発明の効果】
本発明の電源回路によれば、省電力モードにおいては０ではないが、限りなく０に近い電流が流れており、発振止め容量Ｃ１には通常動作モードと同程度の電荷が注入されており、低消費電力モードにおける電力削減と通常動作モードへの復帰時間短縮の両方を実現することができる。
【００３７】
請求項３記載の電圧源回路と請求項４記載の電源回路によれば、請求項１や請求項２と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における電源回路の回路構成図
【図２】本発明の第２の実施形態における電源回路の回路構成図
【図３】従来の電源回路の回路構成図
【符号の説明】
１ Ｖｃｃ電源端子
２ ＧＮＤ端子
３ モード制御回路
４ カレントミラー回路
５，１１，１２ 電圧源回路
６ 増幅器（出力バッファ回路）
７ 電圧出力用の出力端子
８ インバーター
９ 電流出力用の出力端子
１０ スイッチ手段
Ｃ１ 発振止め容量
Ｒ１〜Ｒ６ 抵抗
Ｑ１〜Ｑ６ トランジスタ
Ｍ１〜Ｍ３ ＭＯＳトランジスタ

Claims (2)

1. コレクタ・ベース間を接続しエミッタを第１の抵抗を介して接地した第１のトランジスタと、
   前記第１のトランジスタのベースとベースを共通に接続したエミッタ接地の第２のトランジスタと、
   前記第２のトランジスタのベース・エミッタ間に接続された容量と、
   前記第２のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、
   前記第１のトランジスタのコレクタに一端を接続し、他端に前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第２の抵抗と、
   コレクタ・エミッタ間が前記第２のトランジスタのそれらと並列に接続された第３のトランジスタと、
   前記第２のトランジスタのベースと前記第３のベースとの間の導通状態をスイッチするスイッチ手段と、
   低消費電力モード時に前記スイッチ手段を導通させ、通常動作モード時に前記スイッチ手段を遮断するモード制御回路とを備え、
   前記第２の抵抗の一端から出力電圧として取り出すことを特徴とする電源回路。
2. カレントミラー回路内の出力側トランジスタと並列動作する第３のトランジスタの出力端より出力電流を取り出すことを特徴とする請求項１記載の電源回路。

Images