JPH0470101A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体集積回路装置内に形成されたインバータと、半導
体集積回路装置に外部から接続される発振子とで構成さ
れる発振回路に間し、 低電圧電源での動作を可能とすると共に、低消費電力化
を図ることを目的とし、 前記インバータを、一方の電源と他方の電源との間に貫
通電流が流れる状態における前記一方のｔｌｌＸと前記
他方の電源間の抵抗値を制御信号により大小に可変でき
るように回路構成し、発振開始時か・ら所定期間は、前
記一方の電源と前記他方の電源との間に貫通電流が流れ
る状態における前記一方の電源と前記−他方の電源間の
抵抗値を小とし、前記所定期間経過後は、前記一方の電
源と前記他方の電源との間に貫通電・流が流れる状態に
おける前記一方の電源と前記他方の電源間の抵抗値を大
とするように制御する。

ンバータである。

［産業上の利用分野］ 本発明は、発振回路、より詳しくは、半導体集積回路装
置（以下、ＬＳＩという）内部に形成されたインバータ
と、ＬＳＩに外部から接続される発振子とで構成される
発振回路に関する。

［従来の技術］ 従来、発振回路、例えば、水晶発振回路として第７図に
示すようなものが提案されている。

図中、１は水晶発振子、２はＬＳＩ、３．４は外部端子
、５はｐチャネルのＭＯＳ）ランジスタ（以下、単に９
ＭＯ５という）、６はｎチャネルのＭｏＳトランジスタ
〈以下、単にｎＭＯ３という）であって、これら９ＭＯ
３５とｎＭＯｓ６とでインバータ７が構成されている。

また、８は帰還抵抗、９は直流電圧ＶＣＣ１例えば、５
［■］が供給される電源線、１０は発振出力を内部回路
に供給するためのバッファをなすイ［発明が解決しよう
とする課題］ かかる従来の水晶発振回路を低電圧電源、例えば、１．
５　　［Ｖ］で動作するＬＳＩに適用する場合には、ｐ
ＭＯｓ５及びｎＭＯ３６のオン抵抗を共に小さくする必
要がある。しかしながら、このようにする場合には、ｐ
ＭＯｓ５及びｎＭＯｓ６が同時にオン状態となる場合、
即ち、インバータ７がスイッチングする際にｐＭＯ８５
及びｎＭＯｓ６を貫通して流れる電流、いわゆる貫通電
流が大きくなり、このため、定常状態時の消費電流が増
加し、消費電力の増大を招いてしまうという問題点があ
った。だからといって、ｐＭＯｓ５及びｎＭＯＳ６のオ
ン抵抗を大きくすれば、発振を開始させることができな
いという不都合がある。

本発明は、かかる点に鑑み、低電圧電源での動作を可能
とすると共に、低消費電力化を図ることができるように
した発振回路を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明による発振回路の第１の原理説明図であ
る０図中、１１は発振子、１２はＬＳＩ、１３．１４は
外部端子、１５はインバータ、１５Ａ及び１５Ｂはそれ
ぞれインバータ１５の入力端及び出力端、１６は帰還抵
抗であり、インバータ１５は、一方の電源と他方の電源
との間に貫通電流が流れる状態における一方の電源と他
方の電源間の抵抗値を制御信号により大小に可変できる
ように回路構成されており、発振開始時から所定期間、
例えば、発振開始時から発振が定常状態になるまでの期
間は、一方の電源と他方の電源との間に貫通電流が流れ
る状態における一方の電源と他方の電源間の抵抗値を小
とし、所定期間経過後、例えば、発振が定常状態になっ
た後は、一方の電源と他方の電源との間に貫通電流が流
れる状態における一方の電源と他方の電源間の抵抗値を
大とするように制御される。

ここに、インバータ１５は、第２図に本発明の第２の原
理説明図を示すように、例えば、所定のオン抵抗を有す
る一導電型の第１のトランジスタ１７と、所定のオン抵
抗を有する他導電型の第２のトランジスタ１８と、第１
のトランジスタ１７よりもオン抵抗の小さい一導電型の
第３のトランジスタ１９と、第２のトランジスタ１８よ
りもオン抵抗の小さい他導電型の第４のトランジスタ２
０と、制御信号によって、そのオン、オフが制御される
第１及び第２の接続スイッチ回路２１．２２とを備え、
第１及び第２のトランジスタ１７．１８は、その制御電
極を共にインバータ１５の入力端１５Ａに接続され、こ
の入力端１５Ａに入力する信号に応答して、一方の電源
電圧及び他方の電源電圧を出力端１５Ｂに出力するよう
に構成され、第３及び第４のトランジスタ１９．２０は
、その制御電極を共に入力端１５Ａに接続され、入力端
１５Ａに入力する信号に応答して、一方及び他方の電源
の電圧をそれぞれ第１及び第２の接続スイッチ回路２１
．２２を介して出力するように構成される。この場合、
発振開始時から所定期間、例えば、発振開始時から発振
が定常状態になるまでの期間は、第１及び第２の接続ス
イッチ回路２１．２２をオンとし、所定期間経過後、例
えば、発振が定常状態になった後は、第１及び第２の接
続スイッチ回ｉ２１．２２をオフとするように制御され
る。

また、インバータ１５は、第３図に、本発明の第３の原
理説明図を示すように、例えば、所定のオン抵抗を有す
る一導電型の第５のトランジスタ２３と、この第５のト
ランジスタ２３よりもオン抵抗の小さい一導電型の第６
のトランジスタ２４と、所定のオン抵抗を有する他導電
型の第７の１−ランジスタ２５と、この第７のトランジ
スタ２５よりもオン抵抗の小さい他導電型の第８のトラ
ンジスタ２６と、制御信号によって、そのオン、オフが
制御される第３及び第４の接続スイッチ回路２７．２８
とを備え、第５及び第６のトランジスタ２３．２４は、
一方の電源と出力端１５Ｂとの間に直列に接続され、か
つ、その制御電極を共に入力端１５Ａに接続され、第７
及び第８のトランジスタ２５．２６は、他方め電源と出
力端１５Ｂとの間に直列に接続され、かつ、その制御電
極を共に入力端１．５Ａに接続され、第３の接続スイッ
チ回路２７は、一方の電源と第５及び第６のトランジス
タ２３．２４の被制御電極間の接続中へとの間に接続さ
れ、第・１の接続スイッチ回路２８は、他方の電源と第
７及び第８の１−ランジスタ２５．２６の被制御電極間
の接続中点との間に接続さｉｌて構成される。この場合
、発振開始時から所定期間、例えば、発振開始時から発
振が定常状態になるまでの期間は、第３及び第４の接続
スイッチ回路２７．２８をオンとし、所定期間経過後、
例えば、発振が定常状態になった後は、第３及び第４の
接続スイ・ソチ回路２７．２８をオフとするように制御
される。

なお、第２図、第３図では、第１〜第８のトランジスタ
１７〜２０．２３〜２６につき、便宜Ｌ、ＭＯＳ　）−
ランジスタで表示しているが、これらはいわゆるバイポ
ーラトランジスタで構成することもできる。

［作用］ かかる本発明においては、インバータ１５は、一方の１
ｆ源と他方の電源との間に貫通電流が流れる状態におけ
る一方の電Ｊと他方の電源間の抵抗値を制御信号により
大小に可変できるように回路構成されており、発振開始
時から所定期間、例えば、発振開始時から発振が定常状
態になるまでの期間は、一方の電源と他方の電源との間
に貫通電流が流れる状態における一方の電源と他方の電
源間の抵抗値を小とし、所定期間経過後、例えば、発振
が定常状態になった後は、一方の電源と他方の電源との
間に貫通電流が流れる状態における一方の電源と他方の
電源間の抵抗値を大とするように制御される。したがっ
て、低電圧電源での動作が可能となると共に、低消費電
力化を図ることができる。

［実施例］ 以下、第４図〜第６図を参照して、本発明の第１実施例
及びｆｉ２実施例につき説明する。

第１実　例（第４図　第５区） 第４図は、本発明の第１実施例を示す回路図であり、図
中、２つは水晶発振子、３０はＬＳＩ、３１．３２は水
晶発振子接続用の夕１部端了、３３は帰還抵抗−３４は
インバータ、３５はオン抵抗の大きい、例えば、オン抵
抗を数４−にΩとする［、）ＭＯＳ、３０．３７はオン
抵抗の小さい、例えば、オン抵抗を数にΩとするｒ）　
Ｍ　ＯＳ、３８はオン抵抗の大きい、例えば、オン抵抗
を数十にΩとするｎＭＯ８，３９，４０はオン抵抗の小
さい、例えば、オン抵抗を数にΩとするｎＭＯ８，４１
は制御信号ＳＣが供給される外部端子、４２は制御信号
Ｓｃを反転させるためのインバータ、４３は発番出力を
内部回路に供給するためのインバータである。

ここに、制御信号Ｓｃを、例えば、ローレベル“Ｌ”に
すると、９ＭＯ３３７、ｎＭＯ５４０がオン状態となる
。この場合において、貫通電流が流れる状態でのインバ
ータ３４の電源間（Ｖｃｃと接地との間）の抵抗値Ｒ，
，，，，は、貫通電流が流れる状態でのｐＭＯ３３５，
３６，３７及びｎＭ。

Ｓ３８．３９．４０のオン抵抗をそれぞれＲ３５、Ｒ３
６、Ｒ３フ、Ｒ３８、Ｒ３９、Ｒ４０とすると、Ｒ３８
＋Ｒ３９＋Ｒ４０ Ｒ３６＋Ｒ，フ　　　　　　Ｒ３９＋　Ｒ４０となる。

他方、制御信号Ｓｃをハイレベル“Ｈ”にすると、ｐＭ
Ｏ８３７、ｎＭＯ９４０がオフ状態となる。この場合に
おいて、貫通電流が流れる状態でのインバータ３４の電
源間の抵抗値Ｒ３４イは、Ｒ３４Ｈ＝　Ｒ３５＋　Ｒｓ
ｓ＞　Ｒ３４Ｌとなる。

そこで、かかる第１実施例においては、第５図に示すよ
うに、電源オン時には、制御信号Ｓ。をローレベル“Ｌ
”に設定しておく、このようにすると、ｐＭＯ３３５、
ｎＭＯ３３８のみを動作対象とする場合には発振が不可
能である低い電源電圧であっても発振を開始させること
ができる。

そして、その後、同じく第５図に示すように、発振が安
定した場合には、制御信号ＳＣをハイレベル“Ｈ”にす
る。このようにすると、９ＭＯｓ３７、ｎＭＯ３４０が
オフ状態となるので、ｐＭ○Ｓ３６．ｎＭＯ８３９が動
作を停止し、ｐＭ。

Ｓ３５、ｎＭＯ８３８が動作を続行することになる。こ
の場合、貫通電流が流れる状態におけるインバータの電
源間の抵抗値は大きくなるが、前述したように発振開始
電圧〉発振停止電圧という水晶発振素子の基本的特性の
ため、発振は停止しない、なお、この場合、インバータ
３４の電源間の抵抗値が大きい分だけ、貫通電流は小さ
くなる。

このように、この第１実施例によれば、発振開始時から
発振が安定するまでは、貫通電流が流れる状態における
インバータ３４の電源間の抵抗値を小さくし、発振が安
定した後は、貫通電流が流れる状態におけるインバータ
３４の電源間の抵抗値を大きくすることができるので、
低電圧電源での動作を可能とすると共に、定常状態時に
おけるインバータ３４の貫通電流を小さくして、低消費
電力化を図ることができる。

２　　　　　　　６　゛ 第６図は本発明の第２実施例を示す回路図であり、かか
る第２実施例においては、第１実施例において設けられ
ているインバータ３４とは異なる回路構成のインバータ
４４を設け、その他については、第１実施例と同様に構
成されている。なお、４５はオン抵抗の大きい、例えば
、オン抵抗を数十にΩとする９ＭＯ８，４６，４７はオ
ン抵抗の小さい、例えば、オン抵抗を数にΩとするｐＭ
。

Ｓ、４８はオン抵抗の大きい、例えば、オン抵抗を数十
にΩとするｎＭＯ３，４９，５０はオン抵抗の小さい、
例えば、オン抵抗を数にΩとするｎＭＯＳ、５１は制御
信号Ｓｃを反転させるためのインバータである。

ここに、制御信号Ｓｃを、例えば、ローレベル“Ｌ”に
すると、ｐＭＯ３４７、ｎＭＯ３’５０がオン状態とな
る。この場合において、貫通を流が流れる状態でのイン
バータ４４の電源間の抵抗値Ｒ４４Ｌは、貫通電流が流
れる状態におけるｐＭ○Ｓ４５．４６．４７、ｎＭＯ９
４８，４９，５０のオン抵抗を、それぞれＲ４９、Ｒ４
６、Ｒ４７、Ｒ４ｇ、Ｒ４９、Ｒ２゜とすれば、 Ｒ４７Ｒ５０ となる。

他方、制御信号Ｓｃをハイレベル“Ｈ”にすると、ｐＭ
Ｏ３４７、ｎＭＯｓ５０がオフ状態となる。この場合に
おいて、貫通電流が流れる状態でのインバータ４４の電
源間の抵抗値Ｒ４４，は、Ｒ４４Ｈ＝Ｒ４５＋Ｒ４６＋
Ｒ４９＋Ｒ４８＞Ｒ４４Ｌとなる。

そこで、かかる第２実施例においても、第１実施例の場
合と同様に、電源オン時には、制御信号Ｓｃをローレベ
ル“Ｌ”に設定しておく、このようにすると、電源電圧
が低い場合であっても、発振を開始させることができる
。

そして、その後、発振が安定した場合には、制御信号Ｓ
ｅをハイジベル“Ｈ”にする。このようにすると、ｐＭ
Ｏ５４７、ｎＭＯ３５０がオフ状態となり、貫通電流が
流れる状態でのインバータ４４の電源間の抵抗値は高く
なるが、前述したように発振開始電圧〉発振停止電圧と
いう水晶発振素子の基本的特性のため、発振は停止しな
い。なお、この場合、インバータ４４の電源間の抵抗値
が大きい分だけ、貫通電流は小さくなる。

このように、この第２実施例によっても、発振開始時か
ら発振が安定するまでは、貫通電流が流れる状態でのイ
ンバータ４４の電源間の抵抗値を小さくし、発振が安定
した後は、貫通電流が流れる状態でのインバータ４４の
電源間の抵抗値を大きくすることができるので、低電圧
動作が可能となると共に、定常状態におけるインバータ
４４の貫通を流を小さくして、低消費電力化を図ること
ができる。

［発明の効果］ 以Ｆのように、本発明によれば５インバータは、一方の
電源と他方の電源との間に貫通電流が流れる状態におけ
る一方の電源と他方の電源間の抵抗値を制御信号により
大小に変化させることができるように回路構成されてお
り、発振開始時から所定期間、例えば、発振が定常状態
になるまでは、一方の電源と他方の電源との間に貫通電
流が流れる状態における一方の電源と他方の電源間の抵
抗値を小とし、所定期間経過後、例えば、発振が定常状
態になった後は、一方の電源と他方の電源との間に貫通
電流が流れる状態における一方の電源と他方の電源間の
抵抗値を大とするように制御することができるので、低
電圧電源での発振動作が可能となると共に、低消費電力
化を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の原理説明図、 第２図は本発明の第２の原理説明図、 第３図は本発明の第３の原理説明図、 第４図は第１実施例を示す回路図、 第５図は第１実施例の動作を示す波形図、第６図は第２
実施例を示す回路図、 第７図は従来の水晶発振回路を示す回路図である。 〈第１図〜第３図において） １１・・・発振子 １２・・・ＬＳｌ １３．１４・・・外部端子 １５・・・インバータ １６・・・帰還抵抗 、ζ丁へ、 ：Ｘ 本発明の第１の原理説明図 第１図

Claims (1)

1. 【特許請求の範囲】 １、一方の電源と他方の電源との間に貫通電流が流れる
   状態における前記一方の電源と前記他方の電源間の抵抗
   値を制御信号により大小に可変できるように回路構成さ
   れたインバータ（１５）と、 該インバータ（１５）に並列接続された帰還抵抗（１６
   ）及び発振子（１１）とを備え、発振開始時から所定期
   間は、前記一方の電源と前記他方の電源との間に貫通電
   流が流れる状態における前記一方の電源と前記他方の電
   源間の抵抗値を小とし、前記所定期間経過後は、前記一
   方の電源と前記他方の電源との間に貫通電流が流れる状
   態における前記一方の電源と前記他方の電源間の抵抗値
   を大とするように制御されることを特徴とする発振回路
   。 ２、一方の電源と他方の電源との間に貫通電流が流れる
   状態における前記一方の電源と前記他方の電源間の抵抗
   値を制御信号により大小に可変できるように回路構成さ
   れ、その入力端（１５Ａ）及び出力端（１５Ｂ）をそれ
   ぞれ第１及び第２の外部端子（１３、１４）に接続され
   、該第１及び第２の外部端子（１３、１４）を介して発
   振子（１１）が並列接続されるインバータ（１５）と、 該インバータ（１５）に並列接続された帰還抵抗（１６
   ）とを備え、 発振開始時から所定期間は、前記一方の電源と前記他方
   の電源との間に貫通電流が流れる状態における前記一方
   の電源と前記他方の電源間の抵抗値を小とし、前記所定
   期間経過後は、前記一方の電源と前記他方の電源との間
   に貫通電流が流れる状態における前記一方の電源と前記
   他方の電源間の抵抗値を大とするように制御されること
   を特徴とする半導体集積回路装置。 ３、前記インバータ（１５）は、所定のオン抵抗を有す
   る一導電型の第１のトランジスタ（１７）と、所定のオ
   ン抵抗を有する他導電型の第２のトランジスタ（１８）
   と、前記第１のトランジスタ（１７）よりもオン抵抗の
   小さい一導電型の第３のトランジスタ（１９）と、前記
   第２のトランジスタ（１８）よりもオン抵抗の小さい他
   導電型の第４のトランジスタ（２０）と、制御信号によ
   り、そのオン、オフが制御される第１及び第２の接続ス
   イッチ回路（２１、２２）とを備え、 前記第１及び第２のトランジスタ（１７、１８）は、そ
   の制御電極を共に前記入力端（１５Ａ）に接続され、前
   記入力端（１５Ａ）に入力する信号に応答して、前記一
   方及び他方の電源の電圧を前記出力端（１５Ｂ）に出力
   するように構成され、 前記第３及び第４のトランジスタ（１９、２０）は、そ
   の制御電極を共に前記入力端（１５Ａ）に接続され、前
   記入力端（１５Ａ）に入力する信号に応答して、前記一
   方及び他方の電源の電圧をそれぞれ前記第１及び第２の
   接続スイッチ回路（２１、２２）を介して出力するよう
   に構成され、 発振開始時から所定期間は、前記第１及び第２の接続ス
   イッチ回路（２１、２２）をオンとし、前記所定期間経
   過後は、前記第１及び第２の接続スイッチ回路（２１、
   ２２）をオフとするように制御されることを特徴とする
   請求項２記載の半導体集積回路装置。 ４、前記インバータ（１５）は、所定のオン抵抗を有す
   る一導電型の第５のトランジスタ（２３）と、該第５の
   トランジスタ（２３）よりもオン抵抗の小さい一導電型
   の第６のトランジスタ（２４）と、所定のオン抵抗を有
   する他導電型の第７のトランジスタ（２５）と、該第７
   のトランジスタ（２５）よりもオン抵抗の小さい他導電
   型の第８のトランジスタ（２６）と、制御信号によって
   、そのオン、オフが制御される第３及び第４の接続スイ
   ッチ回路（２７、２８）とを備え、 前記第５及び第６のトランジスタ（２３、２４）は、前
   記一方の電源と前記出力端（１５Ｂ）との間に直列に接
   続され、かつ、その制御電極を共に前記入力端（１５Ａ
   ）に接続され、 前記第７及び第８のトランジスタ（２５、２６）は、前
   記他方の電源と前記出力端（１５Ｂ）との間に直列に接
   続され、かつ、その制御電極を共に前記入力端（１５Ａ
   ）に接続され、 前記第３の接続スイッチ回路（２７）は、前記一方の電
   源と前記第５及び第６のトランジスタ（２３、２４）の
   被制御電極間の接続中点との間に接線され、 前記第４の接続スイッチ回路（２８）は、前記他方の電
   算と前記第７及び第８のトランジスタ（２５、２６）の
   被制御電極間の接続中点との間に接続され、 発振開始時から所定期間は、前記第３及び第４の接続ス
   イッチ回路（２７、２８）をオンとし、前記所定期間経
   過後は、前記第３及び第４の接続スイッチ回路（２７、
   ２８）をオフとするように制御されることを特徴とする
   請求項２記載の半導体集積回路装置。