CN111984055B - 一种集成电路及其基准电压生成电路 - Google Patents

一种集成电路及其基准电压生成电路 Download PDF

Info

Publication number
CN111984055B
CN111984055B CN202010843491.1A CN202010843491A CN111984055B CN 111984055 B CN111984055 B CN 111984055B CN 202010843491 A CN202010843491 A CN 202010843491A CN 111984055 B CN111984055 B CN 111984055B
Authority
CN
China
Prior art keywords
circuit
controllable switch
control
voltage value
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010843491.1A
Other languages
English (en)
Other versions
CN111984055A (zh
Inventor
丁微微
熊子涵
贾学强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202010843491.1A priority Critical patent/CN111984055B/zh
Publication of CN111984055A publication Critical patent/CN111984055A/zh
Application granted granted Critical
Publication of CN111984055B publication Critical patent/CN111984055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本发明公开了一种基准电压生成电路,本申请中的处理器可以通过控制电路以调整分压电路中两部分电阻的比值的方式,来将分压电路提供的电压值调整为目标电路当前工作模式所对应的需求电压值,也即无论目标电路需求的电压值是多大,分压电路总能够在处理器的控制下提供给目标电路其需要数值的电压,目标电路不再会因为接收到的基准电压的电压值过高而加大器件损耗,可以延长目标电路的使用寿命。本发明还公开了一种集成电路,具有如上基准电压生成电路相同的有益效果。

Description

一种集成电路及其基准电压生成电路
技术领域
本发明涉及集成电路领域,特别是涉及一种基准电压生成电路,本发明还涉及一种集成电路。
背景技术
随着对于电路体积的要求不断提高,IC(integrated circuit,集成电路)越来越多地出现在各个领域,集成电路除了外部总的供电电压外,集成电路的内部还有部分电路需要基准电压为其进行供电,在现有技术中,通常会将分压电路对直流电源的输出电压进行分压后得到的固定值电压作为基准电压,为集成电路中的目标电路供电,其中,目标电路在不同的工作模式下对基准电压的电压值需求通常不同,为了保证目标电路在各种工作模式下均能正常工作,通常会将分压电路分压得到的固定电压值设置在一个较高的水平,这也就是说,即使是在目标电路对基准电压的电压值需求较低的时候,目标电路仍然会得到电压值较高的固定值电压,这无疑会增加目标电路中的器件损耗,并降低目标电路的使用寿命。
因此,如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种基准电压生成电路,减少了电路损耗,延长了电路的使用寿命;本发明的另一目的是提供一种包括上述基准电压生成电路的集成电路,减少了电路损耗,延长了电路的使用寿命。
为解决上述技术问题,本发明提供了一种基准电压生成电路,包括:
直流电源,用于输出直流电压;
输入端与所述直流电源连接,输出端分别与第二电阻模块的第一端以及目标电路连接的第一电阻模块;
第二端接地的所述第二电阻模块;
分别与所述第一电阻模块以及所述第二电阻模块连接的控制电路;
与所述控制电路连接的处理器,用于确定所述目标电路的当前工作模式的需求电压值,并通过所述控制电路调整所述第一电阻模块与所述第二电阻模块的阻值比,以便所述第一电阻模块输出端的电压值等于所述需求电压值。
优选地,所述第一电阻模块包括第一固定电阻模块以及第二固定电阻模块,所述第二电阻模块包括第三固定电阻模块以及第四固定电阻模块;
所述第一固定电阻模块与所述第二固定电阻模块串联,所述第三固定电阻模块与所述第四固定电阻模块串联;
则所述控制电路包括第一可控开关以及第二可控开关;
所述第一可控开关的第一端以及第二端分别与所述第一固定电阻模块的两端连接,所述第二可控开关的第一端以及第二端分别与所述第三固定电阻模块的两端连接,所述第一可控开关以及所述第二可控开关的控制端均与所述处理器的第一控制电平输出端连接;
则所述通过所述控制电路调整所述第一电阻模块与所述第二电阻模块的阻值比,以便所述第一电阻模块输出端的电压值等于所述需求电压值具体为:
当所述需求电压值为高电压值时,通过所述第一控制电平输出端输出第一电平,以便所述第一可控开关闭合,所述第二可控开关断开;
当所述需求电压值为低电压值时,通过所述第一控制电平输出端输出与所述第一电平相反的第二电平,以便所述第一可控开关断开,所述第二可控开关闭合。
优选地,所述第一可控开关以及所述第二可控开关分别为P沟道金氧半场效应晶体管PMOS以及N沟道金氧半场效应晶体管NMOS中的其中一种。
优选地,该基准电压生成电路还包括串接于所述直流电源的输出回路中的通断控制装置;
所述通断控制装置的控制端与所述处理器的第二控制电平输出端连接;
则所述处理器还用于在所述当前工作模式对应的需求电压值为零时,控制所述通断控制装置断开,在所述当前工作模式对应的需求电压值不为零时,控制所述通断控制装置导通。
优选地,所述通断控制装置包括均串接于所述直流电源的输出回路中的第三可控开关以及第四可控开关;
所述通断控制装置还包括第一非门以及信号延迟电路;
所述第三可控开关的第一端与所述直流电源连接,所述第三可控开关的第二端与所述第一电阻模块的输入端连接,所述第四可控开关的第一端与所述第二电阻模块的第一端连接,所述第四可控开关的第二端接地,所述第三可控开关的控制端与所述第一非门的输出端连接,所述第四可控开关的控制端与所述信号延迟电路的输出端连接,所述第一非门的输入端以及所述信号延迟电路的输入端均与所述处理器的第二控制电平输出端连接;
所述信号延迟电路,用于将所述处理器通过所述第二控制电平输出端输出的第二控制电平延迟预设时长后输出至所述第四可控开关的控制端,以便所述第四可控开关在所述第三可控开关之后导通。
优选地,所述确定所述目标电路的当前工作模式的需求电压值具体为:
获取所述目标电路的当前工作模式;
根据预设的工作模式与需求电压值的对应关系,确定出所述当前工作模式对应的需求电压值。
优选地,所述第一电阻模块以及所述第二电阻模块均为可调电阻。
为解决上述技术问题,本发明还提供了一种集成电路,包括如上任一项所述的基准电压生成电路。
本发明提供了一种基准电压生成电路,本申请中的处理器可以通过控制电路以调整分压电路中两部分电阻的比值的方式,来将分压电路提供的电压值调整为目标电路当前工作模式所对应的需求电压值,也即无论目标电路需求的电压值是多大,分压电路总能够在处理器的控制下提供给目标电路其需要数值的电压,目标电路不再会因为接收到的基准电压的电压值过高而加大器件损耗,可以延长目标电路的使用寿命。
本发明还提供了一种集成电路,具有如上基准电压生成电路相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种基准电压生成电路的结构示意图;
图2为本发明提供的另一种基准电压生成电路的结构示意图。
具体实施方式
本发明的核心是提供一种基准电压生成电路,减少了电路损耗,延长了电路的使用寿命;本发明的另一核心是提供一种包括上述基准电压生成电路的集成电路,减少了电路损耗,延长了电路的使用寿命。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明提供的一种基准电压生成电路的结构示意图,该基准电压生成电路包括:
直流电源1,用于输出直流电压;
输入端与直流电源1连接,输出端分别与第二电阻模块3的第一端以及目标电路连接的第一电阻模块2;
第二端接地的第二电阻模块3;
分别与第一电阻模块2以及第二电阻模块3连接的控制电路4;
与控制电路4连接的处理器5,用于确定目标电路的当前工作模式的需求电压值,并通过控制电路4调整第一电阻模块2与第二电阻模块3的阻值比,以便第一电阻模块2输出端的电压值等于需求电压值。
具体的,考虑到如上背景技术中的技术问题,本发明实施例中,首先包括现有技术中的直流电源1以及分压电路,分压电路指的是第一电阻模块2以及第二电阻模块3,不过第一电阻模块2以及第二电阻模块3与现有技术中的分压电路存在区别,本申请中的第一电阻模块2以及第二电阻模块3的阻值比可以在处理器5以及控制电路4的控制下发生变化,从而使得第一电阻模块2输出端的电压值与当前工作模块所对应的需求电压值相匹配,起到了减小电路损耗以及延长电路使用寿命的效果。
具体的,第一电阻模块2以及第二电阻模块3所分担的部分电压值的具体数值与自身阻值所占第一电阻模块2以及第二电阻模块3的总阻值的比例相关,本发明实施例在此不再赘述。
具体的,通过控制电路4调整第一电阻模块2与第二电阻模块3的阻值比实则是通过控制电路4调整第一电阻模块2与第二电阻模块3接入分压回路中的那部分电阻的的阻值比,通过调整第一电阻模块2与第二电阻模块3接入分压回路中的那部分电阻的的阻值比,可以起到调节目标电路所接收到的基准电压的电压值的目的。
本发明提供了一种基准电压生成电路,本申请中的处理器可以通过控制电路以调整分压电路中两部分电阻的比值的方式,来将分压电路提供的电压值调整为目标电路当前工作模式所对应的需求电压值,也即无论目标电路需求的电压值是多大,分压电路总能够在处理器的控制下提供给目标电路其需要数值的电压,目标电路不再会因为接收到的基准电压的电压值过高而加大器件损耗,可以延长目标电路的使用寿命。
为了更好地对本发明实施例进行说明,请参考图2,图2为本发明提供的另一种基准电压生成电路的结构示意图,在上述实施例的基础上:
作为一种优选的实施例,第一电阻模块2包括第一固定电阻模块以及第二固定电阻模块,第二电阻模块3包括第三固定电阻模块以及第四固定电阻模块;
第一固定电阻模块与第二固定电阻模块串联,第三固定电阻模块与第四固定电阻模块串联;
则控制电路4包括第一可控开关PM0以及第二可控开关NM0;
第一可控开关PM0的第一端以及第二端分别与第一固定电阻模块的两端连接,第二可控开关NM0的第一端以及第二端分别与第三固定电阻模块的两端连接,第一可控开关PM0以及第二可控开关NM0的控制端均与处理器5的第一控制电平输出端连接;
则通过控制电路4调整第一电阻模块2与第二电阻模块3的阻值比,以便第一电阻模块2输出端的电压值等于需求电压值具体为:
当需求电压值为高电压值时,通过第一控制电平输出端输出第一电平,以便第一可控开关PM0闭合,第二可控开关NM0断开;
当需求电压值为低电压值时,通过第一控制电平输出端输出与第一电平相反的第二电平,以便第一可控开关PM0断开,第二可控开关NM0闭合。
具体的,在图2中,第一固定电阻模块可以包括R2、R3以及R4,第二固定电阻模块可以包括R1以及R5,第三固定电阻模块可以包括R8、R9以及R10,第四固定电阻模块可以包括R6以及R7,VDDIO为直流电源1的输出电压,VOM为分压电阻提供给目标电路的电压,ENH为处理器5通过第二控制电平输出端口输出的控制电平,SELH为处理器5通过第一控制电平输出端口输出的控制电平,通断控制装置可以包括PM1以及NM1两个MOS管以及第一非门G1、第二非门G2、第三非门G3三个非门。
具体的,本发明实施例中,控制电路4为两个可控开关,当可控开关导通的时候,其可以将电阻模块中的一部分固定电阻给短接掉,以此种方式可以快速方便地调节对应电阻模块的阻值,从而能够达到对第一电阻模块2与第二电阻模块3阻值比的控制。
其中,本发明实施例中的处理器5在通过第一控制电平输出端输出第一电平的时候,可以仅控制第一可控开关PM0闭合,在输出第二电平的时候,可以仅控制第二可控开关NM0闭合,通过输出两种不同方式的控制电平,可以使得分压电路输出两种不同的基准电压,另外,当处理器5不通过第一控制电平输出端输出电平的时候,那么分压电路便会输出第三种基准电压,也就是说本发明实施例中的基准电压生成电路可以生成三种基准电压,满足了大部分的目标电路的工作模式的电压需求。
具体的,第一固定电阻模块、第二固定电阻模块、第三固定电阻模块以及第四固定电阻模块的阻值可以进行自主设定,本发明实施例在此不做限定。
其中,第一电平的具体类型可以为多种,例如可以为高电平等,本发明实施例在此不做限定。
其中,各个固定电阻模块的组成可以为多种,例如可以由单个的电阻组成,也可以有多个电阻组成等,本发明实施例在此不做限定。
作为一种优选的实施例,第一可控开关PM0以及第二可控开关NM0分别为P沟道金氧半场效应晶体管PMOS以及N沟道金氧半场效应晶体管NMOS中的其中一种。
具体的,MOS管具有体积小、成本低以及寿命长等优点。
当然,除了MOS管外,第一可控开关PM0以及第二可控开关NM0还可以为其他多种类型,本发明实施例在此不做限定。
作为一种优选的实施例,该基准电压生成电路还包括串接于直流电源1的输出回路中的通断控制装置;
通断控制装置的控制端与处理器5的第二控制电平输出端连接;
则处理器5还用于在当前工作模式对应的需求电压值为零时,控制通断控制装置断开,在当前工作模式对应的需求电压值不为零时,控制通断控制装置导通。
具体的,考虑到集成电路中的某些电路有时是不需要工作的,也即不需要基准电压为其供电,此时若还提供基准电压的话便造成了电能的浪费,因此本发明实施例中在直流电源1的输出回路中串接了受控于处理器5的通断控制装置,在目标电路的需求电压值为零时可以控制通断控制装置断开,从而断开直流电源1的输出回路,使得分压电路所提供的基准电压为零,减少了对电能的浪费。
其中,通断控制装置串接的位置可以为多种,例如可以串接在直流电源1的输出端与第一电阻模块2的输入端之间等,本发明实施例在此不做限定。
作为一种优选的实施例,通断控制装置包括均串接于直流电源的输出回路中的第三可控开关PM1以及第四可控开关NM1;
通断控制装置还包括第一非门以及信号延迟电路;
第三可控开关PM1的第一端与直流电源连接,第三可控开关PM1的第二端与第一电阻模块的输入端连接,第四可控开关NM1的第一端与第二电阻模块的第一端连接,第四可控开关NM1的第二端接地,第三可控开关PM1的控制端与第一非门的输出端连接,第四可控开关NM1的控制端与信号延迟电路的输出端连接,第一非门的输入端以及信号延迟电路的输入端均与处理器的第二控制电平输出端连接;
信号延迟电路,用于将处理器通过第二控制电平输出端输出的第二控制电平延迟预设时长后输出至第四可控开关NM1的控制端,以便第四可控开关NM1在第三可控开关PM1之后导通。
具体的,考虑到可控开关在故障等情况下可能无法被成功控制,若此种情况发生,那么处理器5便可能无法正常控制可控开关断开,从而造成了电能的浪费,因此本发明实施例中设置了串接的两个可控开关,即使其中的一个可控开关发生故障无法被控制断开,另外一个可控开关大概率不会同时发生故障,因此另外一个可控开关可以被控制断开,从而切断直流电源1的输出回路并达到省点的目的。
当然,除了串接的两个可控开关外,通断控制装置的构造还可以为其它多种类型,例如可以为单独的一个可控开关等,本发明实施例在此不做限定。
具体的,在图2中,通过电路控制,可以把VDDIO电压通过分压电路调整成VOM电压输出,VOM电压可以做为集成电路内的基准电压进行使用,当输入端ENH为高电平时,通断控制装置中的两个可控开关均导通,当ENH为低电平时,通断控制装置中的两个可控开关均关断,当输入端ENH为高电平时,可以根据集成电路的当前工作模式的电压需求值去通过调整SELH的高低电平动态更改基准电压VOM的电压值。
具体的,信号延迟电路可以具体包括如图2中所示的非门G2以及非门G3,通过设置的两个非门既不会更改第二控制电平的高低状态,还能够起到延迟第二控制电平的作用,从而使得在通过第二控制电平控制第三可控开关PM1以及第四可控开关NM1导通的时候,第四可控开关NM1延迟于第三可控开关PM1导通,防止第二控制电平造成VOM的预先波动,提高了基准参考电压的稳定性,且两个非门结构简单且成本较低。
当然,除了两个非门的形式外,信号延迟电路还可以为其他多种形式,本发明实施例在此不做限定。
其中,若输入端SELH为高电平,PMOS管PM0关断,NMOS管NM0导通,此时的电流流向为:
VDDIO->PM1->R1->R2->R3->R4->R5->R6->R7->NM0->NM1;
此时第一电阻模块2以及第二电阻模块3的阻值比为5:2,基准电压基准电压VOM为VDDIO×2/7。
其中,若输入端SELH为低电平,PMOS管PM0导通,NMOS管NM0关断,此时的电流流向为:
VDDIO->PM1->R1->PM0->R5->R6->R7->R8->R9->R10-NM1;
此时第一电阻模块2以及第二电阻模块3的阻值比为2:5,基准电压VOM为VDDIO×5/7。
作为一种优选的实施例,确定目标电路的当前工作模式的需求电压值具体为:
获取目标电路的当前工作模式;
根据预设的工作模式与需求电压值的对应关系,确定出当前工作模式对应的需求电压值。
具体的,考虑到目标电路本身就具有信息交互的能力,或者是目标电路在不同的工作模式下具有明显的特征,因此本发明实施例中可以首先获取目标电路的当前工作模式,然后根据预设的工作模式与需求电压值的对应关系,确定出当前工作模式对应的需求电压值即可,确定需求电压值的方式较为简单,确定速度较快,提高了工作效率。
其中,预设的工作模式与需求电压值的对应关系可以进行预先设定,例如可以有三种工作模,每种工作模式各对应有一个需求电压值等,本发明实施例在此不做限定。
作为一种优选的实施例,第一电阻模块2以及第二电阻模块3均为可调电阻。
具体的,第一电阻模块2以及第二电阻模块3除了上述的具体形式外,还可以为两个可调电阻,但是这种情况下要求基准电压生成电路最好设置在集成电路的外部,通过对可调电阻阻值的控制可以方便快捷地调节第一电阻模块2与第二电阻模块3的阻值比,且需要的控制电路4的器件较少甚至不需要控制电路4,可以进一步降低成本。
当然,除了可调电阻外,第一电阻模块2以及第二电阻模块3的具体形式还可以为其他多种,本发明实施例在此不做限定。
本发明还提供了一种集成电路,包括如前述实施例中的基准电压生成电路。
对于本发明实施例提供的集成电路的介绍,请参照前述的基准电压生成电路的实施例,本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种基准电压生成电路,其特征在于,包括:
直流电源,用于输出直流电压;
输入端与所述直流电源连接,输出端分别与第二电阻模块的第一端以及目标电路连接的第一电阻模块;
第二端接地的所述第二电阻模块;
分别与所述第一电阻模块以及所述第二电阻模块连接的控制电路;
与所述控制电路连接的处理器,用于确定所述目标电路的当前工作模式的需求电压值,并通过所述控制电路调整所述第一电阻模块与所述第二电阻模块的阻值比,以便所述第一电阻模块输出端的电压值等于所述需求电压值;
所述第一电阻模块包括第一固定电阻模块以及第二固定电阻模块,所述第二电阻模块包括第三固定电阻模块以及第四固定电阻模块;
所述第一固定电阻模块与所述第二固定电阻模块串联,所述第三固定电阻模块与所述第四固定电阻模块串联;
则所述控制电路包括第一可控开关以及第二可控开关;
所述第一可控开关的第一端以及第二端分别与所述第一固定电阻模块的两端连接,所述第二可控开关的第一端以及第二端分别与所述第三固定电阻模块的两端连接,所述第一可控开关以及所述第二可控开关的控制端均与所述处理器的第一控制电平输出端连接;
则所述通过所述控制电路调整所述第一电阻模块与所述第二电阻模块的阻值比,以便所述第一电阻模块输出端的电压值等于所述需求电压值具体为:
当所述需求电压值为高电压值时,通过所述第一控制电平输出端输出第一电平,以便所述第一可控开关闭合,所述第二可控开关断开;
当所述需求电压值为低电压值时,通过所述第一控制电平输出端输出与所述第一电平相反的第二电平,以便所述第一可控开关断开,所述第二可控开关闭合;
该基准电压生成电路还包括串接于所述直流电源的输出回路中的通断控制装置;
所述通断控制装置的控制端与所述处理器的第二控制电平输出端连接;
则所述处理器还用于在所述当前工作模式对应的需求电压值为零时,控制所述通断控制装置断开,在所述当前工作模式对应的需求电压值不为零时,控制所述通断控制装置导通;
所述通断控制装置包括均串接于所述直流电源的输出回路中的第三可控开关以及第四可控开关;
所述通断控制装置还包括第一非门以及信号延迟电路;
所述第三可控开关的第一端与所述直流电源连接,所述第三可控开关的第二端与所述第一电阻模块的输入端连接,所述第四可控开关的第一端与所述第二电阻模块的第一端连接,所述第四可控开关的第二端接地,所述第三可控开关的控制端与所述第一非门的输出端连接,所述第四可控开关的控制端与所述信号延迟电路的输出端连接,所述第一非门的输入端以及所述信号延迟电路的输入端均与所述处理器的第二控制电平输出端连接;
所述信号延迟电路,用于将所述处理器通过所述第二控制电平输出端输出的第二控制电平延迟预设时长后输出至所述第四可控开关的控制端,以便所述第四可控开关在所述第三可控开关之后导通。
2.根据权利要求1所述的基准电压生成电路,其特征在于,所述第一可控开关以及所述第二可控开关分别为P沟道金氧半场效应晶体管PMOS以及N沟道金氧半场效应晶体管NMOS中的其中一种。
3.根据权利要求1所述的基准电压生成电路,其特征在于,所述确定所述目标电路的当前工作模式的需求电压值具体为:
获取所述目标电路的当前工作模式;
根据预设的工作模式与需求电压值的对应关系,确定出所述当前工作模式对应的需求电压值。
4.根据权利要求1所述的基准电压生成电路,其特征在于,所述第一电阻模块以及所述第二电阻模块均为可调电阻。
5.一种集成电路,其特征在于,包括如权利要求1至4任一项所述的基准电压生成电路。
CN202010843491.1A 2020-08-20 2020-08-20 一种集成电路及其基准电压生成电路 Active CN111984055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010843491.1A CN111984055B (zh) 2020-08-20 2020-08-20 一种集成电路及其基准电压生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010843491.1A CN111984055B (zh) 2020-08-20 2020-08-20 一种集成电路及其基准电压生成电路

Publications (2)

Publication Number Publication Date
CN111984055A CN111984055A (zh) 2020-11-24
CN111984055B true CN111984055B (zh) 2022-07-15

Family

ID=73443392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010843491.1A Active CN111984055B (zh) 2020-08-20 2020-08-20 一种集成电路及其基准电压生成电路

Country Status (1)

Country Link
CN (1) CN111984055B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014180054A1 (zh) * 2013-05-08 2014-11-13 深圳市华星光电技术有限公司 一种led背光驱动电路及其驱动方法、液晶显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202331253U (zh) * 2011-11-17 2012-07-11 成都可为科技发展有限公司 基于运算放大器的高精度可调电源
CN203038149U (zh) * 2012-09-28 2013-07-03 中兴通讯股份有限公司 可编程低压差线性稳压器及其采样反馈回路
TW201447528A (zh) * 2013-06-13 2014-12-16 Hon Hai Prec Ind Co Ltd 電壓調整電路
CN107483045B (zh) * 2017-07-20 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种电平位移电路及显示装置
CN207352966U (zh) * 2017-10-27 2018-05-11 睿力集成电路有限公司 参考电压发生电路及应用其的半导体存储器
CN110262611B (zh) * 2019-07-12 2021-10-29 广东浪潮大数据研究有限公司 一种用于提供应力测试电压的电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014180054A1 (zh) * 2013-05-08 2014-11-13 深圳市华星光电技术有限公司 一种led背光驱动电路及其驱动方法、液晶显示装置

Also Published As

Publication number Publication date
CN111984055A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
JP5279544B2 (ja) ボルテージレギュレータ
JP2013118007A (ja) 集積アプリケーション用のldoレギュレータ
WO2006049109A1 (ja) 電源装置、及び携帯機器
US20120154044A1 (en) Class-D Amplifier Circuit
TW201633031A (zh) 電壓調節器
JP2013206381A (ja) 過電流保護回路、および、電力供給装置
JP2002208849A (ja) 誘導性負荷駆動回路
JP4017850B2 (ja) 電源回路
CN111984055B (zh) 一种集成电路及其基准电压生成电路
JP4666636B2 (ja) スイッチング素子駆動回路装置及びそれを用いた電子機器
WO2013161483A1 (ja) 出力ドライバ回路
TWI226751B (en) Hysteresis circuits used in comparator
EP0971280A1 (en) Voltage regulator and method of regulating voltage
CN216434792U (zh) 一种电流调节电路
CN210405721U (zh) 低电压led驱动电路
JP5965663B2 (ja) 半導体装置
WO2023134667A1 (zh) 可调驱动单元、驱动组件、电源转换装置、输出控制方法
KR930008658B1 (ko) 전압레벨 검출회로
JP3925686B2 (ja) 出力制限回路
KR20000038583A (ko) 내부전압 발생장치
KR100396831B1 (ko) 절전형인버터회로
JP2003244945A (ja) スイッチングレギュレータ
CN116225147A (zh) 一种电流调节电路
JPH03107333A (ja) 電源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant