KR100396831B1 - 절전형인버터회로 - Google Patents

절전형인버터회로 Download PDF

Info

Publication number
KR100396831B1
KR100396831B1 KR1019960004661A KR19960004661A KR100396831B1 KR 100396831 B1 KR100396831 B1 KR 100396831B1 KR 1019960004661 A KR1019960004661 A KR 1019960004661A KR 19960004661 A KR19960004661 A KR 19960004661A KR 100396831 B1 KR100396831 B1 KR 100396831B1
Authority
KR
South Korea
Prior art keywords
power
pmos
nmos
inverter circuit
transistor
Prior art date
Application number
KR1019960004661A
Other languages
English (en)
Other versions
KR970063258A (ko
Inventor
신현수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960004661A priority Critical patent/KR100396831B1/ko
Publication of KR970063258A publication Critical patent/KR970063258A/ko
Application granted granted Critical
Publication of KR100396831B1 publication Critical patent/KR100396831B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리에 적용되는 인버터의 동작전류를 저감하는 기술에 관한 것으로 종래의 인버터회로에 있어서는 입력신호가 " 하이" 에서 " 로우"로 전이어 출력단자에 안정된 " 하이" 데이타가 발생되기까지 불필요하게 많은 전류를 소모하게 되는 결함이 있었는 바, 본 발명은 이를 해결하기 위하여, 노멀 트랜지스터에 비하여 밴드폭이 작고 길이가 긴 피모스(PM2),엔모스(NM2)를 상기 피모스(PM1), 엔모스(NM1)에 직렬로 접속하고, 전원단자전압의 레벨 변화에 따라 상기 피모스(PM1) 및 엔모스(NM1)의 양단에 전원단자전압(Vcc'),(Vss')을 공급하거나 피모스(PM2) 및 엔모스(NM2)의 양단에 전원단자전압(Vcc),(Vss)을 공급하도록 구성하였다.

Description

절전형 인버터회로
본 발명은 반도체 메모리에 적용되는 인버터의 동작전류를 저감하는 기술에 관한 것으로 특히 모스트랜지스터를 사용하는 반도체 소자에서 전원단자전압의 레벨에 따라 모스트랜지스터의 밴드폭 선택을 달리하는데 적당하도록 한 절전형 인버터 회로에 관한 것이다.
제1도는 일반적인 인버터의 회로도로서 이에 도시한 바와 같이,전원단자(Vcc)와 접지단자(Vss) 사이에 피모스(PM)와 엔모스(NM)가 직렬접속되어 입력단자(IN)가 그 피모스(PM)와 엔모스(NM)의 게이트에 공통 접속되며, 그 피모스(PM)와 엔모스(NM)의 드레인 공통 접속점이 출력단자(OUT)에 접속되어 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.
입력신호(IN)가 " 하이" 로 공급되면 이에 의해 피모스(PM)가 턴오프되는 반면, 엔모스(NM)가 턴온되어 제2도에서와 같이 출력단자(OUT)에 " 로우" 데이타(LOW Vcc)가 출력된다.
상기 입력신호(IN)가 " 로우" 로 공급되면 이에 의해 상기 피모스(PM)가 턴온되는 반면, 엔모스(NM)가 턴오프되어 제2도에서와 같이 출력단자(OUT)에 " 하이" 데이타(HIGH Vcc)가 출력된다. 즉, 전원단자전압(Vcc)이 상기 피모스(PM)를 통해 출력단자(OUT)측으로 출력된다.
그러나 이와 같은 종래의 인버터회로에 있어서는 전원단지전압이 로우 전압에서 하이 전압으로 증가됨에 따라, 입력이 " 로우" 가 된 후 안정된 출력에 도달될 때까지의 속도는 증가되지만, 시간에 대한 전류량도 증가되어 전원단자전압이 높을때 불필요한 전류 소모가 발생되는 결함이 있었다.
따라서 본 발명의 목적은 전원단자전압의 레벨에 따라 모스트랜지스터의 밴드폭 선택을 달리하는 인버터회로를 제공함에 있다.
제3도는 상기의 목적을 달성하기 위한 본 발명 절전형 인버터회로도로서 이에 도시한 바와 같이, 피모스(PM1)와 엔모스(NM1)가 직렬접속되어 구성된 인버터회로에 있어서, 노밀 트랜지스터에 비하여 밴드폭이 작고 길이가 긴 피모스(PM2),엔모스(NM2)를 상기 피모스(PM1), 엔모스(NM1)에 직렬로 접속하고, 전원단자전압의 레벨 변화에 따라 상기 피모스(PM1) 및 엔모스(NM1)의 양단에 전원단자전압(Vcc'),(Vss')을 공급하거나 피모스(PM2) 및 엔모스(NM2)의 양단에 전원단자전압(Vcc),(Vss)를 공급하도록 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 및 제5도를 참조하여 설명하면 다음과 같다.
전원단자전압의 레벨이 낮을 경우, 제4도의 전원출력부(1)의 출력단에 접속된 스위치(SW1),(SW2)를 절환시켜 인버터회로의 전원단자(Vcc'),(Vss')에 전원을 공급하게 되므로 이때에도 피모스(PM2) 및 엔모스(NM2)가 인버터회로에서 전기적으로 분리된 상태를 유지하고, 피모스(PM1) 및 엔모스(NM1)로만 인버터회로가 구성되어 종래의 회로와 동일하게 동작한다.
즉, 입력신호(IN)가 " 하이" 로 공급되면 이에 의해 피모스(PM1)가 턴오프되는 반면, 엔모스(NM1)가 턴온되어 소정시간(t2)이 경과된 후 출력단자(OUT)에 안정된 " 로우" 데이타가 출력된다. 또한, 상기 입력신호(IN)가 " 로우" 로 공급되면 이에 의해 상기 피모스(PM1)가 턴온되는 반면, 엔모스(NM1)가 턴오프되어 출력단자(OUT)에 " 하이" 데이타가 출력된다.
한편, 상기 전원단자전압의 레벨이 비교적 높을 경우에는, 상기 스위치(SW1),(SW2)를 절환시켜 인버터회로의 전원단자(Vcc),(Vss)에 전원원을 공급하게 되므로 인버터회로는 전기적으로 상기 피모스(PM2) 및 엔모스(NM2)를 포함한 형태로 구성되는데, 이 피모스(PM2) 및 엔모스(NM2)의 벤드폭은 노멀 트랜지스터의 밴드폭에 비하여 작고, 길이가 긴 특징을 갖는다.
따라서, 상기 입력신호(IN)가 " 로우" 로 공급될때 피모스(PM1),(PM2) 및 엔모스(NM1),(NM2)가 동시에 동작하게 되지만 그 피모스(PM2) 및 엔모스(NM2)의 특성상 출력단자(OUT)에 출력되는 " 하이" 데이타가 전원단자전압(Vcc)의 레벨로 챠지업(Charge up)되기까지 제5도의 (가)에서와 같이 지연시간이 발생되어 불필요하게 전류가 소모되는 것을 방지할 수 있게 된다.
그러나, 일단 출력노드(OUT)가 충분히 챠지업되면 출력데이타의 전이곡선은 제5도의 (나)에서와 같이 본래의 곡선을 따라 움직이게 된다. 즉, 정상속도로 절환된다.
이상에서 상세히 설명한 바와 같이 본 발명은 노멀 트랜지스터에 비하여 밴드폭이 작고 길이가 긴 피모스 및 엔모스를 추가하고 동작전원을 선택적으로 공급함으로써 하이 데이타로의 전이시 불필요하게 과다한 전류가 흘러 전력이 낭비되는 것을 방지할 수 있는 효과가 있다.
제1도는 일반적인 인버터의 회로도.
제2도는 일반적인 인버터회로의 출력 특성그래프.
제3도는 본 발명의 인버터 회로도.
제4도는 본 발명이 인버터회로에 적용되는 전원공급 회로도.
제5도의 (가) 및 (나)는 본 발명에 의한 인버터회로의 출력 특성그래프.
*** 도면의 주요부분에 대한 부호의 설명 ***
1 : 전원출력부 NM1,NM2 : 엔모스
PM1,PM2 : 피모스 SW1,SW2 : 스위치

Claims (2)

  1. 피모스(PM1) 엔모스(NM1)가 직렬접속되어 구성된 인버터회로에 있어서 노멀 트랜지스터에 비하여 밴드폭이 작고 길이가 긴 피모스(PM2),엔모스(NM2)를 상기 피모스(PM1), 엔모스(NM1)에 직렬로 접속하고, 전원단자전압의 레벨 변화에 따라 상기 피모스(PM1) 및 엔모스(NM1)의 양단에 전원단자전압(Vcc'),(Vss')을 공급하거나 피모스(PM2) 및 엔모스(NM2)의 양단에 전원단자전압(Vcc),(Vss)을 공급하도록 구성한 것을 특징으로 하는 절전형 인버터회로.
  2. 제1항에 있어서, 전원출력부(1)에 스위치(SW1),(SW2)를 부가하고, 입력데이타(IN)의 로직값에 따라 그 스위치(SW1),(SW2)를 절환시켜 전원단자전압(Vcc'),(Vss')을 출력하거나 전원단자전압(Vcc),(Vss)을 출력하는 전원선택수단을 더 포함시켜 구성한 것을 특징으로 하는 절전형 인버터회로.
KR1019960004661A 1996-02-26 1996-02-26 절전형인버터회로 KR100396831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004661A KR100396831B1 (ko) 1996-02-26 1996-02-26 절전형인버터회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004661A KR100396831B1 (ko) 1996-02-26 1996-02-26 절전형인버터회로

Publications (2)

Publication Number Publication Date
KR970063258A KR970063258A (ko) 1997-09-12
KR100396831B1 true KR100396831B1 (ko) 2003-11-17

Family

ID=37422156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004661A KR100396831B1 (ko) 1996-02-26 1996-02-26 절전형인버터회로

Country Status (1)

Country Link
KR (1) KR100396831B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821508B2 (en) 2005-07-25 2010-10-26 Samsung Electronic Co., Ltd. Display device and driving device and driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172435A (ja) * 1985-01-26 1986-08-04 Toshiba Corp 半導体集積回路
JPS6424629A (en) * 1987-07-21 1989-01-26 Seiko Epson Corp Inverter circuit for oscillation
JPH05110419A (ja) * 1991-10-15 1993-04-30 Nec Kyushu Ltd Ｃｍｏｓインバータ回路
KR950022119A (ko) * 1993-12-29 1995-07-26 문정환 디램의 발진기용 인버터 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172435A (ja) * 1985-01-26 1986-08-04 Toshiba Corp 半導体集積回路
JPS6424629A (en) * 1987-07-21 1989-01-26 Seiko Epson Corp Inverter circuit for oscillation
JPH05110419A (ja) * 1991-10-15 1993-04-30 Nec Kyushu Ltd Ｃｍｏｓインバータ回路
KR950022119A (ko) * 1993-12-29 1995-07-26 문정환 디램의 발진기용 인버터 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821508B2 (en) 2005-07-25 2010-10-26 Samsung Electronic Co., Ltd. Display device and driving device and driving method thereof

Also Published As

Publication number Publication date
KR970063258A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US6225846B1 (en) Body voltage controlled semiconductor integrated circuit
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
JP2001186007A (ja) 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路
US5808460A (en) Rapid power enabling circuit
KR100535346B1 (ko) 반도체 집적회로장치
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US5986443A (en) Low power required input buffer
JPH01502468A (ja) Ｔｔｌコンパチブルｃｍｏｓ入力回路
KR100396831B1 (ko) 절전형인버터회로
EP0328168B1 (en) Push-pull output circuit which is free from hot carrier stress
EP0651311A2 (en) Self-exciting constant current circuit
JP3214462B2 (ja) 半導体集積回路
US5786686A (en) Low-power consumption type semiconductor device
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
JP3890614B2 (ja) 昇圧電圧供給回路
GB2411059A (en) A CMOS level converter with a gated output to reduce power consumption in following circuits and in the converter itself
KR100311039B1 (ko) 스위칭 스큐를 최소화 할 수 있는 버퍼 회로
JPH03210815A (ja) Ｃｍｏｓ型出力回路
KR100284290B1 (ko) 기판전압을 이용한 대기시 전류 감소회로
TW200826494A (en) Output signal driving circuit and method of driving output signal
KR960015319B1 (ko) 반도체 메모리 장치의 전압 변환회로
JPH1174772A (ja) 電源電圧切換回路
JP2001160294A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee