WO2006049109A1 - 電源装置、及び携帯機器 - Google Patents

電源装置、及び携帯機器 Download PDF

Info

Publication number
WO2006049109A1
WO2006049109A1 PCT/JP2005/019950 JP2005019950W WO2006049109A1 WO 2006049109 A1 WO2006049109 A1 WO 2006049109A1 JP 2005019950 W JP2005019950 W JP 2005019950W WO 2006049109 A1 WO2006049109 A1 WO 2006049109A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
current
circuit
voltage
control signal
Prior art date
Application number
PCT/JP2005/019950
Other languages
English (en)
French (fr)
Inventor
Taichi Hoshino
Hiroki Kikuchi
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/718,219 priority Critical patent/US7635969B2/en
Publication of WO2006049109A1 publication Critical patent/WO2006049109A1/ja

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04SSYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20End-user application control systems

Definitions

  • the present invention relates to a power supply device that converts a power supply voltage from a DC power supply such as a battery into a predetermined output voltage and outputs the same, and a portable device incorporating the power supply device.
  • a power supply device such as a series regulator converts the power supply voltage from the DC power supply to a predetermined output voltage and outputs it. With this power supply, it is necessary to supply a stable output voltage to the load even when the load changes or the power supply voltage fluctuates. Therefore, in order to improve the transient response of the output voltage control, a voltage control unit with a large current consumption is often provided.
  • a high-speed voltage stabilizer with an operational amplifier with large current consumption and a low-speed voltage stabilizer with an operational amplifier with low current consumption are provided.
  • the output terminals of both operational amplifiers are connected to the gate electrode of a common output transistor through which switching current can flow.
  • the high-speed voltage stabilizer is turned on when in active mode, and the low-speed voltage stabilizer is turned on when the load is in sleep mode.
  • a section where the high-speed voltage stabilization section and the low-speed voltage stabilization section are simultaneously turned on is provided.
  • Patent Document 1 discloses that It is shown.
  • Patent Document 2 it is necessary to obtain a mode signal from the outside for mode switching.
  • the mode signal may not be obtained. Proper switching control cannot be performed.
  • a control device is necessary to control the mode signal by judging the load state outside the power supply device.
  • the present invention provides a power supply device that automatically switches between a light load mode and a heavy load mode according to the output current, and that has improved transient response while reducing current consumption at light load, and its power supply
  • An object is to provide a portable device including the device. Disclosure of the invention
  • the power supply apparatus of the present invention has a current supply capability of supplying a first current level, a first output circuit 10 0 F for adjusting the power supply voltage V cc and outputting a predetermined output voltage V out,
  • a second output circuit 10 S having a current supply capability of a second current level smaller than the first current level and adjusting the power supply voltage to output the predetermined output voltage;
  • the reference voltage generation circuit 30 for generating the reference voltage V ref of the output signal, the operation state or the stop state based on the mode control signal MOD, and the feedback voltage V fb corresponding to the output voltage and the reference
  • a first error amplifier circuit 20 0 F for comparing the voltage V ref and controlling the first output circuit 10 0 F so that the feedback voltage is equal to the reference voltage based on the comparison result;
  • the operation state is controlled to be opposite to the first error amplification circuit 20 F or the stop state, and the current consumption is smaller than the current consumption of the first error amplification circuit 20 F.
  • the feedback voltage V fb is compared with the reference voltage V r e f, and the feedback voltage is determined based on the comparison result.
  • a current detection circuit for detecting a detection signal corresponding to an output current Io output from the first output circuit 10 F and the second output circuit 10 S;
  • a current level comparison signal COMP is formed according to a predetermined level of the detection signal, and the operations of the first error amplifier circuit 20 F and the second error amplifier circuit 20 S are performed according to the current level comparison signal COMP.
  • the mode control signal generation circuit 4 4, 4 5, 4 6 for generating the mode control signal MOD to be switched is provided, and all these circuits are incorporated in the IC,
  • the current detection circuit is controlled by a first control signal output from the first error amplifier circuit 20 F, and has a first predetermined ratio ⁇ and an output current output from the first output circuit 10 F.
  • a detection signal output circuit for outputting the detection signal.
  • the mode control signal generation circuit generates the current level comparison signal having a hysteresis characteristic with respect to an output current based on the detection signal.
  • the power supply device of the present invention has a current supply capability for supplying a first current level, and adjusts the power supply voltage Vcc to output a predetermined output voltage Vout.
  • a second output circuit 1 ⁇ S having a current supply capability of 2 current levels smaller than the first current level, for adjusting the power supply voltage and outputting the predetermined output voltage, and at a predetermined level.
  • the reference voltage generation circuit 30 that generates one reference voltage V ref and the operation state or the stop state is controlled based on the mode control signal MOD.
  • the feedback voltage V fb corresponding to the output voltage is compared with the reference voltage V ref, and the first output circuit 10 0 F so that the feedback voltage becomes equal to the reference voltage based on the comparison result.
  • the first error amplifying circuit 20 F When the first error amplifying circuit 20 F is in a stop state based on the mode control signal MOD, while operating while consuming a current consumption smaller than that of the first error amplifying circuit 20 F. And comparing the feedback voltage V fb with the reference voltage V ref, and controlling the second output circuit 10 S so that the feedback voltage becomes equal to the reference voltage based on the comparison result, When the first error amplification circuit 20 F is in an operating state, the second output circuit 10 S for controlling the second output circuit 10 S so as to output a low output voltage lower than the predetermined output voltage by a predetermined voltage level. 2 error amplifier circuit 20 S and
  • a current detection circuit for detecting a detection signal corresponding to an output current I 0 output from the first output circuit 10 F and the second output circuit 10 S;
  • a current level comparison signal COMP is formed according to a predetermined level of the detection signal, and the operations of the first error amplifier circuit 20 F and the second error amplifier circuit 20 S are performed according to the current level comparison signal COMP. It has mode control signal generation circuits 44, 45, and 46 that generate the mode control signal MOD to be switched, and all these circuits are incorporated in an IC.
  • the second error amplifier circuit 20 S has an offset voltage that substantially lowers the reference voltage V ref according to the mode control signal MOD so as to correspond to the low output voltage. It is characterized by.
  • the mode control signal generation circuit outputs the mode control signal according to the change when the current level comparison signal changes from a low level state of the output current Io to a high level state.
  • a delay circuit that changes the mode control signal by delaying by a predetermined time ⁇ in accordance with the change when the output current I 0 changes from a high level state to a low level state while changing immediately. It has 4-6.
  • the current detection circuit is controlled by a first control signal output from the first error amplifier circuit 20 F, and an output current output from the first output circuit 10 F and a first predetermined ratio ⁇ Controlled by a first detection current transistor circuit 4 1 F through which the first detection current flows, and a second control signal output from the second error amplifier circuit 20 S, and output from the second output circuit 10 S
  • a second detection current transistor circuit 41 S for flowing a second detection current having a second predetermined ratio smaller than the output current and the first predetermined ratio ⁇ , and flowing the first detection current and the second detection current.
  • a detection signal output circuit for outputting the detection signal;
  • the mode control signal generation circuit generates the current level comparison signal having a hysteresis characteristic with respect to an output current based on the detection signal.
  • the reference voltage generation circuit uses an operation command signal voltage from the outside as an operation voltage.
  • a portable device of the present invention includes: the power supply device according to any one of the above; a battery power source that generates the power supply voltage; and a control device that generates an operation command signal that instructs the power supply device to operate or stop. And a load device to which the output voltage is supplied.
  • the first error amplifier circuit 20 F that controls the first output circuit 10 F that can supply the first current level necessary at the time of heavy load, and the small second current level at the time of light load A second output circuit that can supply (1 current level) and a second error amplifier circuit 2 OS that controls 10 S are provided.
  • the first and second error amplifying circuits 20 F and 2 OS are controlled to be in an operation state or a stop state opposite to each other based on the mode control signal M OD formed based on the level of the output current Io.
  • the first error amplifier circuit with high current consumption 20 F is stopped and the second error amplification with low current consumption Since only the circuit 20 S operates, the power consumption of the power supply is reduced. Also, during heavy load, the first error amplifier circuit 20 0 F operates in the heavy load mode, The first output circuit 1 0 F is operated at high speed.
  • the second output circuit 10 S with a small current level is controlled by the second error amplifier circuit 20 S with a small current consumption. A decrease in transient response can be avoided.
  • switching between the heavy load mode and the light load mode is performed by detecting the output current level inside the power supply unit, so that no external control signal is required. Therefore, even if the mode signal may not be obtained depending on the portable device to which the power supply device is applied, there will be no trouble in the switching control.
  • I C can be made smaller by reducing the number of external terminals if the power supply is made I C.
  • the second error amplifier circuit 20 S is not stopped during heavy load, but the output voltage from the second output circuit 10 S is changed to the output voltage from the first output circuit 10 F.
  • the predetermined output voltage can be output more quickly from the second output circuit 10 S. Since the current consumption of the first error amplifier circuit 20 F under heavy load is originally large, the increase in the current consumption of the second error amplifier circuit 20 S under heavy load is not a problem.
  • the mode control signal MOD is immediately changed according to the change.
  • the mode control signal is changed by delaying by a predetermined time ⁇ according to the change.
  • the first method includes a comparison circuit that generates a current level comparison signal COMP having a hysteresis characteristic according to a predetermined level of the detection signal.
  • the second method is controlled by the first control signal output from the first error amplifier circuit 20 F, and the output current output from the first output circuit 10 F and the first predetermined ratio ⁇ 1 Controlled by a first detection current transistor circuit 4 1 F for flowing detection current and a second control signal output from the second error amplifier circuit 20 S, and output from the second output circuit 10 S And a second detection current transistor circuit 41 S for flowing a second detection current having a second predetermined ratio j3 (a> J3) smaller than the first predetermined ratio ⁇ . Then, the level of the detection signal corresponding to the flowing current is determined, and a current level comparison signal having hysteresis characteristics with respect to the output current is generated.
  • the current level comparison signal can have hysteresis characteristics with respect to the output current.
  • the first and second current detection transistor circuits 4 1 F and 4 1 S have a predetermined current mirror ratio, that is, the first and second output circuits 10 0 F. Because the hysteresis characteristic is obtained simply by changing the size ratio with each output transistor of 10 S, the configuration can be simplified.
  • FIG. 1 is a diagram showing a configuration of a power supply device according to a first embodiment of the present invention and a portable device using the same.
  • FIG. 2 is a timing chart for explaining the operation of FIG.
  • FIG. 3 is a diagram showing the configuration of the power supply device according to the second embodiment of the present invention.
  • FIG. 4 is a diagram showing the relationship between the output current Io and the detection signal Idet.
  • FIG. 5 is a diagram showing the relationship between the output current Io and the current level comparison signal COMP.
  • FIG. 6 is a diagram showing a configuration of a power supply device according to the third embodiment of the present invention.
  • Figure 7 shows a specific circuit example of the second error amplifier circuit that provides the offset voltage.
  • Embodiments of a power supply device and a portable device according to the present invention will be described below with reference to the drawings.
  • the power supply device of the present invention can be paraphrased as a semiconductor device because it is built in LSI.
  • FIG. 1 is a diagram showing a configuration of a power supply device according to a first embodiment of the present invention and a portable device using the same.
  • the battery power source B A T generates a power source voltage V cc.
  • the power supply voltage V cc changes in voltage level according to the state of charge / discharge of the battery power supply B A T, and also includes a ripple component according to a change in the load amount of the load device.
  • the output circuit includes a first output circuit 1 OF and a second output circuit 10 S.
  • the first output circuit 10 0 F has a current supply capability to supply a first current level corresponding to the total load current required by the load device connected to the power supply device 100, and adjusts the power supply voltage V cc. To output a predetermined output voltage Vout.
  • the first output circuit 10 0 F is configured in a series regulator form including the first output transistor 1 1 F.
  • the first output transistor 1 1 F is a P-type MOS transistor.
  • the second output circuit 10 0 S has a second current level (that is, a second current) that corresponds to the load current at the time of a light load when the load device connected to the power supply device 100 is performing a holding operation or a missing operation. It has a current supply capability to supply the first output level and adjusts the power supply voltage V cc to output the specified output voltage V 0 ut.
  • the second output circuit 10 0 S is configured in a series regulator format including the second output transistor 11 S.
  • the second output transistor 1 1 S can be a P-type MO S transistor, but its transistor size is matched to the load current to be supplied. The size is much smaller than the size of the 11 F.
  • the first output circuit 10 F and the second output circuit 10 S are series regulators in FIG. 1, but are not limited thereto, and may be switching type transistor output circuits.
  • the output voltage V o u t is supplied from the output terminal P V o u t of the power supply device 1 0 0 to the output smoothing capacitor 3 1 0 and the load device 3 2 0.
  • I o is the output current.
  • the output voltage V o u t is divided by the voltage dividing resistors 1 2 and 1 3 to become the feedback voltage V f b.
  • Each error amplifier circuit includes error amplifiers, and the first output circuit 1 OF controls the first output circuit 10 0 F by the first control signal and the second output circuit 1 OS controls the second control signal.
  • a second error amplifier circuit 20 S is provided.
  • the first error amplifier circuit 20 0 F compares the feedback voltage V f corresponding to the output voltage V out with the reference voltage V ref, and based on the comparison result, the feedback voltage V fb becomes equal to the reference voltage V ref.
  • the first output circuit 1 0 F is controlled.
  • the first error amplifier circuit 20 F operates with a relatively large current so that the first output circuit 10 F having a large current supply capability can be controlled at a high speed with a transient response. Therefore, large current consumption is consumed.
  • the first error amplifier circuit 20 F is controlled to be in the operation state or in the stopped state based on the mode control signal M O D.
  • the mode control signal MOD becomes active at a high (H) level and stops at a low (L) level.
  • the second error amplifier circuit 20 S compares the feedback voltage V fb corresponding to the output voltage V out with the reference voltage V ref, and based on the comparison result, the feedback voltage V fb becomes equal to the reference voltage ref.
  • the second output circuit 1 0 S is controlled.
  • the second error amplifier circuit 20 S only needs to control the second output circuit 10 S having a small current supply capability, and thus operates with a small current. Therefore, the second error amplifier circuit 20 S only consumes a considerably smaller current than the current consumed by the first error amplification circuit 20 F.
  • the second output transistor 11 S of the second output circuit 10 S Therefore, the control by the second error amplification circuit 2 OS and the second output circuit 10 S has a considerably good transient response. Therefore, voltage control can be performed at high speed.
  • the second error amplifier circuit 20 S is controlled to be in a stopped state or an operating state based on the mode control signal M O D.
  • the mode control signal M O D is activated at the L level and stopped at the H level. That is, the operation state of the second error amplifier circuit 2 OS is opposite to that of the first error amplifier circuit 20 F.
  • the reference voltage generation circuit 30 receives an operation command electric field V st b which is an H level of the operation command signal S TB and generates a reference voltage V r- e f of a predetermined level from the operation command voltage V st b.
  • the reference voltage generation circuit 30 may be configured with, for example, a band gap type constant voltage circuit so as to output a reference voltage V r e f that is as stable as possible.
  • the operation command voltage V stb is stable when supplied from the control device 200, even if the power supply voltage V cc contains a ripple component, the reference voltage with a small ripple component is used. V ref can be output. Therefore, the output voltage control is stable.
  • the reference voltage generation circuit 30 has a thermal shutdown circuit (TSD) 3] _.
  • T S D 3 1 monitors the internal temperature of the power supply device 100 and stops the operation of the power supply device 100 when it reaches a predetermined temperature to be protected. If the monitoring of the reference voltage generation circuit 30 is performed only at a heavy load, it can serve as an overheat protection. Therefore, the monitoring of the reference voltage generation circuit 30 is stopped at a light load. As a result, current consumption required for monitoring the reference voltage generation circuit 30 can be saved.
  • the current detection circuit 40 detects a detection signal I det corresponding to the output current I 0 output from the first output circuit 10 0 F and the second output circuit 10 0 S.
  • the current detection circuit 40 includes a first current detection transistor 4 1 F of a P-type MOS transistor to which the first control signal is supplied to the gate, and a second output transistor 1 1 S Like the P-type MOS transistor where the second control signal is supplied to the gate
  • the second current detection transistor 41 S and the resistors 42 and 4 3 for flowing the detection current I oo from the first and second current output transistors 41 F and 41 S are provided. Then, a detection signal I det having a voltage level corresponding to the detection current I oo is generated.
  • the comparison circuit 44 compares the detection signal I det with the reference level and generates a Hi-flow level comparison signal COMP. In order to avoid the fluctuation of the current level comparison signal COMP, it is desirable that the comparison circuit 44 has a hysteresis characteristic.
  • the comparison reference value is set so that the current level comparison signal COMP is H level during heavy load and L level during light load.
  • the current level comparison signal C OMP is supplied to the delay circuit 46 through the OR circuit 45.
  • the delay circuit 46 responds to the change.
  • the mode control signal MOD is immediately changed from light load mode to heavy load mode.
  • the delay circuit 46 delays the output current I o by a predetermined time when the output current I o changes from a high level (H level) to a low level (L) level. Change the mode control signal MOD from heavy load mode to light load mode.
  • the power supply device 100 has an operation command signal (ie, a standby signal) STB for controlling the power supply device 100 in an operation state or a stop state, and is turned on via an operation command signal input terminal P stb. Is entered as The operation instruction signal S TB may be rephrased as a standby signal.
  • the operation instruction signal S TB may be rephrased as a standby signal.
  • the operation command signal S TB is H level or L level.
  • the power supply device 100 is set to be in an operating state when the operation command signal STB is at an H level and to be in a stopped state when at an L level. In the stop state, the operation power supply to each circuit including the first error amplification circuit 20 F, the second error amplification circuit 20 S, the reference voltage generation circuit 30, and the comparison circuit 44 is shut down.
  • the operation command signal STB is supplied from the control device 200.
  • the operation command signal STB is an operation command voltage V st b (for example, about 1.5 to 3 V) at the H level, and is at the ground level, for example, at the L level.
  • This operation command voltage V st b is input to the reference voltage generation circuit 30 as an operation voltage.
  • the control device 200 includes a computer 220 that controls each device of the portable device.
  • the control device 200 also includes a voltage adjustment circuit (regulator) 210, and this regulator 210 adjusts the power supply voltage V cc to a voltage level required by the computer 220 and supplies it to the computer 220. Even when the power supply voltage V cc includes a ripple component, the computer 220 is stably supplied with a voltage with the ripple component suppressed.
  • the operation control signal S E L may be input from the computer 220 to the power supply device 100 via the operation control terminal P se 1.
  • the operation control signal S E L and the current level comparison signal C OMP are input to the OR circuit 45.
  • the level of the output current I 0 is detected, and the light load mode and the heavy load mode are automatically switched.
  • the operation control signal SEL can be switched if necessary. Good.
  • the operation command voltage V stb of the operation command signal S TB is also a stable voltage with little ripple component.
  • the power supply voltage V cc is also supplied to various load devices in the portable device, as represented by the load device 330. The operation of the power supply device and portable device in FIG. 1 will be described with reference to the timing chart in FIG.
  • the operation command signal S TB is at the L level, and the power supply device 100 is in a stopped state. In this stopped state, the power supply to the first error amplification circuit 20 F, the second error amplification circuit 20 S, the reference voltage generation circuit 30, the comparison circuit 44, etc. is cut off. Comparison signal COMP and mode control signal MOD are undefined.
  • the output current I o after reaching the time point t 1 is small, which is a light load state.
  • the current level comparison signal C O M P at time t 1 is at L level, and the mode control signal MOD that is the output of the delay circuit 46 is also at L level. That is, it is in light load mode.
  • the second error amplifier circuit 20 S In this light load state, the second error amplifier circuit 20 S is in an operating state, and the second output circuit 10 S is operated by the second control signal.
  • the size of the second output transistor 11 S of the second output circuit 10 S is set to a small size corresponding to the output current to be supplied. Therefore, even with the second control signal from the second error amplifier circuit 20 S having a small current consumption, it is possible to respond quickly with little time delay. Since this second control signal is also supplied to the gate of the second current detection transistor 41 S, a detection current I oo corresponding to the output current I o output from the second output circuit 10 S flows.
  • This light load condition continues until time t2.
  • the current consumption of the power supply device 100 is small, so it can be said to be a low current consumption mode.
  • the detection current I oo reaches the inversion level when the hysteresis characteristic of the comparison circuit 44 increases.
  • the current level comparison signal COMP becomes H level and the The control signal MOD also immediately becomes H level without being delayed by the delay circuit 46. That is, it becomes a heavy load mode.
  • the second error amplifier circuit 20 S is stopped. Instead, the first error amplifying circuit 20 F is activated, and the first output circuit 10 F is operated by the first control signal.
  • the first error amplifier circuit 20 F operates at a relatively large current so that the first output circuit 10 F having a large current supply capability can be controlled at high speed with a high transient response. Therefore, even heavy loads are controlled without delay.
  • the current level comparison signal C O M P becomes L level.
  • the delay circuit 46 operates as an on-delay timer. Therefore, the mode control signal MO D changes to the L level with a delay of the predetermined time ⁇ .
  • the output current I 0 is at a current level corresponding to a light load state.
  • the mode control signal M O D is at the low level, the first error amplification circuit 2 OF operates and the output current is output from the first output circuit 10 F.
  • the output current is continuously output from the 1st output circuit 10 F, which has a large current supply capability, when the load increase and decrease fluctuates drastically, making it more stable to the load. Voltage can be supplied.
  • the power supply device 100 becomes lightly loaded in the same manner as the time point t1-t2. Further, when the operation command signal S TB becomes L level at the time point t 5, the power supply device 100 is stopped as before t 1.
  • the first error increase circuit 20 F having a large current consumption is stopped, while the second error increase having a small current consumption is performed. Only the width circuit 20 S operates. Therefore, the current consumption of the power supply is reduced during light load conditions.
  • the second output circuit 10 S with a small transistor size is controlled by the second error amplifier circuit 20 S with a small current consumption, so that the current consumption is reduced and the transient response of the voltage control is reduced. Degradation can be avoided.
  • the IC can be made smaller by reducing the number of external terminals if the power supply is made into an IC.
  • the mode control signal MOD is immediately changed according to the change.
  • the mode control signal is changed with a delay of a predetermined time according to the change.
  • the size of the second output transistor 1 1 S of the second output circuit 10 0 S is reduced to correspond to the current level at the time of light load. Stable switching operation (prevents flapping) can be obtained.
  • the reference voltage V ref is generated by the reference voltage generation circuit 30 to which the operation command voltage V stb in which the ripple component is suppressed is input, the ripple voltage component is hardly included. Therefore, even when the power supply voltage V cc includes a ripple component, the ripple component included in the output voltage V 0 ut is significantly reduced.
  • the operation command signal STB supplied from the control device 200 is used as the operation voltage to the reference voltage generating circuit 30 of the power supply device 100, the ripple rejection characteristics are improved.
  • the operation command signal STB is used as an operating voltage to the reference voltage generation circuit 30 in addition to the original use for instructing the operation or stop of the power supply device 100. Therefore, the number of terminals of the integrated power supply device can be calculated. There is no increase.
  • FIG. 3 is a diagram showing the configuration of the power supply device 100 according to the second embodiment of the present invention.
  • the power supply device 100 in FIG. 3 is different from that in FIG. 1 in that the hysteresis characteristic is imparted to the current level comparison signal COM p.
  • the first current detection transistor 41 F of the current detection circuit 40 is controlled by the first control signal output from the first error amplification circuit 20 F. Then, the first current detection transistor 41 F passes the output current I o output from the first output circuit 10 F and the first detection current I o o f of the first predetermined ratio ⁇ .
  • the second current detection transistor 4 1 S is controlled by the second control signal output from the second error amplifier circuit 20 S.
  • the second current detection transistor 41 S has an output current I o output from the second output circuit 10 S and a second predetermined ratio / 3 (that is, Q;> J3) smaller than the first predetermined ratio ⁇ . Flow the second detection current IOO s.
  • the detection current I oo flowing through the resistors 42 and 43 is different between the first detection current I oof and the second detection current I 0 os.
  • the comparison circuit 44 does not have hysteresis characteristics, and outputs an L level current level comparison signal COMP when the input detection signal I det does not reach the predetermined threshold V th, and when it exceeds the predetermined threshold V th, the H level Current level comparison signal COMP is output.
  • the detection signal I de t exceeds the threshold value V t h of the comparison circuit 44, and therefore the current level comparison signal C O M P becomes H level.
  • the second error amplifying circuit 20 S is stopped and the first error amplifying circuit 20 F is activated. Therefore, the first detection current I o o f flows.
  • the detection signal I de t increases in accordance with the relationship between the first and second predetermined ratios a and j3. Thereafter, when the output current I 0 increases, the detection signal I de t increases according to a predetermined ratio.
  • the detection signal I det falls below the threshold V th of the comparison circuit 44 when the output current I o decreases to the first predetermined current I 1 smaller than the second predetermined current I 2. . Therefore, the current level comparison signal C O M P becomes L level. As a result, the first error amplifying circuit 20 F is stopped and the second error amplifying circuit 20 S is in an operating state, so that the second detection current I o s flows.
  • the first and second current detection transistor circuits 4 1 F and 4 1 S have a predetermined current mirror ratio, that is, each of the first and second output circuits 1 0 F and 10 0 S The size ratio is different from that of the output transistor.
  • the current level comparison signal C O M P has hysteresis characteristics, so the configuration can be simplified.
  • FIG. 6 is a diagram showing a configuration of a power supply device 100 according to the third embodiment of the present invention.
  • the power supply device 100 in FIG. 6 is different from that in FIG. 1 in the control state of the second error amplifier circuit 20 S based on the mode control signal MOD. This difference will be explained.
  • the second error amplifier circuit 20 S is not stopped at the time of heavy load, but rather than the output voltage from the first output circuit 10 0 F, the second output circuit 10 0 S has a predetermined voltage level. Controls to output a low output voltage that is as low as a bell.
  • the second error amplifier circuit 20 S operates while consuming a current consumption smaller than the current consumption of the first error amplifier circuit 20 F.
  • the second error amplifier circuit 20 S controls the second output circuit 10 S when the mode control signal MOD is at the L level and the first error amplifier circuit 20 F is in a stopped state, and the predetermined output voltage V out Is output.
  • the second error amplifier circuit 20 S compares the feedback voltage V fb with the reference voltage V ref, and based on the comparison result, compares the feedback voltage V fb with the reference voltage V re ⁇ . 2Output circuit 1 0 S is controlled.
  • the second error amplifier circuit 20 S is a low voltage lower than the predetermined output voltage Vout by a predetermined voltage level when the mode control signal MOD is at the H level and the first error amplifier circuit 20 F is in the operating state.
  • the second output circuit 1 0 S is controlled to output the output voltage.
  • the predetermined output voltage V output is output from the power supply device 100 as in the first embodiment of FIG.
  • the second error amplifier circuit 20 S and the second output circuit 10 S output a low output voltage that is lower than the predetermined output voltage V output by a predetermined voltage level. Therefore, when the mode control signal MOD changes to the L level, the predetermined output voltage Vout can be output more quickly from the second output circuit 10S.
  • FIG. 7 shows an essential part of a specific circuit example of the second error amplifier circuit 20 S having the offset voltage V o f f.
  • P-type M0 S transistor 2 3 to which feedback voltage V fb is applied to the gate and N-type MO S transistor 2 5 to which the drain and gate are connected are connected in series.
  • a circuit, a P-type MOS transistor 24 to which the reference voltage V ref is applied to the gate, and an N-type MOS transistor 26 having a gate connected to the gate of the N-type MOS transistor 25 are connected in series.
  • 2 Series circuit connected in parallel Continued. Current is supplied from the constant current source circuit 22 to this parallel circuit. Then, the second control signal is output from the connection point between the P-type MO transistor 24 and the N-type MO transistor 26.
  • a P-type MOS transistor 2 7 to which the reference voltage V ref is applied to the gate and a P-type MOS transistor 28 to which the mode control signal MOD inverted by the knot circuit 29 is applied to the gate are connected in series.
  • the circuit is connected in parallel with P-type M0 transistor 24.
  • the offset voltage V off having a polarity that substantially reduces the reference voltage V ref of the second error amplifier circuit 20 S in the heavy load mode in which the mode control signal MOD is at the H level.
  • a power supply apparatus includes a first error amplifier circuit that controls a first output circuit for heavy loads, and a second error amplifier circuit that controls a second output circuit for light loads. Are controlled to the opposite operating state or stopping state based on the output current level. This power supply can be effectively used in portable devices because it improves the transient response while reducing the current consumption at light load according to the output current level.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Management (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Business, Economics & Management (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Led Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

出力電流に応じて軽負荷モードと重負荷モードとを自動的に切り替える。重負荷時に必要な第1電流レベルを供給できる第1出力回路を制御する第1誤差増幅回路と、軽負荷時の小さな第2電流レベル(<第1電流レベル)を供給できる第2出力回路を制御する第2誤差増幅回路とを設ける。この第1,第2誤差増幅回路を、出力電流のレベルに基づいて形成されたモード制御信号に基づいて互いに逆の動作状態もしくは停止状態に制御する。これにより、軽負荷時の消費電流を低減させつつ過渡応答性を向上させる。

Description

明細書
電源装置、 及び携帯機器 技術分野
本発明は、 電池などの直流電源からの電源電圧を所定の出力電圧に変換して出 力する電源装置、 及びその電源装置を組み込んだ携帯機器に関する。 背景技術
リーズレギュレータなどの電源装置は、 直流電源からの電源電圧を所定の出 力電圧に変換して出力する。 この電源装置では、 負荷の変動や電源電圧の変動に 対しても、 負荷へ安定した出力電圧を供給することが必要である。 したがって、 出力電圧の制御の過渡応答性を向上するために、 消費電流の大きい電圧制御部を '備えることが多い。
このような消費電流の大きい電圧制御部を備えた電源装置を、 アクティブモー ド (重負荷状態) とスリープモード (軽負荷状態;待ち受け状態) を有する携帯 電話機等の携帯機器に適用する場合に、 スリープモード時には電圧制御部での消 費電流の無駄が多くなる。
そこで、 消費電流が大きいオペアンプを備えた高速電圧安定部と、 消費電流が 小さいオペアンプを備えた低速電圧安定部を設ける。 これら両オペアンプの出力 端子を、 切替え手段を介して、 大きな電流を流せる共通の出力トランジスタのゲ —ト電極に接続する。 そして、 アクティブモードのときは高速電圧安定部をオン にし、 負荷がスリープモードのときは低速電圧安定部をオンにする。 また、 モー ド切替.えの際、 高速電圧安定部及び低速電圧安定部が同時にオンする区間を設け. る。 このように電源装置を構成して、 負荷の状態に応じて電圧安定部で消費する 電流を制御することが、 特許文献 1 (特開 2 0 0 1— 1 1 7 6 5 0号公報) に示 されている。 しかし、 特許文献 1のものでは、 モード切替のために外部からモード信号を得 る必要があるが、 電源装置の適用される携帯機器によってはモード信号が得られ ない場合もあり、 この場合には適切な切替制御ができなくなる。 また、 電源装置 の外部で、 負荷状態を判断してモード信号を制御するための、 制御装置が必要と なる。
また、 高速電圧安定部と低速電圧安定部とで共通の出力トランジスタを制御す るから、 低速電圧安定部による制御時の過渡応答性が悪いという問題がある。
そこで、 本発明は、 出力電流に応じて軽負荷モードと重負荷モードとを自動的 に切り替えるとともに、 軽負荷時の消費電流を低減させつつ過渡応答性を向上さ せた電源装置、 及びその電源装置を含む携帯機器を提供することを目的とする。 発明の開示
本発明の電源装置は、 第 1電流レベルを供給する電流供給能力を持ち、 電源電 圧 V c cを調整して所定の出力電圧 V o u tを出力するための第 1出力回路 1 0 Fと、
前記第 1電流レベルよりも小さい第 2電流レベルの電流供給能力を持ち、 前記 電源電圧を調整して前記所定の出力電圧を出力するための第 2出力回路 1 0 Sと、 所定レベルで単一の基準電圧 V r e f を発生する基準電圧発生回路 3 0と、 モード制御信号 M O Dに基づいて動作状態もしくは停止状態に制御されるとと もに、 前記出力電圧に応じた帰還電圧 V f bと前記基準電圧 V r e f とを比較し、 その比較結果に基づいて前記帰還電圧が前記基準電圧に等しくなるように前記第 1出力回路 1 0 Fを制御するための第 1誤差増幅回路 2 0 Fと、
前記モード制御信号 M O Dに基づいて前記第 1誤差増幅回路 2 0 Fとは逆の動 作状態もしくは停止状態に制御されるとともに、 前記第 1誤差増幅回路 2 0 Fの 消費電流よりも小さい消費電流を消費しつつ動作し、 前記帰還電圧 V f bと前記 基準電圧 V r e f とを比較し、 その比較結果に基づいて前記帰還電圧が前記基準 電圧に等しくなるように前記第 2出力回路 1 0 Sを制御するための第 2誤差増幅 回路 2 0 Sと、
前記第 1出力回路 1 0 F及び前記第 2出力回路 1 0 Sから出力される出力電流 I oに応じた検出信号を検出する電流検出回路と、
前記検出信号の所定レベルに応じて電流レベル比較信号 C O M Pを形成し、 該 電流レベル比較信号 C O M Pに応じて前記第 1誤差増幅回路 2 0 Fと前記第 2誤 差増幅回路 2 0 Sの動作を切り替える前記モード制御信号 M O Dを生成するモー ド制御信号生成回路 4 4、 4 5、 4 6とを備え、 これら全ての回路を I Cに組み 込んでおり、
前記電流検出回路は、 前記第 1誤差増幅回路 2 0 Fから出力される第 1制御信 号により制御され、 前記第 1出力回路 1 0 Fから出力されている出力電流と第 1 所定比 αの第 1検出電流を流す第 1検出電流用トランジスタ回路 4 1 Fと、 前記 第 2誤差増幅回路 2 0 Sから出力される第 2制御信号により制御され、 前記第 2 ,出力回路 1 0 Sから出力されている出力電流と前記第 1所定比 αより小さい第 2 所定比 /3の第 2検出電流を流す第 2検出電流用トランジスタ回路 4 1 Sと、 前記 第 1検出電流と前記第 2検出電流を流し前記検出信号を出力する検出信号出力回 路を有し、
前記モ一ド制御信号生成回路は、 前記検出信号に基づいて出力電流に関してヒ ステリシス特性を持つ前記電流レベル比較信号を生成することを特徴とする。 また、 本発明の電源装置は、 第 1電流レベルを供給する電流供給能力を持ち、 電源電圧 V c cを調整して所定の出力電圧 V o u tを出力するための第 1出力回 路 1 0 Fと、
前記第 1電流レベルよ りも小さい苇 2電流レベルの電流供給能力を持ち、 前記 電源電圧を調整して前記所定の出力電圧を出力するための第 2出力回路 1 Ό Sと、 所定レベルで単一の基準電圧 V r e f を発生する基準電圧発生回路 3 0と、 モード制御信号 M O Dに基づいて動作状態もしくは停止状態に制御されるとと もに、 前記出力電圧に応じた帰還電圧 V f bと前記基準電圧 V r e f とを比較し、 その比較結果に基づいて前記帰還電圧が前記基準電圧に等しくなるように前記第 1出力回路 1 0 Fを制御するための第 1誤差増幅回路 2 0 Fと、
前記第 1誤差増幅回路 2 0 Fの消費電流よりも小さい消費電流を消費しつつ動 作し、 前記モード制御信号 MO Dに基づいて、 前記第 1誤差増幅回路 2 0 Fが停 止状態のときに、 前記帰還電圧 V f bと前記基準電圧 V r e f とを比較し、 その 比較結果に基づいて前記帰還電圧が前記基準電圧に等しくなるように前記第 2出 力回路 1 0 Sを制御する一方、 前記第 1誤差増幅回路 2 0 Fが動作状態のときに、 前記所定出力電圧よりも所定電圧レベルだけ低い低出力電圧を出力するように前 記第 2出力回路 1 0 Sを制御するための第 2誤差増幅回路 2 0 Sと、
前記第 1出力回路 1 0 F及び前記第 2出力回路 1 0 Sから出力される出力電流 I 0に応じた検出信号を検出する電流検出回路と、
前記検出信号の所定レベルに応じて電流レベル比較信号 C O M Pを形成し、 該 電流レベル比較信号 C O M Pに応じて前記第 1誤差増幅回路 2 0 Fと前記第 2誤 差増幅回路 2 0 Sの動作を切り替える前記モード制御信号 M O Dを生成するモー ド制御信号生成回路 4 4、 4 5、 4 6とを有し、 これら全ての回路を I Cに組み 込んだことを特徴とする。
また、 前記第 2誤差増幅回路 2 0 Sには、 前記低出力電圧に対応するように、 前記モード制御信号 M O Dに応じて実質的に前記基準電圧 V r e f を低くするォ フセット電圧を持たせることを特徴とする。
また、 前記モード制御信号生成回路は、 前記電流レベル比較信号が、 前記出力 電流 I oの低レベルを示す状態から高レベルを示す状態に変化したときにその変 化に応じて前記モード制御信号を直ちに変化させる一方、 前記出力電流 I 0の高 レベルを示す状態から低レベルを示す状態に変化したときにその変化に応じて所 ' 定時間 τだけ遅延させて前記モード制御信号を変化させる遅延回路 4 6を有する ことを特徴とする。 また、 前記電流検出回路は、 前記第 1誤差増幅回路 2 0 Fから出力される第 1 制御信号により制御され、 前記第 1出力回路 1 0 Fから出力されている出力電流 と第 1所定比 αの第 1検出電流を流す第 1検出電流用トランジスタ回路 4 1 Fと、 前記第 2誤差増幅回路 2 0 Sから出力される第 2制御信号により制御され、 前記 第 2出力回路 1 0 Sから出力されている出力電流と前記第 1所定比 αより小さい 第 2所定比 の第 2検出電流を流す第 2検出電流用トランジスタ回路 4 1 Sと、 前記第 1検出電流と前記第 2検出電流を流し前記検出信号を出力する検出信号出 力回路を有し、
前記モード制御信号生成回路は、 前記検出信号に基づいて出力電流に関してヒ ステリシス特性を持つ前記電流レベル比較信号を生成することを特徴とする。
また、 前記基準電圧発生回路は外部からの動作指令信号の電圧を動作電圧とす ることを特徴とする。
本発明の携帯機器は、 上記のいずれかに記載の電源装置と、 前記電源電圧を発 生する電池電源と、 前記電源装置へ動作状態または停止状態を指令する動作指令 信号を発生する制御装置と、 前記出力電圧が供給される負荷装置と、 を備えるこ とを特徴とする。
本発明によれば、 重負荷時に必要な第 1電流レベルを供給できる第 1出力回路 1 0 Fを制御する第 1誤差増幅回路 2 0 Fと、 軽負荷時の小さな第 2電流レベル (く第 1電流レベル) を供給できる第 2出力回路 1 0 Sを制御する第 2誤差増幅 回路 2 O Sとを設ける。 この第 1 , 第 2誤差増幅回路 2 0 F、 2 O Sを、 出力電 流 I oのレベルに基づいて形成されたモード制御信号 M O Dに基づいて互いに逆 の動作状態もしくは停止状態に制御する。
二れにより、 保持動作や間.欠動作を行っている軽負荷時には、 軽負荷モードに して、 消費電流が大きい第 1誤差増幅回路 2 0 Fは停止され、 消費電流が小さい 第 2誤差増幅回路 2 0 Sのみが動作するから、 電源装置の消費電流は少なくなる。 また、重負荷時には、重負荷モードにして、第 1誤差増幅回路 2 0 Fが動作して、 第 1出力回路 1 0 Fを高速に動作させる。
また、 軽負荷時には、 小さな電流レベル、 即ちトランジスタサイズが小さい第 2出力回路 1 0 Sを消費電流が小さい第 2誤差増幅回路 2 0 Sで制御するから、 消費電流を小さくして且つ電圧制御の過渡応答性の低下を避けることができる。 また、 重負荷モードと軽負荷モードの切替を、 電源装置内部で出力電流レベル を検出して行うから、そのための外部からの制御信号が不要となる。 したがって、 電源装置の適用される携帯機器によってモード信号が得られない場合があっても、 切替制御に支障は生じない。また、切替制御のための外部端子が削減できるから、 電源装置が I C化されるものでは、 外部端子数を少なくなることによって、 I C を小型にできる。
また、 本発明では、 重負荷時に、 第 2誤差増幅回路 2 0 Sを停止するのではな く、 第 2出力回路 1 0 Sからの出力電圧を、 第 1出力回路 1 0 Fからの出力電圧 よりも、 所定電圧レベルだけ低い低出力電圧を出力するように制御する。 その制 御のためには、 例えばモード制御信号 M O Dに応じて実質的に基準電圧 V r e f を低くするオフセッ ト電圧を持たせるだけでよいから、 簡単な構成によって実現 できる。 これにより、 重負荷モードから軽負荷モードへの切替時に、 第 2出力回 路 1 0 Sから所定出力電圧をより速やかに出力することができる。 なお、 重負荷 時の第 1誤差増幅回路 2 0 Fの消費電流が元々大きいから、 重負荷時における第 2誤差増幅回路 2 0 Sの消費電流の増加はそれほど問題とはならない。
また、 電流レベル比較信号 C O M Pが、 出力電流 I oの低レベルを示す状態か ら髙レベルを示す状態に変化したときにその変化に応じてモード制御信号 M O D を直ちに変化させる。 一方、 出力電流 I oの高レベルを示す状態から低レベルを 示す状態に変化したときにその変化に応じて所定時間 τだけ遅延させてモード制 御信号を変化させる。 これにより、 第 2出力回路の出力トランジスタのサイズを 軽負荷時の電流レベルに対応させて小さく していることと相俟って、 切替時の高 速な過渡応答性と安定した切替動作 (ばたつき防止) を得ることができる。 また、 本発明では、 モード制御信号生成回路に、 出力電流に関してヒステリシ ス特性を持つ電流レベル比較信号を生成させる。 このヒステリシス特性を持たせ るために、 第 1方法は、 検出信号の所定のレベルに応じてヒステリシス特性を持 ち電流レベル比較信号 C O M Pを発生する比較回路を設ける。また、第 2方法は、 第 1誤差増幅回路 2 0 Fから出力される第 1制御信号により制御され、 且つ第 1 出力回路 1 0 Fから出力されている出力電流と第 1所定比 αの第 1検出電流を流 す第 1検出電流用トランジスタ回路 4 1 Fと、 第 2誤差増幅回路 2 0 Sから出力 される第 2制御信号により制御され、 且つ第 2出力回路 1 0 Sから出力されてい る出力電流と前記第 1所定比 αより小さい第 2所定比 j3 ( a > J3 ) の第 2検出電 流を流す第 2検出電流用トランジスタ回路 4 1 Sとを設ける。 そして、 流れる電 流に応じた検出信号をレベル判定して、 出力電流に関してヒステリシス特性を持 つ電流レベル比較信号を生成する。
これにより、 電流レベル比較信号を出力電流に関してヒステリシス特性を持た せることができる。 特に、 第 2方法によれば、 第 1、 第 2電流検出用トランジス タ回路 4 1 F、 4 1 Sに所定のカレントミラ一比を持たせること、 即ち第 1、 第 2出力回路 1 0 F、 1 0 Sの各出力トランジスタとのサイズ比を異ならせること、 だけで、 ヒステリシス特性を持たせるから、 構成を簡単にできる。 図面の簡単な説明
図 1は、 本発明の第 1実施例に係る電源装置及びそれを用いた携帯機器の構成 を示す図である。
図 2は、 図 1の動作を説明するタイミングチャートである。
図 3は、 本発明の第 2実施例に係る電源装置の構成を示す図である。
図 4は、 出力電流 I oと検出信号 I d e tとの関係を示す図である。
図 5は、 出力電流 I oと電流レベル比較信号 C O M Pとの関係を示す図である。 図 6は、 本発明の第 3実施例に係る電源装置の構成を示す図である。 図 7は、 オフセット電圧を持たせる第 2誤差増幅回路の具体回路例を示す図で める。 発明を実施するための最良の形態
以下、 本発明の電源装置及び携帯機器の実施例について、 図を参照して説明す る。 なお、 本発明の電源装置は、 L S Iに作り込まれるので、 半導体装置と言い 換えてもよい。
図 1は、 本発明の第 1実施例に係る電源装置及びそれを用いた携帯機器の構成 を示す図である。
図 1において、 電池電源 B A Tは、 電源電圧 V c cを発生する。 この電源電圧 V c cは、 電池電源 B A Tの充放電の状態に応じて電圧レベルが変わってくるし、 また、 負荷装置の負荷量の変化に応じたリップル成分を含む。
この電源電圧 V c cが、 電源装置 1 0 0に電源電圧入力端子 P V c cから入力 される。 出力回路として、 第 1出力回路 1 O Fと第 2出力回路 1 0 Sを有する。 第 1出力回路 1 0 Fは、 電源装置 1 0 0に接続される負荷装置が要求する全負 荷電流に見合った第 1電流レベルを供給する電流供給能力を持ち、 電源電圧 V c cを調整して所定の出力電圧 V o u tを出力する。 この第 1出力回路 1 0 Fは、 第 1出力トランジスタ 1 1 Fを含むシリーズレギユレータ形式で構成されている。 第 1出力トランジスタ 1 1 Fは、 P型 M O S トランジスタでよレ、。
第 2出力回路 1 0 Sは、 電源装置 1 0 0に接続される負荷装置が保持動作や間 欠動作を行っている軽負荷時の負荷電流に見合った第 2電流レベル (即ち、 第 2 電流レベルく第 1電流レベル) を供給する電流供給能力を持ち、 電源電圧 V c c を調整して所定の出力電圧 V 0 u tを出力する。 この第 2出力回路 1 0 Sは、 第 2出力トランジスタ 1 1 Sを含むシリーズレギュレ一タ形式で構成されている。 第 2出力トランジスタ 1 1 Sは、 やはり P型 MO S トランジスタでよいが、 その トランジスタサイズは、 供給するべき負荷電流に見合って、 第 1出カトランジス タ 1 1 Fのサイズよりも格段に小さいサイズとされている。
これら第 1出力回路 1 0 F、 第 2出力回路 1 0 Sは、 図 1では、 シリーズレギ ユレータとしているが、 これに限らず、 スイッチング型のトランジスタ出力回路 でもよい。
出力電圧 V o u tは、 電源装置 1 0 0の出力端子 P V o u tから、 出力平滑用 キャパシタ 3 1 0、 負荷装置 3 2 0に供給される。 I oは、 出力電流である。 出 力電圧 V o u tが分圧抵抗 1 2、 1 3で分圧されて帰還電圧 V f bとなる。
誤差増幅回路として、 それぞれエラ一アンプを含み、 第 1出力回路 1 0 Fを第 1制御信号により制御する第 1誤差増幅回路 2 O Fと、 第 2出力回路 1 O Sを第 2制御信号により制御する第 2誤差増幅回路 2 0 Sを備える。
第 1誤差増幅回路 2 0 Fは、 出力電圧 V o u tに応じた帰還電圧 V f と基準 電圧 V r e f とを比較し、 その比較結果に基づいて帰還電圧 V f bが基準電圧 V r e f に等しくなるように第 1出力回路 1 0 Fを制御する。 第 1誤差増幅回路 2 0 Fは、 電流供給能力が大きい第 1出力回路 1 0 Fを過渡応答性よく高速に制御 することができるように比較的大きな電流で動作する。 したがって、 大きな消費 電流を消費する。
この第 1誤差増幅回路 2 0 Fは、 モード制御信号 M O Dに基づいて、 動作伏艇 もしくは停止状態に制御される。 この例では、 モード制御信号 MO Dが、 高 (H) レベルで動作状態になり、 低 (L ) レベルで停止'状態になる。
第 2誤差増幅回路 2 0 Sは、 出力電圧 V o u tに応じた帰還電圧 V f bと基準 電圧 V r e f とを比較し、 その比較結果に基づいて帰還電圧 V f bが基準電圧 r e f に等しくなるように第 2出力回路 1 0 Sを制御する。 第 2誤差増幅回路 2 0 Sは、 電流供給能力が小さい第 2出力回路 1 0 Sを制御すればよいから、 小さ な電流で動作する。 したがって、 第 2誤差増幅回路 2 0 Sは、 第 1誤差増幅回 2 0 Fの消費電流に比してかなり小さい消費電流を消費するだけである。
さらに、 本発明では、 第 2出力回路 1 0 Sの第 2出力トランジスタ 1 1 Sのナ ィズをその電流供給能力に見合って小さく しているから、 第 2誤差増幅回路 2 O Sと第 2出力回路 1 0 Sによる制御は、 かなりの程度によい過渡応答性を持って いる。 したがって、 やはり、 電圧制御を高速に行うことができる。
この第 2誤差増幅回路 2 0 Sは、 モード制御信号 M O Dに基づいて、 停止状態 もしくは動作状態に制御される。 この例では、 モード制御信号 M O Dが、 Lレべ ルで動作状態になり、 Hレベルで停止状態になる。 即ち、 第 2誤差増幅回路 2 O Sは、 第 1誤差増幅回路 2 0 Fとは動作状態が逆になる。
基準電圧発生回路 3 0は、 動作指令信号 S T Bの Hレベルである動作指令電田 V s t bが入力され、 この動作指令電圧 V s t bから所定レベルの基準電圧 V r- e f を発生する。 基準電圧発生回路 3 0は、 できるだけ安定した基準電圧 V r e f を出力するように、 例えばバンドギャップ型定電圧回路等により構成されるこ とがよレ、。 さらに、 動作指令電圧 V s t bは、 制御装置 2 0 0から供給される ら電圧レベルが安定しているので、 例え電源電圧 V c cにリップル成分が含まれ ている場合でも、 リップル成分の少ない基準電圧 V r e f を出力することができ る。 したがって、 出力電圧制御は、 安定する。
また、 基準電圧発生回路 3 0は、 サーマルシャッ トダウン回路 (T S D ) 3 ]_ を有している。 この T S D 3 1は、 電源装置 1 0 0の内部の温度をモニタしてお り、 保護するべき所定温度に達したときに、 電源装置 1 0 0の動作を停止する。 この基準電圧発生回路 3 0のモニタは、 重負荷時にのみ行われれば過熱保護の役 割を果たせるから、 軽負荷時には基準電圧発生回路 3 0のモニタを中止する。 こ れにより、 基準電圧発生回路 3 0のモニタに要する消費電流を節約できる。
電流検出回路 4 0は、 第 1出力回路 1 0 F及び第 2出力回路 1 0 Sから出力さ れる出力電流 I 0に応じた検出信号 I d e tを検出する。 電流検出回路 4 0は、 第 1出力トランジスタ 1 1 Fと同じく第 1制御信号がゲートに供給される P型 M O S トランジスタの第 1電流検出用トランジスタ 4 1 Fと、 第 2出力トランジス タ 1 1 Sと同じく第 2制御信号がゲートに供給される P型 M O S トランジスタの 第 2電流検出用トランジスタ 41 Sと、 これら第 1、 第 2電流 出用トランジス タ 4 1 F、 41 Sからの検出電流 I o oを流す抵抗器 42、 4 3 を有する。 そし て、 その検出電流 I o oに応じた電圧レベルの検出信号 I d e tを発生する。 比較回路 44は、 検出信号 I d e tを基準レベルと比較して Hi流レベル比較信 号 COMPを発生する。 電流レベル比較信号 COMPのばたつき等を避けるため に、 比較回路 44はヒステリシス特性を有することが望ましい。 電流レベル比較 信号 COMPは、 重負荷時に Hレベルになり、 軽負荷時に Lレベルになるように 比較基準値が設定される。
電流レベル比較信号 C OMPは、 オア回路 45を通って、 遅逛回路 46に供給 される。 遅延回路 46は、 電流レベル比較信号 COMPが、 出力電流 I oの低レ ベルを示す状態 (Lレベル) から高レベルを示す状態 (Hレべノレ) に変化したと きに、 その変化に応じてモード制御信号 MODを直ちに軽負荷 ードから重負荷 モードに変化させる。
また、 遅延回路 46は、 出力電流 I oの高レベルを示す状態 (Hレベル) から 低レベルを示す状態 (L) レベルに変化したときに、 その変化 ίこ応じて所定時間 てだけ遅延させてモード制御信号 MODを重負荷モ一ドから軽 荷モ一ドに変化 させる。
この遅延動作により、 第 2出力回路 10 Sの第 2出力トラン スタ 1 1 Sのサ ィズを軽負荷時の電流レベルに対応させて小さく していることと相俟って、 切替 時の高速な過渡応答性と安定した切替動作 (ばたつき防止) を得る。
電源装置 100には、 電源装置 100を動作状態もしくは停 it状態に制御する ための動作指令信号 (即ち、 スタンバイ信号) STBが、 動作 令信号用入力端 子 P s t bを介して、オン Zオフ信号として入力される。動作指合信号 S TBは、 スタンバイ信号と言い換えてもよい。 この電源装置 1 00の停止状態においては、 電源装置 100の出力電圧 V o u t、 出力電流 I oは零であるとともに、 電源装 置 1 00の内部での消費電流は零もしくは最小限度のきわめて/ J、さい電流に低減 される。
動作指令信号 S TBは、 Hレベルもしくは Lレベルである。電源装置 100は、 動作指令信号 S TBが Hレベルの時に動作状態になり、 Lレベルの時に停止状態 になるように設定されている。 停止状態では、 第 1誤差増幅回路 20 F、 第 2誤 差増幅回路 20 S、 基準電圧発生回路 30、 比較回路 44を含む各回路への動作 電源がシャットダウンされる。
動作指令信号 STBは、 制御装置 200から供給される。 動作指令信号 STB は、 Hレベル時に動作指令電圧 V s t b (例えば、 1. 5〜3V程度) であり、 Lレベル時に例えばグランドレベルである。 この動作指令電圧 V s t bが、 基準 電圧発生回路 30へ動作電圧として入力される。
制御装置 200は、 当該携帯機器の各装置の制御を司るコンピュータ 220を 含んでいる。 また、 制御装置 200は、 電圧調整回路 (レギユレータ) 210を 含んでおり、 このレギュレータ 210は電源電圧 V c cをコンピュータ 220が 必要とする電圧レベルに調整して、 コンピュータ 220へ供給する。 電源電圧 V c cにリップル成分が含まれている場合でも、 コンピュータ 220にはリップル 成分が抑制された電圧が、 安定して供給される。 なお、 コンビュ一タ 220から 動作制御信号 S E Lを、 電源装置 100に動作制御端子 P s e 1を介して入力す るようにしてもよレ、。 この動作制御信号 S E Lと電流レベル比較信号 C OMPと がオア回路 45に入力される。
本発明は、 出力電流 I 0のレベルを検出して、 自動的に軽負荷モードと重負荷 モードを切り替えるものであるが、 必要に応じて動作制御信号 S E Lによっても 切り替えることができるようにしてもよい。
コンピュータ 22 0は、 その安定した電圧によって動作するから、 動作指令信 号 S TBの動作指令電圧 V s t bもリップル成分が少なく安定した電圧である。 また、 電源電圧 V c cは、 負荷装置 330で代表されるように、 当該携帯機器 内の各種の負荷装置にも供給される。 この図 1の電源装置及び携帯機器の動作を、 図 2のタイミングチャートをも参 照して説明する。
図 2において、 時点 t 1以前では、 動作指令信号 S T Bは Lレベルにあり、 電 源装置 1 0 0は停止状態にある。 この停止状態においては、 第 1誤差増幅回路 2 0 F、 第 2誤差増幅回路 2 0 S、 基準電圧発生回路 3 0、 比較回路 4 4等への電 源供給は遮断されているので、 電流レベル比較信号 C O M P、 モード制御信号 M O Dは不定である。
時点 t 1で、 動作指令信号 S T Bが Hレベルになると、 電源装置 1 0 0は動作 状態になる。 これにより、 第 1誤差増幅回路 2 0 F、 第 2誤差増幅回路 2 0 S、 基準電圧発生回路 3 0、 比較回路 4 4等の各回路には電源電圧が供給される。 ま た、 基準電圧 V r e f が発生される。
この例では、 時点 t 1に至った後の出力電流 I oは小さい場合であり、 軽負荷 状態である。 時点 t 1での電流レベル比較信号 C O M Pは Lレベルであり、 遅延 回路 4 6の出力であるモード制御信号 MO Dも Lレベルにある。 即ち、 軽負荷モ ードにある。
この軽負荷状態では、 第 2誤差増幅回路 2 0 Sが動作状態になり、 第 2制御信 号により第 2出力回路 1 0 Sが動作する。 第 2出力回路 1 0 Sの第 2出カトラン ジスタ 1 1 Sのサイズは、 供給するべき出力電流に見合って小さいサイズとされ ている。 したがって、 消費電流の小さい第 2誤差増幅回路 2 0 Sからの第 2制御 信号によっても時間遅れ少なく、 速やかに応答できる。 この第 2制御信号は第 2 電流検出用トランジスタ 4 1 Sのゲートにも供給されているから、 第 2出力回路 1 0 Sから出力される出力電流 I oに応じた検出電流 I o oが流れる。
この軽負荷状態は時点 t 2まで継続する。 この軽負荷状態では電源装置 1 0 0 の消費電流は小さいので、 低消費電流モードとも言える。
時点 t 2に至って、 検出電流 I o oが比較回路 4 4のヒステリシス特性の上昇 時の反転レベルに達する。 電流レベル比較信号 C O M Pは Hレベルになり、 モ一 ド制御信号 M O Dも遅延回路 4 6の遅延を受けることなく直ちに Hレベルになる。 即ち、 重負荷モ一ドになる。
したがって、 第 2誤差増幅回路 2 0 Sは停止状態になる。 代わって第 1誤差増 幅回路 2 0 Fが動作状態になり、 第 1制御信号により第 1出力回路 1 0 Fが動作 する。 第 1誤差増幅回路 2 0 Fは、 電流供給能力が大きい第 1出力回路 1 0 Fを 過渡応答性よく高速に制御することができるように、 比較的大きな電流で動作す る。 したがって、 重負荷に対しても遅滞なく制御が行われる。
この重負荷状態では、 大きい負荷電流に対しても高速に応答するので、 高速動 作モードとも言える。
時点 t 3に至って、 検出電流 I o 0が比較回路 4 4のヒステリシス特性の降下 時の反転レベルに達すると、 電流レベル比較信号 C O M Pは Lレベルになる。 電 流レベル比較信号 C O M Pが、 Hレベルから Lレベルに変化するときには、 遅延 回路 4 6がオンデレイのタイマーとして動作する。 したがって、 モード制御信号 M O Dは所定時間 τだけ遅れて Lレベルに変化する。
この所定時間ての間は、 出力電流 I 0は軽負荷状態に相当する電流レベルであ る。 しかし、 モード制御信号 M O Dは Ηレベルにあるから、 第 1誤差増幅回路 2 O Fが動作し、 第 1出力回路 1 0 Fから出力電流が出力されている。 この所定時 間 τを設けることにより、 負荷の増減が激しく変動する場合に、 電流供給能力が 大きい第 1出力回路 1 0 Fから継続して出力電流が出力されるから、 負荷へ、 よ り安定した電圧を供給することができる。
時点 t 4に至って、 モード制御信号 MO Dが Lレベルになると、 電源装置 1 0 0は時点 t 1— t 2と同様に軽負荷状態になる。 また、 時'点 t 5で、 動作指令信 号 S T Bが Lレベルになると、 電源装置 1 0 0は、 t l以前と同様に、 停止状態 となる。
このように、 保持動作や間欠動作を行っている軽負荷状態時には、 消費電流が 大きい第 1誤差增幅回路 2 0 Fは停止される一方、 消費電流が小さい第 2誤差増 幅回路 2 0 Sのみが動作する。 したがって、 軽負荷状態時には、 電源装置の消費 電流は少なくなる。
また、 軽負荷時には、 トランジスタサイズが小さい第 2出力回路 1 0 Sを消費 電流が小さい第 2誤差増幅回路 2 0 Sで制御するから、 消費電流を小さく して且 つ電圧制御の過渡応答性の低下を避けることができる。
また、 重負荷モードと軽負荷モードとの切替を、 電源装置 1 0 0の内部で出力 電流 I 0のレベルを検出して行うから、 そのための外部からの制御信号が不要と なる。 したがって、 電源装置の適用される携帯機器によってモード信号が得られ ない場合があっても、 切替制御に支障は生じない。 また、 切替制御のための外部 端子が削減できるから、 電源装置が I C化されるものでは、 外部端子数を少なく なることによって、 I Cを小型にできる。
また、 電流レベル比較信号 C O M Pが、 出力電流 I oの低レベルを示す状態か ら高レベルを示す状態に変化したときにその変化に応じてモード制御信号 MO D を直ちに変化させる。 一方、 出力電流 I oの高レベルを示す状態から低レベルを 示す状態に変化したときにその変化に応じて所定時間てだけ遅延させてモード制 御信号を変化させる。 これにより、 第 2出力回路 1 0 Sの第 2出力トランジスタ 1 1 Sのサイズを軽負荷時の電流レベルに対応させて小さくしていることと相俟 つて、 切替時の高速な過渡応答性と安定した切替動作 (ばたつき防止) を得るこ とができる。
また、 基準電圧 V r e f は、 リップル成分が抑圧された動作指令電圧 V s t b が入力される基準電圧発生回路 3 0によって発生されているから、 リ ップル成分 はほとんど含まれていない。 したがって、 電源電圧 V c cにリップル成分が含ま れている場合でも、 出力電圧 V 0 u tに含まれるリップル成分は著しく低減され る。 このように、 電源装置 1 0 0の基準電圧発生回路 3 0への動作電圧として、 制御装置 2 0 0から供給される動作指令信号 S T Bを用いるから、 リップルリジ ェクション特性が向上する。 また、 動作指令信号 STBを、 電源装置 1 00の動作あるいは停止を指令する 本来の用途に加えて、 基準電圧発生回路 30への動作電圧としても用いるから、 I C化された電源装置の端子数を増加させることもない。
図 3は、 本発明の第 2実施例に係る電源装置 100の構成を示す図である。 図 3の電源装置 1 00において、 図 1のそれとは、 電流レベル比較信号 COM pへのヒステリシス特性の持たせ方が異なっている。
図 3では、 電流検出回路 40の第 1電流検出用トランジスタ 4 1 Fは、 第 1誤 差増幅回路 20 Fから出力される第 1制御信号により制御される。 そして、 第 1 電流検出用トランジスタ 41 Fは、 第 1出力回路 10 Fから出力されている出力 電流 I oと第 1所定比 αの第 1検出電流 I o o f を流す。
—方、 第 2電流検出用トランジスタ 4 1 Sは、 第 2誤差増幅回路 20 Sから出 力される第 2制御信号により制御される。 そして、 第 2電流検出用トランジスタ 41 Sは、 第 2出力回路 10 Sから出力されている出力電流 I oと第 1所定比 α より小さい第 2所定比 /3 (即ち、 Q; > J3) の第 2検出電流 I O O sを流す。
したがって、 出力電流 I oが同じ値であっても、 その出力電流 I oが、 第 1出 力回路 10 Fから出力されている力 あるいは第 2出力回路 10 Sから出力され ているかによつて、 抵抗器 42, 43に流れる検出電流 I o oは、 第 1検出電流 I o o f と第 2検出電流 I 0 o s とに異なる。
比較回路 44は、 ヒステリシス特性を持たず、 入力される検出信号 I d e tが 所定の閾値 V t hに達しないときには Lレベルの電流レベル比較信号 COMPを 出力し、 所定の閾値 V t hを超えると Hレベルの電流レベル比較信号 COM Pを 出力する。
この状態が、 出力電流 I oと検出信号 I d e tとの関係を示す図 4、 及び出力 電流 I oと電流レベル比較信号 COM Pとの関係を示す図 5に示されている。 図 4及ぴ図 5を参照して、 出力電流 I oが零から第 2所定電流 I 2まで増加す る間は、 第 2検出電流 I 0 0 sが流れる。 この間の電流レベル比較信号 COM P fi L レべゾレにある。
出力電流 I oが第 2所定電流 I 2まで増加すると、 検出信号 I d e tが比較回 路 4 4の閾値 V t hを超えるから、 電流レベル比較信号 C O M Pは Hレベルにな る。 これにより、 第 2誤差増幅回路 2 0 Sが停止状態になり、 第 1誤差増幅回路 2 0 Fが動作状態になる。 したがって、 第 1検出電流 I o o f が流れるようにな る。 この時、 第 1、 第 2所定比 a、 j3の関係にしたがって、 検出信号 I d e tは 大きくなる。 その後、 出力電流 I 0が増加すれば、 所定の比率にしたがって検出 信号 I d e tは増加する。
出力信号 I 0が減少する場合には、 第 2所定電流 I 2より小さい第 1所定電流 I 1まで出力電流 I oが減少した時に、 検出信号 I d e tが比較回路 4 4の閾値 V t hを下回る。 したがって、 電流レベル比較信号 C O M Pは Lレベルになる。 これにより、 第 1誤差増幅回路 2 0 Fが停止状態になり、 第 2誤差増幅回路 2 0 Sが動作状態になるから、 第 2検出電流 I o o sが流れるようになる。
このように、 第 1、 第 2電流検出用トランジスタ回路 4 1 F、 4 1 Sに所定の カレントミラ一比を持たせること、 即ち第 1、 第 2出力回路 1 0 F、 1 0 Sの各 出力トランジスタとのサイズ比を異ならせる。 このことだけで、 電流レベル比較 信号 C O M Pにヒステリシス特性を持たせるから、 構成を簡単にできる。
図 6は、 本発明の第 3実施例に係る電源装置 1 0 0の構成を示す図である。 図 6の電源装置 1 0 0において、 図 1のそれとは、 モード制御信号 M O Dに基 づく第 2誤差増幅回路 2 0 Sの制御状態が異なっている。 この異なる点について 説明する。
図 6では、 重負荷時に、 第 2誤差増幅回路 2 0 Sを停止するのではなく、 第 2 出力回路 1 0 Sからは、 第 1出力回路 1 0 Fからの出力電圧よりも、 所定電圧レ ベルだけ低い低出力電圧を出力するように制御する。
図 6において、 第 2誤差増幅回路 2 0 Sは、 第 1誤差増幅回路 2 0 Fの消費電 流よりも小さい消費電流を.消費しつつ動作する。 第 2誤差増幅回路 2 0 Sは、 モード制御信号 MO Dが Lレベルで第 1誤差増幅 回路 2 0 Fが停止状態のときに、 第 2出力回路 1 0 Sを制御し、 所定出力電圧 V o u tを出力する。 このとき、 第 2誤差増幅回路 2 0 Sは、 帰還電圧 V f bと基 準電圧 V r e f とを比較し、 その比較結果に基づいて帰還電圧 V f bが基準電圧 V r e Πこ等しくなるように第 2出力回路 1 0 Sを制御する。
また、 第 2誤差増幅回路 2 0 Sは、 モード制御信号 M O Dが Hレベルで第 1誤 差増幅回路 2 0 Fが動作状態のときに、 所定出力電圧 V o u tよりも所定電圧レ ベルだけ低い低出力電圧を出力するように第 2出力回路 1 0 Sを制御する。
これにより、 電源装置 1 0 0からは、 所定出力電圧 V o u tが出力されること は図 1の第 1実施例と同じである。 しかし、 第 2誤差増幅回路 2 0 S及び第 2出 力回路 1 0 Sが、 所定出力電圧 V o u tより所定電圧レベルだけ低い低出力電圧 を出力している。 したがって、 モード制御信号 M O Dが Lレベルに変化した時点 で、 第 2出力回路 1 0 Sから所定出力電圧 V o u tを、 より速やかに出力するこ とができる。
そのために、 第 2誤差増幅回路 2 0 Sが低出力電圧に対応するように、 モード 制御信号 M O Dが Hレベルの時に第 2誤差増幅回路 2 0 Sの基準電圧 V r e f を 実質的に小さくする極性のオフセット電圧 V o f f を持たせる。 このオフセッ 電圧 V o f f は、 モー ド制御信号 M O Dが L レベルの時に除去されるように、 ス イッチ 2 1により除去される。
図 7は、 オフセッ ト電圧 V o f f を持たせる第 2誤差増幅回路 2 0 Sの具体回 路例の要部を示している。
図 7のように、 帰還電圧 V f bがゲートに印加される P型 M〇 S トランジスタ 2 3と、 ドレインとゲートが接続された N型 M.O S トランジスタ 2 5とが直列に 接続された第 1直列回路と、 基準電圧 V r e f がゲートに印加される P型 M O S トランジスタ 2 4と、 ゲートが N型 M O S トランジスタ 2 5のゲートに接続され た N型 MO S トランジスタ 2 6とが直列に接続された第 2直列回路とが並列に接 続される。 この並列回路に定電流源回路 2 2から電流が供給される。 そして、 P 型 M O トランジスタ 2 4と N型 M O トランジスタ 2 6との接続点から第 2制 御信号が出力される。
さらに、 基準電圧 V r e f がゲ一トに印加される P型 M O S トランジスタ 2 7 と、 ノッ ト回路 2 9で反転されたモード制御信号 M O Dがゲートに印加される P 型 M O S トランジスタ 2 8との直列回路が、 P型 M〇 トランジスタ 2 4に並列 に接続される。
この図 7の回路により、 モ一ド制御信号 MO Dが Hレベルの重負荷モード時に、 第 2誤差増幅回路 2 0 Sの基準電圧 V r e f を実質的に小さくする極性のオフセ ット電圧 V o f f を持たせる。
なお、 重負荷時の第 1誤差増幅回路 2 0 Fの消費電流が元々大きいから、 重負 荷時における第 2誤差増幅回路 2 0 Sの消費電流の増加はそれほど問題とはなら ない。 産業上の利用可能性
本発明に係る電源装置は、 重負荷時用の第 1出力回路を制御する第 1誤差増幅 回路と、 軽負荷用の第 2出力回路を制御する第 2誤差増幅回路とを設けて、 それ らを出力電流のレベルに基づいて互いに逆の動作状態もしくは停止状態に制御す る。 この電源装置は、 出力電流レベルに応じて軽負荷時の消費電流を低減させつ つ過渡応答性を向上させから、 携帯機器に有効に利用できる。

Claims

請求の範囲
1 . 第 1電流レベルを供給する電流供給能力を持ち、 電源電圧を調整して所定 の出力電圧を出力するための第 1出力回路と、
前記第 1電流レベルより も小さい第 2電流レべ 7レの電流供給能力を持ち、 前記 電源電圧を調整して前記所定の出力電圧を出力するための第 2出力回路と、 所定レベルで単一の基準電圧を発生する基準電压発生回路と、
モード制御信号に基づいて動作状態もしくは停_1±状態に制御されるとともに、 前記出力電圧に応じた帰還電圧と前記基準電圧とを比較し、 その比較結果に基づ いて前記帰還電圧が前記基準電圧に等しくなるように前記第 1出力回路を制御す るための第 1誤差増幅回路と、
前記モード制御信号に基づいて前記第 1誤差増幅回路とは逆の動作状態もしく は停止状態に制御されるとともに、 前記第 1誤差: ti幅回路の消費電流よりも小さ い消費電流を消費しつつ動作し、 前記帰還電圧と前記基準電圧とを比較し、 その 比較結果に基づいて前記帰還電圧が前記基準電圧 fこ等しくなるように前記第 2出 力回路を制御するための第 2誤差増幅回路と、
前記第 1出力回路及び前記第 2出力回路から出力される出力電流に応じた検出 信号を検出する電流検出回路と、
前記検出信号の所定レベルに応じて電流レベル ヒ較信号を形成し、 該電流レべ ル比較信号に応じて前記第 1誤差増幅回路と前記第 2誤差増幅回路の動作を切り 替える前記モード制御信号を生成するモード制御 号生成回路とを備え、 これら 全ての回路を I Cに組み込んでおり、
前記電流検出回路は、 前記第 1誤差増幅回路から出力される第 1制御信号によ り制御され、 前記第 1出力回路から出力されている出力電流と第 1所定比 αの第 1検出電流を流す第 1検出電流用トランジスタ回路と、 前記第 2誤差増幅回路か ら出力される第 2制御信号により制御され、 前記第 2出力回路から出力されてい る出力電流と前記第 1所定比 αより/ Jヽさい第 2所定比 βの第 2検出電流を流す第 2検出電流用トランジスタ回路と、 It!記第 1検出電流と前記第 2検出電流を流し 前記検出信号を出力する検出信号出力回路を有し、
前記モード制御信号生成回路は、 to記検出信号に基づいて出力電流に関してヒ ステリシス特性を持つ前記電流レべノレ比較信号を生成することを特徴とする、 電 源装置。
2 . 前記モード制御信号生成回路》:、 前記電流レベル比較信号が、 前記出力電 流の低レベルを示す状態から高レべノレを示す状態に変化したときにその変化に応 じて前記モード制御信号を直ちに変ィ匕させる一方、 前記出力電流の高レベルを示 す状態から低レベルを示す状態に変ィ匕したときにその変化に応じて所定時間だけ 遅延させて前記モード制御信号を変ィ匕させる遅延回路を有することを特徴とする、 請求項 1に記載の電源装置。
3 . 前記基準電圧発生回路は外部力 らの動作指令信号の電圧を動作電圧とする ことを特徴とする、 請求項 1に記載の電源装置。
4. 第 1電流レベルを供給する電 ¾ίε供給能力を持ち、 電源電圧を調整して所定 の出力電圧を出力するための第 1出力回路と、
前記第 1電流レベルより も小さい 2電流レベルの電流供給能力を持ち、 前記 電源電圧を調整して前記所定の出力霞压を出力するための第 2出力回路と、 所定レベルで単一の基準電圧を発生する基準電圧発生回路と、
モード制御信号に基づいて動作状 fifeもしくは停止状態に制御されるとともに、 前記出力電圧に応じた帰還電圧と前言己基準電圧とを比較し、 その比較結果に基づ いて前記帰還電圧が前記基準電圧に寧しくなるように前記第 1出力回路を制御す るための第 1誤差増幅回路と、 前記第 1誤差増幅回路の消費電流よりも小さい消費電流を消費しつつ動作し、 前記モード制御信号に基づいて、 前記第 1誤差増幅回路が停止状態のときに、 前 記帰還電圧と前記基準電圧とを比較し、 その比較結果に基づいて前記帰還電圧が 前記基準電圧に等しくなるように前記第 2出力回路を制御する一方、 前記第 1誤 差増幅回路が動作状態のときに、 前記所定出力電圧よりも所定電圧レベルだけ低 い低出力電圧を出力するように前記第 2出力回路を制御するための第 2誤差増幅 回路と、
前記第 1出力回路及び前記第 2出力回路から出力される出力電流に応じた検出 信号を検出する電流検出回路と、
前記検出信号の所定レベルに応じて電流レベル比較信号を形成し、 該電流レべ ル比較信号に応じて前記第 1誤差増幅回路と前記第 2誤差増幅回路の動作を切り 替える前記モード制御信号を生成するモード制御信号生成^!路とを有し、 これら 全ての回路を I Cに組み込んだことを特徴とする、 電源装置。
5 . 前記第 2誤差増幅回路には、 前記低出力電圧に対応するように、 前記モー ド制御信号に応じて実質的に前記基準電圧を低くするオフセッ ト電圧を持たせる ことを特徴とする、 請求項 4に記載の電源装置。
6 . 前記モード制御信号生成回路は、 前記電流レベル比較信号が、 前記出力電 流の低レベルを示す状態から高レベルを示す状態に変化したときにその変化に応 じて前記モ一ド制御信号を直ちに変化させる一方、 前記出力電流の高レベルを示 す状態から低レベルを示す状態に変化したときにその変化に応じて所定時間だけ 遅延させて前記モード制御信号を変化させる遅延回路を有することを特徴とする、 請求項 5に記載の電源装置。
7 . 前記モード制御信号生成回路は、 前記電流レベル比敏信号が、 前記出力電 流の低レベルを示す状態から高レベルを示す状態に変化したと きにその変化に応 じて前記モード制御信号を直ちに変化させる一方、 前記出力 ¾:流の高レベルを示 す状態から低レベルを示す状態に変化したときにその変化に じて所定時間だけ 遅延させて前記モード制御信号を変化させる遅延回路を有することを特徴とする、 請求項 4に記載の電源装置。
8 . 前記電流検出回路は、 前記第 1誤差増幅回路から出力される第 1制御信号 により制御され、 前記第 1出力回路から出力されている出力電流と第 1所定比の 第 1検出電流を流す第 1検出電流用トランジスタ回路と、 前言己第 2誤差増幅回路 から出力される第 2制御信号により制御され、 前記第 2出力回路から出力されて いる出力電流と前記第 1所定比より小さい第 2所定比の第 2検出電流を流す第 2 検出電流用トランジスタ回路と、 前記第 1検出電流と前記第 2検出電流を流し前 記検出信号を出力する検出信号出力回路を有し、
前記モード制御信号生成回路は、 前記検出信号に基づいて tB力電流に関してヒ ステリシス特性を持つ前記電流レベル比較信号を生成することを特徴とする、 請 求項 4に記載の電源装置。
9 . 前記基準電圧発生回路は外部からの動作指令信号の電 IEを動作電圧とする ことを特徴とする、 請求項 4に記載の電源装置。
1 0 . 請求項 1乃至 9のいずれかに記載の電源装置と、 前記電源電圧を発生す る電池電源と、 前記電源装置へ動作状態または停止状態を指令する動作指令信号 を発生する制御装置と、 前記出力電圧が供給される負荷装置と、 を備えることを 特徴とする、 携帯機器。
PCT/JP2005/019950 2004-11-04 2005-10-25 電源装置、及び携帯機器 WO2006049109A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/718,219 US7635969B2 (en) 2004-11-04 2005-10-25 Power supply unit and portable device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-320183 2004-11-04
JP2004320183A JP3710468B1 (ja) 2004-11-04 2004-11-04 電源装置、及び携帯機器

Publications (1)

Publication Number Publication Date
WO2006049109A1 true WO2006049109A1 (ja) 2006-05-11

Family

ID=35335181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019950 WO2006049109A1 (ja) 2004-11-04 2005-10-25 電源装置、及び携帯機器

Country Status (5)

Country Link
US (1) US7635969B2 (ja)
JP (1) JP3710468B1 (ja)
CN (1) CN101048717A (ja)
TW (1) TW200615734A (ja)
WO (1) WO2006049109A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626371B2 (en) 2004-11-04 2009-12-01 Rohm Co., Ltd. Power supply unit and portable device
US7635969B2 (en) 2004-11-04 2009-12-22 Rohm Co., Ltd. Power supply unit and portable device
US8120344B2 (en) 2004-11-04 2012-02-21 Rohm Co., Ltd. Power supply unit and portable device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889398B2 (ja) * 2006-07-27 2012-03-07 株式会社リコー 定電圧電源回路
JP4869839B2 (ja) 2006-08-31 2012-02-08 株式会社リコー ボルテージレギュレータ
CN101536298B (zh) * 2007-01-25 2013-11-20 半导体元件工业有限责任公司 具有优化的负载暂态响应的dc-dc变换器控制器及其方法
JP4618339B2 (ja) * 2008-06-20 2011-01-26 ミツミ電機株式会社 Dc−dcコンバータ
CN101685963B (zh) * 2008-09-22 2012-06-06 联想(北京)有限公司 一种供电方法、供电装置及供电系统
JP2010250736A (ja) * 2009-04-20 2010-11-04 Toshiba Corp Dc/dcコンバータ及び電源システム
EP2296136A1 (en) * 2009-09-07 2011-03-16 Nxp B.V. Backlight control circuit
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
TWI505618B (zh) * 2010-11-30 2015-10-21 Richtek Technology Corp 用於固定導通時間電源轉換器之音頻跳略控制方法及電路
US8754550B2 (en) * 2011-09-20 2014-06-17 Cheng-Ju Chang Self-contained apparatus/automatic door having a non-contact sensor switch assembly
KR101877552B1 (ko) * 2011-10-12 2018-07-12 한국전자통신연구원 Dc-dc 컨버터
JP6046400B2 (ja) * 2012-07-06 2016-12-14 旭化成エレクトロニクス株式会社 レギュレータ
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
JP5890810B2 (ja) * 2013-08-29 2016-03-22 株式会社東芝 スイッチ回路
DE102014107545A1 (de) 2014-05-28 2015-12-03 Phoenix Contact Gmbh & Co. Kg Energieversorgungsgerät
GB2557276A (en) 2016-12-02 2018-06-20 Nordic Semiconductor Asa Voltage regulators
JP7141284B2 (ja) * 2017-09-13 2022-09-22 ローム株式会社 レギュレータ回路
JP7062494B2 (ja) * 2018-04-02 2022-05-06 ローム株式会社 シリーズレギュレータ
JP6951305B2 (ja) * 2018-08-24 2021-10-20 株式会社東芝 定電圧回路
JP7368132B2 (ja) * 2019-07-22 2023-10-24 ローム株式会社 シリーズレギュレータ
JP7435968B2 (ja) * 2019-07-25 2024-02-21 ミネベアミツミ株式会社 集積回路装置
FR3114457B1 (fr) * 2020-09-18 2022-09-09 Commissariat Energie Atomique Commande de deux interrupteurs en série

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270264A (ja) * 1988-08-31 1990-03-09 Nec Corp 電源電圧変換回路
JPH0962376A (ja) * 1995-08-18 1997-03-07 Matsushita Electric Ind Co Ltd 定電圧電源
JPH10232721A (ja) * 1997-02-20 1998-09-02 Sharp Corp 直流安定化電源の出力制御装置、および、直流安定化電源
JPH11353040A (ja) * 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd 電源装置
JP2000357018A (ja) * 1999-06-15 2000-12-26 Rohm Co Ltd 電源装置
JP2002373942A (ja) * 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2003216247A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 直流安定化電源装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275725A (ja) 1985-09-30 1987-04-07 Toshiba Corp 安定化電源回路
JP2546050Y2 (ja) 1990-07-30 1997-08-27 ミツミ電機株式会社 定電圧回路
JP3251770B2 (ja) 1994-06-02 2002-01-28 ローム株式会社 半導体集積回路の電源回路
JP3080015B2 (ja) * 1996-11-19 2000-08-21 日本電気株式会社 レギュレータ内蔵半導体集積回路
TW530447B (en) 1998-04-10 2003-05-01 Matsushita Electric Ind Co Ltd Power supply apparatus
JP3394509B2 (ja) 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
JP3519646B2 (ja) * 1999-09-13 2004-04-19 東光株式会社 半導体装置
JP3558938B2 (ja) 1999-12-09 2004-08-25 シャープ株式会社 直流安定化電源
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
JP3490711B2 (ja) 2003-01-14 2004-01-26 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JP3739006B1 (ja) 2004-11-04 2006-01-25 ローム株式会社 電源装置、及び携帯機器
JP3710468B1 (ja) 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP3710469B1 (ja) * 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP4691404B2 (ja) * 2005-06-24 2011-06-01 三洋電機株式会社 スイッチング制御回路、自励型dc−dcコンバータ
US7498793B2 (en) * 2007-03-09 2009-03-03 O2Micro International Ltd. Current-mode DC-to-DC-converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270264A (ja) * 1988-08-31 1990-03-09 Nec Corp 電源電圧変換回路
JPH0962376A (ja) * 1995-08-18 1997-03-07 Matsushita Electric Ind Co Ltd 定電圧電源
JPH10232721A (ja) * 1997-02-20 1998-09-02 Sharp Corp 直流安定化電源の出力制御装置、および、直流安定化電源
JPH11353040A (ja) * 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd 電源装置
JP2000357018A (ja) * 1999-06-15 2000-12-26 Rohm Co Ltd 電源装置
JP2002373942A (ja) * 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2003216247A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 直流安定化電源装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626371B2 (en) 2004-11-04 2009-12-01 Rohm Co., Ltd. Power supply unit and portable device
US7635969B2 (en) 2004-11-04 2009-12-22 Rohm Co., Ltd. Power supply unit and portable device
US8120344B2 (en) 2004-11-04 2012-02-21 Rohm Co., Ltd. Power supply unit and portable device

Also Published As

Publication number Publication date
TW200615734A (en) 2006-05-16
JP2006133935A (ja) 2006-05-25
CN101048717A (zh) 2007-10-03
US20090108822A1 (en) 2009-04-30
US7635969B2 (en) 2009-12-22
JP3710468B1 (ja) 2005-10-26

Similar Documents

Publication Publication Date Title
WO2006049109A1 (ja) 電源装置、及び携帯機器
JP4889398B2 (ja) 定電圧電源回路
KR100703643B1 (ko) 직류-직류 변환기, 전원 회로 및 그 제어 방법
TWI437404B (zh) Voltage regulator
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
TWI662392B (zh) 降低低電流穩壓器輸出端的負脈衝訊號的電路及其方法
US8018214B2 (en) Regulator with soft-start using current source
US7586364B2 (en) Power supply voltage controlling circuit and semiconductor integrated circuit
WO2006048990A1 (ja) 電源装置、及び携帯機器
JP4591571B2 (ja) 電源装置
WO2006049110A1 (ja) 電源装置、及び携帯機器
TW201330469A (zh) 電源管理系統和電源管理方法
JP2007026337A (ja) 電圧レギュレータ
JP5279544B2 (ja) ボルテージレギュレータ
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
JP2007206948A (ja) 定電圧回路
JP2006280018A (ja) スイッチングレギュレータ及びこれを備えた電子機器
JP2006512632A (ja) 電圧ダウンコンバータのためのパワーオン管理
JP2005190381A (ja) 定電圧電源
JPH11353040A (ja) 電源装置
JP2010191870A (ja) 電源回路及びその動作制御方法
JP2017126259A (ja) 電源装置
JP4024609B2 (ja) 直流安定化電源回路
US8390263B2 (en) Soft-start circuit having a ramp-up voltage and method thereof
JP2006338156A (ja) 定電圧電源回路及び定電圧電源回路の動作制御方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580036356.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11718219

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05799137

Country of ref document: EP

Kind code of ref document: A1