JP3080015B2 - レギュレータ内蔵半導体集積回路 - Google Patents
レギュレータ内蔵半導体集積回路Info
- Publication number
- JP3080015B2 JP3080015B2 JP08307894A JP30789496A JP3080015B2 JP 3080015 B2 JP3080015 B2 JP 3080015B2 JP 08307894 A JP08307894 A JP 08307894A JP 30789496 A JP30789496 A JP 30789496A JP 3080015 B2 JP3080015 B2 JP 3080015B2
- Authority
- JP
- Japan
- Prior art keywords
- regulator
- power supply
- external power
- built
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000000087 stabilizing effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路、
詳しくは外部電源電圧を降圧して内部回路に供給するレ
ギュレータを内蔵した半導体集積回路に係り、特に低電
圧・省消費電流モードと高電圧・高速動作モードとの双
方に使用することができるレギュレータ内蔵半導体集積
回路に関する。
詳しくは外部電源電圧を降圧して内部回路に供給するレ
ギュレータを内蔵した半導体集積回路に係り、特に低電
圧・省消費電流モードと高電圧・高速動作モードとの双
方に使用することができるレギュレータ内蔵半導体集積
回路に関する。
【０００２】
【従来の技術】従来より半導体集積回路は、たとえ同等
の機能を持つものであっても、使用される条件、特に消
費電流や動作速度が異なれば設計仕様の異なる別々のチ
ップとして提供されていた。たとえば、動作速度は遅く
なるが低消費電流で動作する半導体集積回路は、外部電
源電圧を降圧して内部回路に供給するレギュレータを内
蔵した構造となっている。これに対して高速動作を意図
した半導体集積回路は、内部回路を外部電源電圧とほぼ
同じ電圧によって駆動し高速動作させるようになってい
る。
の機能を持つものであっても、使用される条件、特に消
費電流や動作速度が異なれば設計仕様の異なる別々のチ
ップとして提供されていた。たとえば、動作速度は遅く
なるが低消費電流で動作する半導体集積回路は、外部電
源電圧を降圧して内部回路に供給するレギュレータを内
蔵した構造となっている。これに対して高速動作を意図
した半導体集積回路は、内部回路を外部電源電圧とほぼ
同じ電圧によって駆動し高速動作させるようになってい
る。
【０００３】しかし、これらの半導体集積回路は、その
機能が共通するならば半導体集積回路としての特定の機
能を果たす内部回路が共通であることが多い。このよう
な場合、一つの半導体集積回路を消費電流やクロック周
波数などが異なる条件下で使用できることが望ましい。
すなわち、一つの半導体集積回路を低電圧・低消費電流
モードと高電圧・高速動作モードとを兼用することがで
きれば、異なる条件の下で使用することができる半導体
集積回路を共通ののマスクで製造することができ、製造
プロセスおよび製造コストの面からも望ましい。また、
使用される条件が異なっても、内部回路は共通であるの
で、半導体集積回路を動作させるソフトウェアの共通化
を図ることもできる。
機能が共通するならば半導体集積回路としての特定の機
能を果たす内部回路が共通であることが多い。このよう
な場合、一つの半導体集積回路を消費電流やクロック周
波数などが異なる条件下で使用できることが望ましい。
すなわち、一つの半導体集積回路を低電圧・低消費電流
モードと高電圧・高速動作モードとを兼用することがで
きれば、異なる条件の下で使用することができる半導体
集積回路を共通ののマスクで製造することができ、製造
プロセスおよび製造コストの面からも望ましい。また、
使用される条件が異なっても、内部回路は共通であるの
で、半導体集積回路を動作させるソフトウェアの共通化
を図ることもできる。
【０００４】従来のレギュレータ内蔵半導体集積回路の
構成を図３に示す。半導体集積回路３は、データＩ０〜
Ｉｐを入力としてデータＯ０〜Ｏｑを出力する内部回路
３４を備え、内蔵されたレギュレータ３２によってこの
内部回路３４に電力を供給する。このレギュレータ３２
は、外部電源接続端子３１に供給される外部電源電圧Ｖ
DD（たとえば５Ｖ）を２．８Ｖまで降圧し、この降圧さ
れた電圧を内部電源配線３３を介して内部回路３４に供
給することによって消費電流を少なくしている。このよ
うな構成により、このレギュレータ内蔵半導体集積回路
３は、６ＭＨｚのクロック周波数で動作する。なお、端
子３５は、レギュレータ３２の出力電圧を安定させるた
めに容量（コンデンサ）３６を接続する出力電圧安定化
容量接続端子である。
構成を図３に示す。半導体集積回路３は、データＩ０〜
Ｉｐを入力としてデータＯ０〜Ｏｑを出力する内部回路
３４を備え、内蔵されたレギュレータ３２によってこの
内部回路３４に電力を供給する。このレギュレータ３２
は、外部電源接続端子３１に供給される外部電源電圧Ｖ
DD（たとえば５Ｖ）を２．８Ｖまで降圧し、この降圧さ
れた電圧を内部電源配線３３を介して内部回路３４に供
給することによって消費電流を少なくしている。このよ
うな構成により、このレギュレータ内蔵半導体集積回路
３は、６ＭＨｚのクロック周波数で動作する。なお、端
子３５は、レギュレータ３２の出力電圧を安定させるた
めに容量（コンデンサ）３６を接続する出力電圧安定化
容量接続端子である。
【０００５】図４は、上述のレギュレータ３２の構成を
示す図である。ここに示すように、レギュレータ３２
は、基準となる電圧を発生する基準電圧発生回路３２１
と、この基準電圧とレギュレータ３２の出力電圧とを比
較し、その変動分に応じた制御信号を出力する比較回路
３２２と、比較回路３２２が出力する制御信号に基づい
てレギュレータ３２の出力を制御する出力制御用トラン
ジスタ３２３、出力抵抗Ｒ３２４から構成される。この
ような構成によってレギュレータ３２は、出力電圧と基
準電圧とを比較し、その差信号によって出力制御用トラ
ンジスタ３２３を駆動して一定の電圧を内部電源配線３
３を介して内部回路３４に供給している。なお、基準電
圧発生回路３２１と比較回路３２２は、外部電源接続端
子３１を介して外部電圧が供給されることにより動作し
ている。
示す図である。ここに示すように、レギュレータ３２
は、基準となる電圧を発生する基準電圧発生回路３２１
と、この基準電圧とレギュレータ３２の出力電圧とを比
較し、その変動分に応じた制御信号を出力する比較回路
３２２と、比較回路３２２が出力する制御信号に基づい
てレギュレータ３２の出力を制御する出力制御用トラン
ジスタ３２３、出力抵抗Ｒ３２４から構成される。この
ような構成によってレギュレータ３２は、出力電圧と基
準電圧とを比較し、その差信号によって出力制御用トラ
ンジスタ３２３を駆動して一定の電圧を内部電源配線３
３を介して内部回路３４に供給している。なお、基準電
圧発生回路３２１と比較回路３２２は、外部電源接続端
子３１を介して外部電圧が供給されることにより動作し
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ようなレギュレータ内蔵半導体集積回路３においては、
レギュレータ３２によって降圧した電圧を供給している
ため、内部回路３４に外部電源電圧を供給することはで
きない。そのため、たとえ内部回路３４がより高い電
圧、すなわち外部電源電圧５Ｖを供給することによって
高速動作、たとえば１２ＭＨｚのクロック周波数で動作
させることもできるものであっても、レギュレータ内蔵
半導体集積回路３自体をより高いクロック周波数での高
速動作が要求される用途に使用することはできないとい
う問題があった。これは、レギュレータ３２を可変と
し、外部電源接続端子３１からレギュレータ３２を介し
て外部電源電圧を供給しようとする場合も同様である。
すなわち、出力制御用トランジスタ３２３において電圧
降下が生じるために外部電源電圧５Ｖを内部回路３４に
供給することはできない。
ようなレギュレータ内蔵半導体集積回路３においては、
レギュレータ３２によって降圧した電圧を供給している
ため、内部回路３４に外部電源電圧を供給することはで
きない。そのため、たとえ内部回路３４がより高い電
圧、すなわち外部電源電圧５Ｖを供給することによって
高速動作、たとえば１２ＭＨｚのクロック周波数で動作
させることもできるものであっても、レギュレータ内蔵
半導体集積回路３自体をより高いクロック周波数での高
速動作が要求される用途に使用することはできないとい
う問題があった。これは、レギュレータ３２を可変と
し、外部電源接続端子３１からレギュレータ３２を介し
て外部電源電圧を供給しようとする場合も同様である。
すなわち、出力制御用トランジスタ３２３において電圧
降下が生じるために外部電源電圧５Ｖを内部回路３４に
供給することはできない。
【０００７】また、外部電源電圧を外部電源接続端子３
１から内部回路３４に直接供給する場合には、外部電源
接続端子３１から内部電源配線３３の経路にトランジス
タによるスイッチを設ける必要がある。このトランジス
タのＷ、すなわち電力容量は、負荷変動に対応しうるだ
けの電流供給能力を持たせるために十分大きく取らなけ
ればならなが、これはレイアウト面積を必要とするため
にチップサイズが大きくなる欠点があった。
１から内部回路３４に直接供給する場合には、外部電源
接続端子３１から内部電源配線３３の経路にトランジス
タによるスイッチを設ける必要がある。このトランジス
タのＷ、すなわち電力容量は、負荷変動に対応しうるだ
けの電流供給能力を持たせるために十分大きく取らなけ
ればならなが、これはレイアウト面積を必要とするため
にチップサイズが大きくなる欠点があった。
【０００８】本発明の目的は、チップサイズを大きくす
ることなく、同一の半導体集積回路を低電圧・低消費電
流モードと高電圧・高速動作モードという異なる環境で
使用できるレギュレータ内蔵半導体集積回路を提供する
ことにある。
ることなく、同一の半導体集積回路を低電圧・低消費電
流モードと高電圧・高速動作モードという異なる環境で
使用できるレギュレータ内蔵半導体集積回路を提供する
ことにある。
【０００９】
【課題を解決するための手段】上述の目的を達成するた
めに本発明によるレギュレータ内蔵半導体集積回路は、
第１および第２の動作モードを有しこの第１および第２
の動作モードにおいて異なる電源電圧で駆動される内部
回路と、第１の動作モードが選択されたときに第１の外
部電源電圧が供給される第１の外部電源接続端子と、第
１の外部電源接続端子からの第１の外部電源電圧を降圧
して内部回路に供給するレギュレータと、第１および第
２の動作モードに対応しレギュレータを選択的にＯＮ／
ＯＦＦするＯＮ／ＯＦＦ制御信号を入力する外部制御端
子と、第２の動作モードが選択されたときにのみ第２の
外部電源電圧が供給されこの第２の外部電源電圧を内部
回路に直接供給する第２の外部電源接続端子とを備える
ことを特徴とする。このような構成により、外部制御端
子にＯＮ信号を入力してレギュレータをＯＮし、本発明
にかかる半導体集積回路を第１の動作モードで使用する
ことができる一方、ＯＦＦ信号を入力してレギュレータ
をＯＦＦにし、かつ第２の外部電源接続端子より外部電
源電圧を内部回路に直接供給することによって、第２の
動作モードでも使用することができる。
めに本発明によるレギュレータ内蔵半導体集積回路は、
第１および第２の動作モードを有しこの第１および第２
の動作モードにおいて異なる電源電圧で駆動される内部
回路と、第１の動作モードが選択されたときに第１の外
部電源電圧が供給される第１の外部電源接続端子と、第
１の外部電源接続端子からの第１の外部電源電圧を降圧
して内部回路に供給するレギュレータと、第１および第
２の動作モードに対応しレギュレータを選択的にＯＮ／
ＯＦＦするＯＮ／ＯＦＦ制御信号を入力する外部制御端
子と、第２の動作モードが選択されたときにのみ第２の
外部電源電圧が供給されこの第２の外部電源電圧を内部
回路に直接供給する第２の外部電源接続端子とを備える
ことを特徴とする。このような構成により、外部制御端
子にＯＮ信号を入力してレギュレータをＯＮし、本発明
にかかる半導体集積回路を第１の動作モードで使用する
ことができる一方、ＯＦＦ信号を入力してレギュレータ
をＯＦＦにし、かつ第２の外部電源接続端子より外部電
源電圧を内部回路に直接供給することによって、第２の
動作モードでも使用することができる。
【００１０】ここで第２の外部電源接続端子は外部電源
電圧を内部回路にレギュレータを介さずに直接供給する
ものである。言い換えると、第２の外部電源接続端子
は、第１の動作モードにおいてレギュレータ外部電源電
圧を供給する第１の外部電源接続端子とは別に設けられ
るものである。上述した半導体集積回路は、この第２の
外部電源接続端子がレギュレータの出力端に接続されて
いてもよい。 この場合、第２の外部電源接続端子が、出
力電圧安定化容量を接続する出力電圧安定化容量接続端
子を兼ねてもよい。レギュレータの出力端に接続された
出力電圧安定化容量接続端子は、従来のレギュレータ内
蔵半導体集積回路も具備するものである。したがって、
上述のような構成をとることによって、半導体集積回路
の端子の数を増加させることなく第２の外部電源接続端
子を設けることができる。言い換えると、第２の外部電
源接続端子はレギュレータを内部回路に接続する内部電
源配線に接続されることと等価となる。したがって、出
力電圧安定化容量接続端子およびその配線に第２の動作
モードにおける内部回路駆動電流に対して十分な容量を
持たせることによって、出力電圧安定化容量接続端子を
第２の外部電源接続端子と兼用とし、前記内部回路に外
部電源電圧を直接供給することが可能となる。
電圧を内部回路にレギュレータを介さずに直接供給する
ものである。言い換えると、第２の外部電源接続端子
は、第１の動作モードにおいてレギュレータ外部電源電
圧を供給する第１の外部電源接続端子とは別に設けられ
るものである。上述した半導体集積回路は、この第２の
外部電源接続端子がレギュレータの出力端に接続されて
いてもよい。 この場合、第２の外部電源接続端子が、出
力電圧安定化容量を接続する出力電圧安定化容量接続端
子を兼ねてもよい。レギュレータの出力端に接続された
出力電圧安定化容量接続端子は、従来のレギュレータ内
蔵半導体集積回路も具備するものである。したがって、
上述のような構成をとることによって、半導体集積回路
の端子の数を増加させることなく第２の外部電源接続端
子を設けることができる。言い換えると、第２の外部電
源接続端子はレギュレータを内部回路に接続する内部電
源配線に接続されることと等価となる。したがって、出
力電圧安定化容量接続端子およびその配線に第２の動作
モードにおける内部回路駆動電流に対して十分な容量を
持たせることによって、出力電圧安定化容量接続端子を
第２の外部電源接続端子と兼用とし、前記内部回路に外
部電源電圧を直接供給することが可能となる。
【００１１】また、上述した半導体集積回路は、外部制
御端子からのＯＮ／ＯＦＦ制御信号に基づいて第１の外
部電源接続端子とレギュレータと選択的に接続する第１
のスイッチと、外部制御端子からのＯＮ／ＯＦＦ制御信
号に基づいてレギュレータの出力段に配置された出力抵
抗を接地に選択的に接続する第２のスイッチとをさらに
備えていてもよい。ここで、第１のスイッチは、外部制
御端子からのＯＮ／ＯＦＦ制御信号がＯＦＦ信号である
ときに、第１の外部電源接続端子をレギュレータから開
放するものであり、第２のスイッチは、外部制御端子か
らのＯＮ／ＯＦＦ制御信号がＯＦＦ信号であるときに、
第２の外部電源接続端子からレギュレータへの回り込み
電流を遮断するものである。 この場合、第１のスイッチ
は、外部制御端子にＯＮ信号が入力されているときには
ＯＮとなってレギュレータに外部電源電圧を供給してレ
ギュレータをＯＮ状態とする一方、ＯＦＦ信号が入力さ
れたときには第１の外部電源接続端子からレギュレータ
への電力供給を遮断することによりレギュレータをＯＦ
Ｆ状態にする。また、第２のスイッチは、外部制御端子
にＯＮ信号が入力されているとき、すなわちレギュレー
タがＯＮのときにはＯＮとなってレギュレータの出力回
路を構成する一方、ＯＦＦ信号が入力されたとき、すな
わちレギュレータがＯＦＦの状態では第２の外部電源接
続端子からレギュレータへ流れる電流パス、すなわち回
り込み電流を遮断する。したがって、第２の動作モード
においても安定な動作を実現することができる。さら
に、これらのスイッチは内部回路に供給される電流を流
すものではないので、大きなＷ、すなわち大きな電力容
量を必要としない。したがって、チップサイズを大きく
することなく、異なる二つのモードに用いることのでき
るレギュレータ内蔵半導体集積回路を得ることが可能で
ある。また、レギュレータの一構成例は、第１の外部電
源接続端子からの第１の外部電源電圧から基準電圧を発
生する基準電圧発生回路と、レギュレータの出力電圧と
基準電圧発生回路からの基準電圧とを比較して、比較結
果に応じた制御信号を 出力する比較回路と、比較回路か
らの制御信号に応じて出力抵抗に流れる電流を制御する
出力制御用のトランジスタとを備えている。 また、第１
のスイッチとしてＰＭＯＳトランジスタを、第２のスイ
ッチとしてＮＭＯＳトランジスタを使用できる。 また、
上述した半導体集積回路では、第２の動作モードが選択
されたときに、第１および第２の外部電源接続端子の両
方に第２の外部電源電圧を供給するようにしてもよい。
また、内部回路が、第１の動作モードとしての低電圧低
消費電流モードと、第２の動作モードとしての高電圧高
速動作モードとを有していてもよい。 また、上述した半
導体集積回路では、第１の外部電源電圧は第２の外部電
源電圧と同電圧であってもよい。 この場合、レギュレー
タは、約５Ｖの第１の外部電源電圧を約２．８Ｖに降圧
するように構成してもよい。 一方、本発明による他のレ
ギュレータ内蔵半導体集積回路は、低電圧低消費電流モ
ードに対応する第１の動作モードと高電圧高速動作モー
ドに対応する第２の動作モードとを有する内部回路と、
第１の動作モードが選択されたときに外部電源電圧が供
給される第１の外部電源接続端子と、第１の外部電源接
続端子からの外部電源電圧を降圧して内部回路に供給す
るレギュレータと、ＯＮ／ＯＦＦ制御信号を入力する外
部制御端子と、外部制御端子からのＯＮ／ＯＦＦ制御信
号に基づいて第１の外部電源接続端子とレギュレータと
を選択的に接続してレギュレータをＯＮ／ＯＦＦする第
１のスイッチと、第２の動作モードが選択されたときに
のみ外部電源電圧が供給され、この外部電源電圧を内部
回路に直接供給する第２の外部電源接続端子とを備える
ことを特徴とする。 この半導体集積回路は、外部制御端
子からのＯＮ／ＯＦＦ制御信号に基づいてレギュレータ
の出力段を接地に選択的に接続する第２のスイッチをさ
らに備えていてもよい。 この場合、第１のスイッチは、
外部制御端子からのＯＮ／ＯＦＦ制御信号がＯＦＦ信号
であるときに、第１の外部電源接続端子をレギュレータ
から開放するものであり、第２のスイッチは、外部制御
端子からのＯＮ／ＯＦＦ制御信号がＯＦ Ｆ信号であると
きに、第２の外部電源接続端子からレギュレータへの回
り込み電流を遮断するものである。 また、レギュレータ
の一構成例は、第１の外部電源接続端子からの外部電源
電圧から基準電圧を発生する基準電圧発生回路と、レギ
ュレータの出力電圧と基準電圧発生回路からの基準電圧
とを比較して、比較結果に応じた制御信号を出力する比
較回路と、比較回路からの制御信号に応じてレギュレー
タの出力抵抗に流れる電流を制御する出力制御用のトラ
ンジスタとを備えている。 また、第１のスイッチとして
ＰＭＯＳトランジスタを、第２のスイッチとしてＮＭＯ
Ｓトランジスタを使用できる。 また、上述した半導体集
積回路では、第２の動作モードが選択されたときに、第
１および第２の外部電源接続端子の両方に外部電源電圧
を供給するようにしてもよい。
御端子からのＯＮ／ＯＦＦ制御信号に基づいて第１の外
部電源接続端子とレギュレータと選択的に接続する第１
のスイッチと、外部制御端子からのＯＮ／ＯＦＦ制御信
号に基づいてレギュレータの出力段に配置された出力抵
抗を接地に選択的に接続する第２のスイッチとをさらに
備えていてもよい。ここで、第１のスイッチは、外部制
御端子からのＯＮ／ＯＦＦ制御信号がＯＦＦ信号である
ときに、第１の外部電源接続端子をレギュレータから開
放するものであり、第２のスイッチは、外部制御端子か
らのＯＮ／ＯＦＦ制御信号がＯＦＦ信号であるときに、
第２の外部電源接続端子からレギュレータへの回り込み
電流を遮断するものである。 この場合、第１のスイッチ
は、外部制御端子にＯＮ信号が入力されているときには
ＯＮとなってレギュレータに外部電源電圧を供給してレ
ギュレータをＯＮ状態とする一方、ＯＦＦ信号が入力さ
れたときには第１の外部電源接続端子からレギュレータ
への電力供給を遮断することによりレギュレータをＯＦ
Ｆ状態にする。また、第２のスイッチは、外部制御端子
にＯＮ信号が入力されているとき、すなわちレギュレー
タがＯＮのときにはＯＮとなってレギュレータの出力回
路を構成する一方、ＯＦＦ信号が入力されたとき、すな
わちレギュレータがＯＦＦの状態では第２の外部電源接
続端子からレギュレータへ流れる電流パス、すなわち回
り込み電流を遮断する。したがって、第２の動作モード
においても安定な動作を実現することができる。さら
に、これらのスイッチは内部回路に供給される電流を流
すものではないので、大きなＷ、すなわち大きな電力容
量を必要としない。したがって、チップサイズを大きく
することなく、異なる二つのモードに用いることのでき
るレギュレータ内蔵半導体集積回路を得ることが可能で
ある。また、レギュレータの一構成例は、第１の外部電
源接続端子からの第１の外部電源電圧から基準電圧を発
生する基準電圧発生回路と、レギュレータの出力電圧と
基準電圧発生回路からの基準電圧とを比較して、比較結
果に応じた制御信号を 出力する比較回路と、比較回路か
らの制御信号に応じて出力抵抗に流れる電流を制御する
出力制御用のトランジスタとを備えている。 また、第１
のスイッチとしてＰＭＯＳトランジスタを、第２のスイ
ッチとしてＮＭＯＳトランジスタを使用できる。 また、
上述した半導体集積回路では、第２の動作モードが選択
されたときに、第１および第２の外部電源接続端子の両
方に第２の外部電源電圧を供給するようにしてもよい。
また、内部回路が、第１の動作モードとしての低電圧低
消費電流モードと、第２の動作モードとしての高電圧高
速動作モードとを有していてもよい。 また、上述した半
導体集積回路では、第１の外部電源電圧は第２の外部電
源電圧と同電圧であってもよい。 この場合、レギュレー
タは、約５Ｖの第１の外部電源電圧を約２．８Ｖに降圧
するように構成してもよい。 一方、本発明による他のレ
ギュレータ内蔵半導体集積回路は、低電圧低消費電流モ
ードに対応する第１の動作モードと高電圧高速動作モー
ドに対応する第２の動作モードとを有する内部回路と、
第１の動作モードが選択されたときに外部電源電圧が供
給される第１の外部電源接続端子と、第１の外部電源接
続端子からの外部電源電圧を降圧して内部回路に供給す
るレギュレータと、ＯＮ／ＯＦＦ制御信号を入力する外
部制御端子と、外部制御端子からのＯＮ／ＯＦＦ制御信
号に基づいて第１の外部電源接続端子とレギュレータと
を選択的に接続してレギュレータをＯＮ／ＯＦＦする第
１のスイッチと、第２の動作モードが選択されたときに
のみ外部電源電圧が供給され、この外部電源電圧を内部
回路に直接供給する第２の外部電源接続端子とを備える
ことを特徴とする。 この半導体集積回路は、外部制御端
子からのＯＮ／ＯＦＦ制御信号に基づいてレギュレータ
の出力段を接地に選択的に接続する第２のスイッチをさ
らに備えていてもよい。 この場合、第１のスイッチは、
外部制御端子からのＯＮ／ＯＦＦ制御信号がＯＦＦ信号
であるときに、第１の外部電源接続端子をレギュレータ
から開放するものであり、第２のスイッチは、外部制御
端子からのＯＮ／ＯＦＦ制御信号がＯＦ Ｆ信号であると
きに、第２の外部電源接続端子からレギュレータへの回
り込み電流を遮断するものである。 また、レギュレータ
の一構成例は、第１の外部電源接続端子からの外部電源
電圧から基準電圧を発生する基準電圧発生回路と、レギ
ュレータの出力電圧と基準電圧発生回路からの基準電圧
とを比較して、比較結果に応じた制御信号を出力する比
較回路と、比較回路からの制御信号に応じてレギュレー
タの出力抵抗に流れる電流を制御する出力制御用のトラ
ンジスタとを備えている。 また、第１のスイッチとして
ＰＭＯＳトランジスタを、第２のスイッチとしてＮＭＯ
Ｓトランジスタを使用できる。 また、上述した半導体集
積回路では、第２の動作モードが選択されたときに、第
１および第２の外部電源接続端子の両方に外部電源電圧
を供給するようにしてもよい。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態にかかるレギュレータ内蔵半導体集積回路を説明する
模式図である。本実施の形態にかかる半導体集積回路１
は、データＩ０〜Ｉｐを入力としてデータＯ０〜Ｏｑを
出力する内部回路１４と、内部回路１４に内部電源配線
１３を介して外部電源電圧を降圧して供給するレギュレ
ータ１２とを内蔵しており、レギュレータ１２にＯＮ／
ＯＦＦ制御信号を入力する外部制御端子１６と二つの外
部電源接続端子１１，１５とが設けられている。このレ
ギュレータ内蔵半導体集積回路１は、外部制御端子１６
にＯＮ信号を入力することにより、クロック周波数６Ｍ
Ｈｚで動作させることができ、ＯＦＦ信号を入力するこ
とにより１２ＭＨｚで動作させることができるものであ
る。
て図面を参照して説明する。図１は本発明の一実施の形
態にかかるレギュレータ内蔵半導体集積回路を説明する
模式図である。本実施の形態にかかる半導体集積回路１
は、データＩ０〜Ｉｐを入力としてデータＯ０〜Ｏｑを
出力する内部回路１４と、内部回路１４に内部電源配線
１３を介して外部電源電圧を降圧して供給するレギュレ
ータ１２とを内蔵しており、レギュレータ１２にＯＮ／
ＯＦＦ制御信号を入力する外部制御端子１６と二つの外
部電源接続端子１１，１５とが設けられている。このレ
ギュレータ内蔵半導体集積回路１は、外部制御端子１６
にＯＮ信号を入力することにより、クロック周波数６Ｍ
Ｈｚで動作させることができ、ＯＦＦ信号を入力するこ
とにより１２ＭＨｚで動作させることができるものであ
る。
【００１３】ここでレギュレータ１２は、後述するよう
に外部制御端子１６に入力されるＯＮ／ＯＦＦ信号に基
づいて自分自身をＯＮ／ＯＦＦする制御回路を備えてい
る。また、外部電源接続端子（第１の外部電源接続端
子）１１は、レギュレータ使用モード、すなわち低電圧
・低消費電流モード（第１の動作モード）においてレギ
ュレータ１２に外部電源電圧（第１の外部電源電圧）を
供給するための端子である。これに対し外部電源接続端
子（第２の外部電源接続端子）１５は、レギュレータ１
２の出力に接続され、高電圧・高速動作モード（第２の
動作モード）において内部電源配線１３を介して外部電
源電圧（第２の外部電源電圧）ＶDD（５Ｖ）を内部回路
１４に直接供給するものである。なお、クロック信号入
力端子等、上記以外の端子については図示を省略した。
に外部制御端子１６に入力されるＯＮ／ＯＦＦ信号に基
づいて自分自身をＯＮ／ＯＦＦする制御回路を備えてい
る。また、外部電源接続端子（第１の外部電源接続端
子）１１は、レギュレータ使用モード、すなわち低電圧
・低消費電流モード（第１の動作モード）においてレギ
ュレータ１２に外部電源電圧（第１の外部電源電圧）を
供給するための端子である。これに対し外部電源接続端
子（第２の外部電源接続端子）１５は、レギュレータ１
２の出力に接続され、高電圧・高速動作モード（第２の
動作モード）において内部電源配線１３を介して外部電
源電圧（第２の外部電源電圧）ＶDD（５Ｖ）を内部回路
１４に直接供給するものである。なお、クロック信号入
力端子等、上記以外の端子については図示を省略した。
【００１４】図２は、レギュレータ１２の構成を説明す
るためのレギュレータ内蔵半導体集積回路の構成を示す
図である。ここでレギュレータ１２は、基準となる電圧
を発生する基準電圧発生回路１２１と、この基準電圧と
レギュレータ１２の出力電圧とを比較し、その変動分に
応じた制御信号を出力する比較回路１２２とを備えてい
る。Ｐ型ＭＯＳトランジスタ（Ｔｒ１）１２３は、比較
回路１２２が出力する制御信号に基づいてレギュレータ
１２の出力を制御する出力制御用トランジスタである。
レギュレータ１２は、出力電圧と基準電圧とを比較し、
その差信号によって出力制御用トランジスタ１２３を駆
動することにより、外部電源接続端子１１から供給され
る外部電源電圧ＶDD（５Ｖ）を２．８Ｖに降圧し、これ
を内部電源配線１３を介して内部回路１４に供給してい
る。なお、本実施の形態において基準電圧発生回路１２
１は、図示はしないが、ツェナーダイオードを用いて構
成されている。また、抵抗Ｒ１２４はレギュレータ１２
の出力段に設けられた出力抵抗である。
るためのレギュレータ内蔵半導体集積回路の構成を示す
図である。ここでレギュレータ１２は、基準となる電圧
を発生する基準電圧発生回路１２１と、この基準電圧と
レギュレータ１２の出力電圧とを比較し、その変動分に
応じた制御信号を出力する比較回路１２２とを備えてい
る。Ｐ型ＭＯＳトランジスタ（Ｔｒ１）１２３は、比較
回路１２２が出力する制御信号に基づいてレギュレータ
１２の出力を制御する出力制御用トランジスタである。
レギュレータ１２は、出力電圧と基準電圧とを比較し、
その差信号によって出力制御用トランジスタ１２３を駆
動することにより、外部電源接続端子１１から供給され
る外部電源電圧ＶDD（５Ｖ）を２．８Ｖに降圧し、これ
を内部電源配線１３を介して内部回路１４に供給してい
る。なお、本実施の形態において基準電圧発生回路１２
１は、図示はしないが、ツェナーダイオードを用いて構
成されている。また、抵抗Ｒ１２４はレギュレータ１２
の出力段に設けられた出力抵抗である。
【００１５】レギュレータ１２において、基準電圧発生
回路１２１および比較回路１２２には外部電源接続端子
１１を介して外部電源より電力が供給される。この電力
供給経路には、外部制御端子１６に入力されるＯＮ／Ｏ
ＦＦ信号に従って電力供給をＯＮ／ＯＦＦする第１のス
イッチとして作用するエンハンスメント型ＰＭＯＳトラ
ンジスタ１２５（Ｔｒ２），１２６（Ｔｒ３）が設けら
れている。これらのＰＭＯＳトランジスタ１２５および
１２６のゲートには外部制御端子１６からＯＮ／ＯＦＦ
制御信号が入力されるようになっている。したがって、
外部制御端子１６にＯＮ信号としてＬＯＷレベルを入力
すると、これら二つのＰＭＯＳトランジスタ１２５，１
２６はＯＮ状態となって基準電圧発生回路１２１，比較
回路１２２に電力が供給され、レギュレータ１２はＯ
Ｎ、すなわち動作状態となる。これに対し、外部制御端
子１６にＯＦＦ信号としてＨＩＧＨレベルを入力する
と、ＰＭＯＳトランジスタ１２５，１２６は共にＯＦＦ
となり、基準電圧発生回路１２１，比較回路１２２に対
する電力供給を遮断する。これによってレギュレータ１
２はＯＦＦとなる。
回路１２１および比較回路１２２には外部電源接続端子
１１を介して外部電源より電力が供給される。この電力
供給経路には、外部制御端子１６に入力されるＯＮ／Ｏ
ＦＦ信号に従って電力供給をＯＮ／ＯＦＦする第１のス
イッチとして作用するエンハンスメント型ＰＭＯＳトラ
ンジスタ１２５（Ｔｒ２），１２６（Ｔｒ３）が設けら
れている。これらのＰＭＯＳトランジスタ１２５および
１２６のゲートには外部制御端子１６からＯＮ／ＯＦＦ
制御信号が入力されるようになっている。したがって、
外部制御端子１６にＯＮ信号としてＬＯＷレベルを入力
すると、これら二つのＰＭＯＳトランジスタ１２５，１
２６はＯＮ状態となって基準電圧発生回路１２１，比較
回路１２２に電力が供給され、レギュレータ１２はＯ
Ｎ、すなわち動作状態となる。これに対し、外部制御端
子１６にＯＦＦ信号としてＨＩＧＨレベルを入力する
と、ＰＭＯＳトランジスタ１２５，１２６は共にＯＦＦ
となり、基準電圧発生回路１２１，比較回路１２２に対
する電力供給を遮断する。これによってレギュレータ１
２はＯＦＦとなる。
【００１６】また、レギュレータ１２の出力段には、出
力抵抗１２４と直列に、第２のスイッチとして作用する
エンハンスメント型ＮＭＯＳトランジスタＴｒ４（１２
８）が設けられている。このＮＭＯＳトランジスタ１２
８のゲートには、外部制御端子１６に入力されたＯＮ／
ＯＦＦ制御信号がインバータ１２７を介して入力されて
いる。したがって、外部制御端子１６にＯＮ信号、すな
わちＬＯＷレベルを入力すると、ＮＭＯＳトランジスタ
１２８はＯＮ状態となってレギュレータ１２の出力回路
を構成する。これに対し、外部制御端子１６にＯＦＦ信
号、すなわちＨＩＧＨレベルを入力すると、ＮＭＯＳト
ランジスタ１２８はＯＦＦとなる。言い換えると、レギ
ュレータ１２がＯＦＦとなったときに、このＮＭＯＳト
ランジスタ１２８は、外部電源接続端子１５から内部電
源配線１３を介してレギュレータ１２のＧＮＤに流れる
回り込み電流と、外部電源接続端子１１から出力制御用
トランジスタ１２３（Ｔｒ１）および抵抗Ｒ１２４を介
してＧＮＤに流れる貫通電流を遮断する。
力抵抗１２４と直列に、第２のスイッチとして作用する
エンハンスメント型ＮＭＯＳトランジスタＴｒ４（１２
８）が設けられている。このＮＭＯＳトランジスタ１２
８のゲートには、外部制御端子１６に入力されたＯＮ／
ＯＦＦ制御信号がインバータ１２７を介して入力されて
いる。したがって、外部制御端子１６にＯＮ信号、すな
わちＬＯＷレベルを入力すると、ＮＭＯＳトランジスタ
１２８はＯＮ状態となってレギュレータ１２の出力回路
を構成する。これに対し、外部制御端子１６にＯＦＦ信
号、すなわちＨＩＧＨレベルを入力すると、ＮＭＯＳト
ランジスタ１２８はＯＦＦとなる。言い換えると、レギ
ュレータ１２がＯＦＦとなったときに、このＮＭＯＳト
ランジスタ１２８は、外部電源接続端子１５から内部電
源配線１３を介してレギュレータ１２のＧＮＤに流れる
回り込み電流と、外部電源接続端子１１から出力制御用
トランジスタ１２３（Ｔｒ１）および抵抗Ｒ１２４を介
してＧＮＤに流れる貫通電流を遮断する。
【００１７】以上のような構成を有する半導体集積回路
１は、外部制御端子１６にＯＮ／ＯＦＦ制御信号を入力
してレギュレータ１２をＯＮ／ＯＦＦすることによって
低電圧・低消費電流モードにおいても高電圧・高速動作
モードにおいても使用することができる。すなわち、低
電圧・低消費電流モードで使用する場合には、外部制御
端子１６にＯＮ信号を入力してレギュレータ１２をＯＮ
した上で、外部電源を外部電源接続端子１１に接続す
る。これにより、レギュレータ１２が外部電源接続端子
１１から入力された外部電源電圧ＶDD（５Ｖ）を２．８
Ｖまで降圧し、内部電源配線１３を介して内部回路１４
に供給する。このとき内部回路１４にクロック周波数６
ＭＨｚを供給し、内部回路１４において消費される電流
を少なくすることができる。
１は、外部制御端子１６にＯＮ／ＯＦＦ制御信号を入力
してレギュレータ１２をＯＮ／ＯＦＦすることによって
低電圧・低消費電流モードにおいても高電圧・高速動作
モードにおいても使用することができる。すなわち、低
電圧・低消費電流モードで使用する場合には、外部制御
端子１６にＯＮ信号を入力してレギュレータ１２をＯＮ
した上で、外部電源を外部電源接続端子１１に接続す
る。これにより、レギュレータ１２が外部電源接続端子
１１から入力された外部電源電圧ＶDD（５Ｖ）を２．８
Ｖまで降圧し、内部電源配線１３を介して内部回路１４
に供給する。このとき内部回路１４にクロック周波数６
ＭＨｚを供給し、内部回路１４において消費される電流
を少なくすることができる。
【００１８】これに対し、高電圧・高速動作モードで使
用する場合には、外部制御端子１６にＯＦＦ信号を入力
してレギュレータ１２をＯＦＦにした上で、外部電源を
外部電源接続端子１１および外部電源接続端子１５に接
続して、外部電源接続端子１１および外部電源接続端子
１５の両方に同電圧ＶDD（第２の外部電源電圧）を供給
する。これにより内部回路１４には外部電源接続端子１
５から内部電源配線１３を介して外部電源電圧ＶDDが直
接供給され、半導体集積回路１をクロック周波数１２Ｍ
Ｈｚで高速動作させることができる。ここで外部電源接
続端子１１にも外部電源電圧を供給するのは、レギュレ
ータ１２内の出力制御用トランジスタ１２３（Ｔｒ１）
のソース・ドレイン間の電位差を解消し、外部電源接続
端子１５から外部電源接続端子１１に電流が流れないよ
うにするためである。
用する場合には、外部制御端子１６にＯＦＦ信号を入力
してレギュレータ１２をＯＦＦにした上で、外部電源を
外部電源接続端子１１および外部電源接続端子１５に接
続して、外部電源接続端子１１および外部電源接続端子
１５の両方に同電圧ＶDD（第２の外部電源電圧）を供給
する。これにより内部回路１４には外部電源接続端子１
５から内部電源配線１３を介して外部電源電圧ＶDDが直
接供給され、半導体集積回路１をクロック周波数１２Ｍ
Ｈｚで高速動作させることができる。ここで外部電源接
続端子１１にも外部電源電圧を供給するのは、レギュレ
ータ１２内の出力制御用トランジスタ１２３（Ｔｒ１）
のソース・ドレイン間の電位差を解消し、外部電源接続
端子１５から外部電源接続端子１１に電流が流れないよ
うにするためである。
【００１９】なお、外部電源接続端子１５は、内部電源
配線１３、すなわちレギュレータ１２の出力に接続され
ているので、図１に示すように、レギュレータ１２の出
力電圧を安定化させる容量Ｃ１７を外部電源接続端子１
５に接続することもできる。すなわち、外部電源接続端
子１５は、出力電圧安定化容量接続端子を兼ねることも
できる。このとき外部電源接続端子１５には、レギュレ
ータ１２がＯＮのときの低電圧・低消費電流モードのと
きはもちろんのこと、レギュレータ１２がＯＦＦとなる
高電圧・高速動作モードにおいても、出力安定化容量Ｃ
１７を接続することができる。この場合、出力安定化容
量Ｃ１７は、外部電源とＧＮＤ間のバイパスコンデンサ
として働く。
配線１３、すなわちレギュレータ１２の出力に接続され
ているので、図１に示すように、レギュレータ１２の出
力電圧を安定化させる容量Ｃ１７を外部電源接続端子１
５に接続することもできる。すなわち、外部電源接続端
子１５は、出力電圧安定化容量接続端子を兼ねることも
できる。このとき外部電源接続端子１５には、レギュレ
ータ１２がＯＮのときの低電圧・低消費電流モードのと
きはもちろんのこと、レギュレータ１２がＯＦＦとなる
高電圧・高速動作モードにおいても、出力安定化容量Ｃ
１７を接続することができる。この場合、出力安定化容
量Ｃ１７は、外部電源とＧＮＤ間のバイパスコンデンサ
として働く。
【００２０】また、レギュレータ１２のスイッチング素
子として設けたＭＯＳトランジスタ１２５，１２６，１
２８は内部回路１４に電流を供給するものではないの
で、これらのトランジスタのＷを大きくとる必要はな
い。したがって、大きなレイアウト面積も必要なく半導
体集積回路１のチップサイズが大きくなることもない。
子として設けたＭＯＳトランジスタ１２５，１２６，１
２８は内部回路１４に電流を供給するものではないの
で、これらのトランジスタのＷを大きくとる必要はな
い。したがって、大きなレイアウト面積も必要なく半導
体集積回路１のチップサイズが大きくなることもない。
【００２１】なお、以上の説明において、低電圧・低消
費電流モードおよび高電圧・高速動作モードにおけるク
ロック周波数をそれぞれ６ＭＨｚおよび１２ＭＨｚとし
たが、本発明を実施するにあたってはクロック周波数は
これらに限られるものではない。また、レギュレータ１
２が内部回路１４に供給するレギュレート電圧を２．８
Ｖとして説明したが、本発明にかかるレギュレータ内蔵
半導体集積回路の低電圧・低消費電流モードにおけるレ
ギュレート電圧はこれに限られるものではない。
費電流モードおよび高電圧・高速動作モードにおけるク
ロック周波数をそれぞれ６ＭＨｚおよび１２ＭＨｚとし
たが、本発明を実施するにあたってはクロック周波数は
これらに限られるものではない。また、レギュレータ１
２が内部回路１４に供給するレギュレート電圧を２．８
Ｖとして説明したが、本発明にかかるレギュレータ内蔵
半導体集積回路の低電圧・低消費電流モードにおけるレ
ギュレート電圧はこれに限られるものではない。
【００２２】
【発明の効果】以上のように、本発明によれば、一つの
レギュレータ内蔵半導体集積回路を、低電圧・低消費電
流モードと高電圧・高速動作モードの異なるモードで使
用することができる。したがって、たとえば動作速度が
異なる複数の製品に対して一種類のレギュレータ内蔵半
導体集積回路を共通に用いることができる。また、使用
される条件、すなわちモードによって異なる種類の集積
回路を設計・製造する必要がなくなると共に、一つのマ
スクで製造することができるので、レギュレータ内蔵半
導体集積回路の製造コストを下げることができる。さら
に、内部回路の共有化を図ることができるので、ソフト
ウェアの共有化も可能となり、ソフトウェア開発の手間
やコストを削減することができる。
レギュレータ内蔵半導体集積回路を、低電圧・低消費電
流モードと高電圧・高速動作モードの異なるモードで使
用することができる。したがって、たとえば動作速度が
異なる複数の製品に対して一種類のレギュレータ内蔵半
導体集積回路を共通に用いることができる。また、使用
される条件、すなわちモードによって異なる種類の集積
回路を設計・製造する必要がなくなると共に、一つのマ
スクで製造することができるので、レギュレータ内蔵半
導体集積回路の製造コストを下げることができる。さら
に、内部回路の共有化を図ることができるので、ソフト
ウェアの共有化も可能となり、ソフトウェア開発の手間
やコストを削減することができる。
【００２３】また、内部回路に直接外部電源電圧を供給
するための第２の外部電源接続端子は、出力電圧安定化
容量接続端子としても機能することができる。したがっ
て、従来のレギュレータ内蔵半導体集積回路と比べる
と、外部制御端子を除いて端子の数を増やす必要がな
い。
するための第２の外部電源接続端子は、出力電圧安定化
容量接続端子としても機能することができる。したがっ
て、従来のレギュレータ内蔵半導体集積回路と比べる
と、外部制御端子を除いて端子の数を増やす必要がな
い。
【００２４】さらに、レギュレータをＯＮ／ＯＦＦする
第１および第２のスイッチは、大きな電力容量、すなわ
ち大きなＷを持ったトランジスタを必要としないので、
チップサイズを大きくすることなく、異なる動作条件下
で使用できるレギュレータ内蔵半導体集積回路を提供す
ることができる。
第１および第２のスイッチは、大きな電力容量、すなわ
ち大きなＷを持ったトランジスタを必要としないので、
チップサイズを大きくすることなく、異なる動作条件下
で使用できるレギュレータ内蔵半導体集積回路を提供す
ることができる。
【図１】 本発明の一実施の形態にかかるレギュレータ
内蔵半導体集積回路を説明する模式図である。
内蔵半導体集積回路を説明する模式図である。
【図２】 本発明の一実施の形態にかかるレギュレータ
内蔵半導体集積回路の構成を示す図である。
内蔵半導体集積回路の構成を示す図である。
【図３】 従来のレギュレータ内蔵半導体集積回路の構
成を示す模式図である。
成を示す模式図である。
【図４】 従来のレギュレータ内蔵半導体集積回路のレ
ギュレータの構成を示す図である。
ギュレータの構成を示す図である。
【符号の説明】 １…半導体集積回路、１１，１５…外部電源接続端子、
１２…レギュレータ、１２１…基準電圧発生回路、１２
２…比較回路、１２３…出力制御用トランジスタ、１２
４…出力抵抗、１２５，１２６…ＰＭＯＳトランジス
タ、１２７…インバータ、１２８…ＮＭＯＳトランジス
タ、１３…内部電源配線、１４…内部回路、１６…外部
制御端子、１７…出力電圧安定化容量。
１２…レギュレータ、１２１…基準電圧発生回路、１２
２…比較回路、１２３…出力制御用トランジスタ、１２
４…出力抵抗、１２５，１２６…ＰＭＯＳトランジス
タ、１２７…インバータ、１２８…ＮＭＯＳトランジス
タ、１３…内部電源配線、１４…内部回路、１６…外部
制御端子、１７…出力電圧安定化容量。
Claims (17)
- 【請求項１】 第１および第２の動作モードを有しこの
第１および第２の動作モードにおいて異なる電源電圧で
駆動される内部回路と、 第１の動作モードが選択されたときに第１の外部電源電
圧が供給される第１の外部電源接続端子と、 前記第１の外部電源接続端子からの第１の外部電源電圧
を降圧して前記内部回路に供給するレギュレータと、 第１および第２の動作モードに対応し、 前記レギュレー
タを選択的にＯＮ／ＯＦＦするＯＮ／ＯＦＦ制御信号を
入力する外部制御端子と、第２の動作モードが選択されたときにのみ第２の外部電
源電圧が供給され、この第２の 外部電源電圧を前記内部
回路に直接供給する第２の外部電源接続端子とを備える
ことを特徴とするレギュレータ内蔵半導体集積回路。 - 【請求項２】 請求項１記載のレギュレータ内蔵半導体
集積回路において、 前記第２の外部電源接続端子は、前記レギュレータの出
力端に接続されることを特徴とするレギュレータ内蔵半
導体集積回路。 - 【請求項３】 請求項２記載のレギュレータ内蔵半導体
集積回路において、前記第２の外部電源接続端子は、出力電圧安定化容量を
接続する出力電圧安定化容量接続端子を兼ねる ことを特
徴とするレギュレータ内蔵半導体集積回路。 - 【請求項４】 請求項１記載のレギュレータ内蔵半導体
集積回路において、 前記外部制御端子からのＯＮ／ＯＦ
Ｆ制御信号に基づいて、前記第１の外部電源接続端子と
前記レギュレータと選択的に接続する第１のスイッチ
と、 前記外部制御端子からのＯＮ／ＯＦＦ制御信号に基づい
て、前記レギュレータの出力段に配置された出力抵抗を
接地に選択的に接続する第２のスイッチと をさらに備え
ることを特徴とするレギュレータ内蔵半導体集積回路。 - 【請求項５】 請求項４記載のレギュレータ内蔵半導体
集積回路において、 前記第１のスイッチは、前記外部制御端子からのＯＮ／
ＯＦＦ制御信号がＯＦＦ信号であるときに、前記第１の
外部電源接続端子を前記レギュレータから開放し、 前記第２のスイッチは、前記外部制御端子からのＯＮ／
ＯＦＦ制御信号がＯＦ Ｆ信号であるときに、前記第２の
外部電源接続端子から前記レギュレータへの回り込み電
流を遮断することを特徴とするレギュレータ内蔵半導体
集積回路。 - 【請求項６】 請求項４記載のレギュレータ内蔵半導体
集積回路において、 前記レギュレータは、 前記第１の外部電源接続端子からの第１の外部電源電圧
から基準電圧を発生する基準電圧発生回路と、 前記レギュレータの出力電圧と前記基準電圧発生回路か
らの基準電圧とを比較して、比較結果に応じた制御信号
を出力する比較回路と、 前記比較回路からの制御信号に応じて前記出力抵抗に流
れる電流を制御する出力制御用のトランジスタと を備え
ることを特徴とするレギュレータ内蔵半導体集積回路。 - 【請求項７】 請求項４記載のレギュレータ内蔵半導体
集積回路において、 前記第１のスイッチはＰＭＯＳトランジスタから構成さ
れ、 前記第２のスイッチはＮＭＯＳトランジスタから構成さ
れることを特徴とするレギュレータ内蔵半導体集積回
路。 - 【請求項８】 請求項１記載のレギュレータ内蔵半導体
集積回路において、 第２の動作モードが選択されたときに、前記第１および
第２の外部電源接続端子の両方に第２の外部電源電圧が
供給されることを特徴とするレギュレータ内蔵半導体集
積回路。 - 【請求項９】 請求項１記載のレギュレータ内蔵半導体
集積回路において、 第１の動作モードは低電圧低消費電流モードであり、 第２の動作モードは高電圧高速動作モードであることを
特徴とするレギュレータ内蔵半導体集積回路。 - 【請求項１０】 請求項１記載のレギュレータ内蔵半導
体集積回路において、 第１の外部電源電圧は第２の外部電源電圧と同電圧であ
ることを特徴とするレギュレータ内蔵半導体集積回路。 - 【請求項１１】 請求項１０記載のレギュレータ内蔵半
導体集積回路において、 第１の外部電源電圧は約５Ｖであり、 前記レギュレータは、この第１の外部電源電圧を約２．
８Ｖに降圧することを特徴とするレギュレータ内蔵半導
体集積回路。 - 【請求項１２】 低電圧低消費電流モードに対応する第
１の動作モードと高電圧高速動作モードに対応する第２
の動作モードとを有する内部回路と、 第１の動作モードが選択されたときに外部電源電圧が供
給される第１の外部電源接続端子と、 前記第１の外部電源接続端子からの外部電源電圧を降圧
して前記内部回路に供給するレギュレータと、 ＯＮ／ＯＦＦ制御信号を入力する外部制御端子と、 前記外部制御端子からのＯＮ／ＯＦＦ制御信号に基づい
て前記第１の外部電源接続端子と前記レギュレータとを
選択的に接続して前記レギュレータをＯＮ／ＯＦＦする
第１のスイッチと、 第２の動作モードが選択されたときにのみ外部電源電圧
が供給され、この外部電源電圧を前記内部回路に直接供
給する第２の外部電源接続端子と を備えることを特徴と
するレギュレータ内蔵半導体集積回路。 - 【請求項１３】 請求項１２記載のレギュレータ内蔵半
導体集積回路において、 前記外部制御端子からのＯＮ／ＯＦＦ制御信号に基づい
て、前記レギュレータの出力段を接地に選択的に接続す
る第２のスイッチをさらに備えることを特徴とするレギ
ュレータ内蔵半導体集積回路。 - 【請求項１４】 請求項１３記載のレギュレータ内蔵半
導体集積回路において、 前記第１のスイッチは、前記外部制御端子からのＯＮ／
ＯＦＦ制御信号がＯＦＦ信号であるときに、前記第１の
外部電源接続端子を前記レギュレータから開放し、 前記第２のスイッチは、前記外部制御端子からのＯＮ／
ＯＦＦ制御信号がＯＦＦ信号であるときに、前記第２の
外部電源接続端子から前記レギュレータへの回り込み電
流を遮断することを特徴とするレギュレータ内蔵半導体
集積回路。 - 【請求項１５】 請求項１２記載のレギュレータ内蔵半
導体集積回路において、 前記レギュレータは、 前記第１の外部電源接続端子からの外部電源電圧から基
準電圧を発生する基準電圧発生回路と、 前記レギュレータの出力電圧と前記基準電圧発生回路か
らの基準電圧とを比較して、比較結果に応じた制御信号
を出力する比較回路と、 前記比較回路からの制御信号に応じて前記レギュレータ
の出力抵抗に流れる電流を制御する出力制御用のトラン
ジスタと を備えることを特徴とするレギュレータ内蔵半
導体集積回路。 - 【請求項１６】 請求項１３記載のレギュレータ内蔵半
導体集積回路において、 前記第１のスイッチはＰＭＯＳトランジスタから構成さ
れ、 前記第２のスイッチはＮＭＯＳトランジスタから構成さ
れることを特徴とするレギュレータ内蔵半導体集積回
路。 - 【請求項１７】 請求項１３記載のレギュレータ内蔵半
導体集積回路において、 第２の動作モードが選択されたときに、前記第１および
第２の外部電源接続端子の両方に外部電源電圧が供給さ
れることを特徴とするレギュレータ内蔵半導体集積回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08307894A JP3080015B2 (ja) | 1996-11-19 | 1996-11-19 | レギュレータ内蔵半導体集積回路 |
| EP97120192A EP0843247A3 (en) | 1996-11-19 | 1997-11-18 | Regulator built-in semiconductor integrated circuit |
| KR1019970060869A KR100292903B1 (ko) | 1996-11-19 | 1997-11-18 | 레귤레이터내장반도체집적회로 |
| US08/974,156 US5994950A (en) | 1996-11-19 | 1997-11-19 | Regulator built-in semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08307894A JP3080015B2 (ja) | 1996-11-19 | 1996-11-19 | レギュレータ内蔵半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150152A JPH10150152A (ja) | 1998-06-02 |
| JP3080015B2 true JP3080015B2 (ja) | 2000-08-21 |
Family
ID=17974454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08307894A Expired - Fee Related JP3080015B2 (ja) | 1996-11-19 | 1996-11-19 | レギュレータ内蔵半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5994950A (ja) |
| EP (1) | EP0843247A3 (ja) |
| JP (1) | JP3080015B2 (ja) |
| KR (1) | KR100292903B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297671B1 (en) * | 1998-09-01 | 2001-10-02 | Texas Instruments Incorporated | Level detection by voltage addition/subtraction |
| JP3293584B2 (ja) * | 1999-03-02 | 2002-06-17 | 日本電気株式会社 | 基準電圧発生装置および方法 |
| WO2000073870A1 (de) * | 1999-06-02 | 2000-12-07 | Micronas Munich Gmbh | Schaltungsanordnung mit integriertem schaltkreis und spannungsregelkreis |
| DE19950541A1 (de) * | 1999-10-20 | 2001-06-07 | Infineon Technologies Ag | Spannungsgenerator |
| JP4963144B2 (ja) * | 2000-06-22 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| FR2811090B1 (fr) * | 2000-06-28 | 2002-10-11 | St Microelectronics Sa | Integration d'un regulateur de tension |
| WO2002029893A1 (fr) * | 2000-10-03 | 2002-04-11 | Hitachi, Ltd | Dispositif à semi-conducteur |
| JP3786608B2 (ja) | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6753722B1 (en) * | 2003-01-30 | 2004-06-22 | Xilinx, Inc. | Method and apparatus for voltage regulation within an integrated circuit |
| US20040212421A1 (en) * | 2003-02-25 | 2004-10-28 | Junichi Naka | Standard voltage generation circuit |
| JP3768202B2 (ja) | 2003-05-13 | 2006-04-19 | 松下電器産業株式会社 | 半導体集積回路 |
| US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
| US6956429B1 (en) * | 2004-02-09 | 2005-10-18 | Fairchild Semiconductor Corporation | Low dropout regulator using gate modulated diode |
| JP4488800B2 (ja) | 2004-06-14 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4354360B2 (ja) * | 2004-07-26 | 2009-10-28 | Ｏｋｉセミコンダクタ株式会社 | 降圧電源装置 |
| JP3710468B1 (ja) | 2004-11-04 | 2005-10-26 | ローム株式会社 | 電源装置、及び携帯機器 |
| JP3710469B1 (ja) | 2004-11-04 | 2005-10-26 | ローム株式会社 | 電源装置、及び携帯機器 |
| JP3739006B1 (ja) | 2004-11-04 | 2006-01-25 | ローム株式会社 | 電源装置、及び携帯機器 |
| JP2008060444A (ja) | 2006-09-01 | 2008-03-13 | Seiko Epson Corp | 集積回路装置 |
| KR100795014B1 (ko) * | 2006-09-13 | 2008-01-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생기 |
| JP2008071462A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 半導体記憶装置 |
| JP5057757B2 (ja) * | 2006-11-30 | 2012-10-24 | 株式会社東芝 | 半導体集積回路 |
| US7692996B2 (en) | 2007-07-30 | 2010-04-06 | Micron Technology, Inc. | Method, system, and apparatus for voltage sensing and reporting |
| JP5466970B2 (ja) * | 2010-03-02 | 2014-04-09 | 株式会社メガチップス | 半導体集積回路 |
| JP5620718B2 (ja) * | 2010-06-07 | 2014-11-05 | スパンションエルエルシー | 電圧レギュレータを有する集積回路装置 |
| US8779827B2 (en) * | 2012-09-28 | 2014-07-15 | Power Integrations, Inc. | Detector circuit with low threshold voltage and high voltage input |
| KR102072407B1 (ko) * | 2013-05-03 | 2020-02-03 | 삼성전자 주식회사 | 메모리 장치 및 그 구동 방법 |
| JP5845328B2 (ja) * | 2014-09-19 | 2016-01-20 | スパンション エルエルシー | 電圧レギュレータを有する集積回路装置 |
| JP6603606B2 (ja) * | 2016-03-29 | 2019-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
| US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH04340112A (ja) * | 1991-01-16 | 1992-11-26 | Mitsutoyo Corp | ソーラーシステム用電圧レギュレータ |
| KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
| JPH0574140A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | 半導体メモリ回路 |
| JPH06140575A (ja) * | 1992-10-27 | 1994-05-20 | Hitachi Ltd | 半導体装置 |
| JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
| JPH0757472A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 半導体集積回路装置 |
| JP3239581B2 (ja) * | 1994-01-26 | 2001-12-17 | 富士通株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
| JPH08272461A (ja) * | 1995-03-30 | 1996-10-18 | Seiko Instr Inc | ボルテージ・レギュレータ |
| JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
-
1996
- 1996-11-19 JP JP08307894A patent/JP3080015B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-18 EP EP97120192A patent/EP0843247A3/en not_active Withdrawn
- 1997-11-18 KR KR1019970060869A patent/KR100292903B1/ko not_active IP Right Cessation
- 1997-11-19 US US08/974,156 patent/US5994950A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0843247A3 (en) | 1999-03-10 |
| KR100292903B1 (ko) | 2001-08-07 |
| US5994950A (en) | 1999-11-30 |
| JPH10150152A (ja) | 1998-06-02 |
| EP0843247A2 (en) | 1998-05-20 |
| KR19980042545A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080015B2 (ja) | レギュレータ内蔵半導体集積回路 | |
| US6064227A (en) | Output buffer circuit having low breakdown voltage | |
| US5243231A (en) | Supply independent bias source with start-up circuit | |
| USRE44229E1 (en) | Semiconductor integrated circuit device | |
| US7304458B2 (en) | Regulator circuit | |
| US5811993A (en) | Supply voltage independent bandgap based reference generator circuit for SOI/bulk CMOS technologies | |
| JP3138680B2 (ja) | 出力バッファ制御回路 | |
| US6600361B2 (en) | Semiconductor device | |
| US6806764B2 (en) | Reference voltage generation circuit | |
| JP4743938B2 (ja) | 半導体集積回路装置 | |
| JPH10173499A (ja) | 出力ドライバ回路及び半導体装置 | |
| US7129683B2 (en) | Voltage regulator with a current mirror for partial current decoupling | |
| JPH10301680A (ja) | プル・アップ回路及び半導体装置 | |
| US6496036B2 (en) | Input-output buffer circuit | |
| JPH0991047A (ja) | 内部降圧回路 | |
| US5854567A (en) | Low loss integrated circuit with reduced clock swing | |
| JPH0935484A (ja) | 半導体メモリ装置の電圧検出回路 | |
| JP4228683B2 (ja) | 半導体装置 | |
| JPH04341009A (ja) | 半導体集積回路装置 | |
| US5682116A (en) | Off chip driver having slew rate control and differential voltage protection circuitry | |
| JPH03283562A (ja) | 半導体集積回路装置 | |
| JPH0528768A (ja) | 半導体装置 | |
| JPH05276014A (ja) | 半導体集積回路 | |
| JPH0661841A (ja) | 半導体集積回路 | |
| JPH10154391A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140623 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |