KR100292903B1 - 레귤레이터내장반도체집적회로 - Google Patents

레귤레이터내장반도체집적회로 Download PDF

Info

Publication number
KR100292903B1
KR100292903B1 KR1019970060869A KR19970060869A KR100292903B1 KR 100292903 B1 KR100292903 B1 KR 100292903B1 KR 1019970060869 A KR1019970060869 A KR 1019970060869A KR 19970060869 A KR19970060869 A KR 19970060869A KR 100292903 B1 KR100292903 B1 KR 100292903B1
Authority
KR
South Korea
Prior art keywords
power supply
external power
regulator
connection terminal
voltage
Prior art date
Application number
KR1019970060869A
Other languages
English (en)
Other versions
KR19980042545A (ko
Inventor
오찌마사또시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980042545A publication Critical patent/KR19980042545A/ko
Application granted granted Critical
Publication of KR100292903B1 publication Critical patent/KR100292903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

반도체 집적회로는 내부회로, 제1 외부전원 연결단자, 레귤레이터, 외부 제어단자, 트랜지스터들, 제2 외부전원 연결단자를 포함한다. 상기 내부회로는 제1 및 제2 동작 모드들을 갖는다. 상기 내부회로는 상기 제1 및 제2 동작 모드들에서 다른 전원전압들에 의해 구동된다. 최소한 제1 동작 모드가 선택될 때, 외부 전원전압은 제1 외부전원 연결단자에 인가된다. 레귤레이터는 상기 제1 외부전원 연결단자로부터 공급된 외부 전원전압을 강하시키고, 이 강하된 전압을 상기 내부회로로 공급한다. 상기 외부 제어단자는 상기 제1 및 제2 동작 모드에 해당하는 온/오프 제어신호를 수신한다. 상기 트랜지스터들은 상기 외부 제어단자로부터 공급된 온/오프 제어신호에 근거한 인에이블/디스에이블 상태에서 레귤레이터를 설정한다. 상기 제2 동작 모드가 선택될때, 상기 제2 외부전원 연결단자는 외부 전원전압을 상기 내부회로로 공급한다.

Description

레귤레이터 내장 반도체 집적회로{REGULATOR BUILT-IN SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 외부 전원전압을 강하시켜 그 강하된 전압을 내부회로에 공급하는 내장 레귤레이터를 갖는 반도체 집적회로에 관한 것으로, 좀더 자세하게는, 저전압/저소비전류 모드와 고전압/고속동작 모드 모두로 사용할 수 있는 레귤레이터 내장 반도체 집적회로에 관한 것이다.
종래, 칩들이 다른 사용 조건들, 예컨데, 다른 전류 소비와 다른 동작속도를 갖는 경우에도, 동일한 기능을 갖는 반도체 집적회로에 다른 설계 사양을 갖는 다른 칩들을 제공하였다. 예컨대, 낮은 동작 속도를 갖고 저전류로 동작하는 반도체 집적회로는 외부 전원전압을 강하시켜, 그 강하된 전압을 내부회로에 공급하는 레귤레이터를 갖고 있다. 이와는 대조적으로, 고속 동작을 수행하도록 설계된 반도체 집적회로에서는, 그 내부회로를 외부 전원전압과 거의 동등한 전압으로 구동함으로써, 고속으로 동작시키고 있다.
이들 반도체 집적회로들이 공통적인 기능을 갖는 경우, 이들은 종종 반도체 집적회로로서 특정 기능을 수행하는 공통적인 내부회로를 갖고 있다.
이 경우, 다른 조건들, 즉, 다른 전류 소비들 및 다른 클록 주파수 하에서는, 1개의 반도체 집적회로를 다른 모드로 사용할 수 있다.
좀더 자세히 설명하면, 저전압/저소비전류 모드와 고전압/고속동작 모드의 모두에서 1개의 반도체 집적회로를 사용할 수 있게 되면, 다른 조건들에서 사용할 수 있는 반도체 집적회로를 동일한 마스크로 제조할 수 있다. 이는 제조 공정 뿐만 아니라 제조비용면에서 바람직하다. 사용 조건들이 다를 경우에도, 공통의 내부회로를 사용하기 때문에, 그 반도체 집적회로를 동작시키는데 공통 소프트웨어를 이용할 수 있다.
도 3 은 종래의 레귤레이터 내장 반도체 집적회로의 구성을 나타낸 것이다.
도 3 을 참조하면, 반도체 집적회로 (3) 는 데이터 I0∼Ip 의 데이터를 수신하고 O0∼Oq 의 데이터를 출력하는 내부회로 (34), 및 상기 내부회로 (34) 에 전원을 공급하는 레귤레이터 (32) 를 갖고 있다. 상기 레귤레이터 (32) 는 반도체 집적회로 (3) 에 내장되며, 외부전원 접속단자 (31) 에 공급되는 외부 전원전압 VDDM, 예컨대, 5 V를 2.8 V 로 강하시켜 그 강하된 전압을 내부전원 공급선 (33) 을 통해 내부회로 (34) 에 공급한다.
이에 의해 전류 소비를 감소시킨다.
이러한 구성에 의해, 반도체 집적회로 (3) 가 6-MHz 클록 주파수로 동작하게 되므로, 내부회로 (34) 의 전력 소비를 감소시킨다. 단자 (35) 는 레귤레이터 (32) 의 출력전압을 안정화시키기 위해 용량 (캐패시터) (36) 에 접속되는 접속 단자이다.
도 4 는 도 3 에 나타낸 레귤레이터 (32) 의 구성을 나타낸 것이다.
도 4 를 참조하면, 레귤레이터 (32) 는 기준전압 발생회로 (321), 비교기 (322), 출력제어 트랜지스터 (323), 및 출력 저항기 (324) 로 구성된다. 상기 기준전압 발생회로 (321) 는 기준전압을 발생시킨다. 상기 비교기 (322) 는 상기 기준전압을 상기 레귤레이터 (32) 의 출력전압과 비교하고, 상기 기준전압과 상기 레귤레이터 (32) 의 출력전압간의 차이에 대응하는 제어신호를 출력한다. 출력제어 트랜지스터 (323) 는 비교기 (322) 로부터의 제어신호 출력에 기초하여레귤레이터 (32) 의 출력을 제어한다. 출력 저항기 (324) 는 출력제어 트랜지스터 (323) 에 직렬로 접속된다.
상술한 구성을 갖는 레귤레이터 (32) 에서는, 비교기 (322) 가 출력전압을 기준전압과 비교한다.
출력전압과 기준전압간의 차(差)신호는, 상기 출력제어 트랜지스터 (323) 를 구동하여, 미리 결정된 전압을 내부전원 공급선 (33) 을 통해 내부회로 (34) 로 공급한다. 외부전압은 외부전원 접속단자 (31) 를 통해 기준전압 발생회로 (321) 와 비교기 (322) 로 공급한다.
그러나, 상술한 종래의 반도체 집적회로 (3) 에서는, 레귤레이터 (32) 에 의해 강하시킨 전압만을 내부전원 공급선 (33) 을 통해 내부회로 (34) 에 공급하기 때문에, 외부의 전원전압을 내부회로 (34) 에 공급할 수 없다. 예컨대, 외부 전원전압 5 V 를 내부회로 (34) 에 공급하여, 내부회로 (34) 를 12-MHz 클록 주파수로 고속 동작시킬 경우에도, 그 내장 레귤레이터 (32) 를 갖는 반도체 집적회로 (3) 를 더 높은 클록 주파수로 고속 동작할 것을 요구하는 응용분야에 이용할 수 없다.
이는, 또한, 레귤레이터 (32) 의 출력전압이 가변적이고 외부 전원전압이 레귤레이터 (32) 를 통해 외부전원 접속단자 (31) 에 공급하는 경우에도 적용된다. 좀더 자세히 설명하면, 전압 강하가 출력제어 트랜지스터 (323) 에서 발생하기 때문에, 5 V 의 외부 전원전압을 내부회로 (34) 에 직접 공급할 수 없다.
외부 전원전압을 외부전원 접속단자 (31) 로부터 내부회로 (34) 에 직접 공급하려는 경우에는, 외부전원 접속단자 (31) 로부터 내부전원 공급선 (33) 으로 연장하는 선상에 스위칭 트랜지스터를 배치하여야 한다. 이 경우, 스위칭 트랜지스터의 용량 (W) 은, 트랜지스터가 부하의 변동에 대처할 수 있는 전류 공급능력을 가질 수 있도록 충분히 커야 한다. 따라서, 큰 레이아웃 면적이 필요하게 되므로, 칩 사이즈가 커지게 된다.
본 발명의 목적은 칩 크기를 증가시킴이 없이 동일한 반도체 집적회로를 서로 다른 조건, 즉, 저전압/저소비전류 모드와 고전압/고속 동작 모드로 사용할 수 있는 레귤레이터 내장 반도체 집적회로를 제공하는데 있다.
본 발명에 따르면, 상기 목적을 달성하기 위해,
제 1 및 제 2 동작 모드들을 갖고 상기 제 1 및 제 2 동작 모드에서 다른 전원전압에 의해 구동되는 내부회로,
최소한 제 1 동작 모드가 선택되는 경우, 외부 전원전압이 공급되는 제 1 외부전원 접속단자,
상기 제 1 외부전원 접속단자로부터 공급된 외부 전원전압을 강하시켜, 그 강하된 전압을 상기 내부회로에 공급하는 레귤레이터,
상기 제 1 및 제 2 동작 모드에 해당하는 온/오프 제어신호를 수신하는 외부 제어단자,
상기 외부 제어단자로부터 공급된 온/오프 제어신호에 기초하여 상기 레귤레이터를 인에이블/디스에이블 상태로 설정하는 제어수단, 및
제2 동작 모드가 선택되는 경우, 외부 전원전압을 상기 내부회로에 직접 공급하는 제 2 외부전원 접속단자를 포함하는 반도체 집적회로를 제공한다.
도 1 은 본 발명의 실시예에 따른 반도체 집적회로의 블록도.
도 2 는 도 1 상의 레귤레이터를 자세히 나타내는 반도체 집적회로의 회로도.
도 3 은 종래의 레귤레이터 내장 반도체 집적회로의 회로도.
도 4 는 도 3 상의 반도체 집적회로의 레귤레이터의 블록도.
< 도면의 주요부분에 대한 부호의 설명 >
111 : 제1 외부전원 접속단자 112 : 레귤레이터
114 : 내부회로 115 : 제2 외부전원 접속단자
116 : 외부 제어단자 121 : 기준전압 발생회로
122 : 비교기 123 : 제1 출력제어 트랜지스터
124 : 출력 저항기 125, 126 : 제1 스위칭 수단
128 : 제2 스위칭 수단
이하, 본 발명을 첨부 도면들을 참조하여 상세히 설명한다.
도 1 은 본 발명의 실시예에 따른 반도체 집적회로의 블록도이다.
도 1 을 참조하면, 반도체 집적회로 (101) 는 데이터 I0∼Ip 의 데이터를 수신하고 O0∼Oq 의 데이터를 출력하는 내부회로 (114), 및 외부 전원전압을 강하시켜, 그 강하된 전압을 내부전원 공급선 (113) 을 통해 상기 내부회로 (114) 에 공급하는 레귤레이터 (112) 를 갖는다. 반도체 집적회로 (101) 는 온/오프 제어신호를 상기 레귤레이터 (112) 에 입력하는 외부 제어단자 (116), 및 2개의 외부전원 접속단자들 (111, 115) 을 추가로 갖는다.
상기 구성을 갖는 레귤레이터 내장 반도체 집적회로에서는, 온신호가 외부 제어단자 (116) 에 입력되는 경우, 상기 반도체 집적회로 (101) 가 6-MHz 클록 주파수로 동작한다. 오프신호가 외부 제어단자 (116) 에 입력되는 경우에는, 반도체 집적회로 (101) 는 12-MHz 클록 주파수로 고속 동작한다.
레귤레이터 (112) 는 외부 제어단자 (116) 에 입력된 온/오프신호 입력에 기초하여 조정 동작을 온/오프시키는 제어부 (이후에 설명됨) 를 갖는다. 레귤레이터 (112) 를 사용하는 경우, 즉, 저전압/저소비전류 모드로 사용하는 경우, 외부전원 접속단자 (111) 는 외부 전원전압을 상기 레귤레이터 (112) 에 공급하도록 기능한다.
외부전원 접속단자 (115) 는 레귤레이터 (112) 의 출력측에 접속되며, 고전압/고속동작 모드에서, 외부 전원전압 VDD (5V) 을 내부전원 공급선 (113) 을 통해 상기 내부회로 (114) 에 직접 공급한다. 상술한 단자이외의 다른 단자들, 예컨대, 클록신호 입력단자는 나타내지 않았다.
도 2 는 도 1 에 나타낸 레귤레이터 (112) 의 구성을 자세히 나타낸 반도체 집적회로의 일예를 나타낸 것이다.
도 2 를 참조하면, 레귤레이터 (112) 는 기준전압 발생회로 (121), 비교기 (122), 출력제어 트랜지스터 (Tr1) (123), 상술한 제어부로 기능하는 트랜지스터들 (Tr2∼Tr4) (125, 126, 128), 출력 저항기 (124), 및 인버터 (127) 를 갖는다. 기준전압 발생회로 (121) 는 기준전압을 발생시키는 제너 다이오우드를 포함한다. 비교기 (122) 는 상기 기준전압 발생회로 (121) 에 의해 발생된 기준전압과 상기 레귤레이터 (112) 의 출력전압과 비교하여, 그 출력전압의 변동에 대응하는 제어신호를 출력한다. 출력 저항기 (124) 는 트랜지스터 (123) 와 직렬로 접속된다. 인버터 (127) 는 트랜지스터 (128) 의 게이트에 접속된다.
트랜지스터 (123) 는 p-형 MOS 트랜지스터를 포함하며, 상기 비교기 (122) 로부터의 제어신호 출력에 기초하여 레귤레이터 (112) 의 출력 레벨을 제어한다. 비교기 (122) 는 레귤레이터 (112) 의 출력전압을 기준전압 발생회로 (121) 로부터의 기준전압 출력과 비교하며, 출력전압과 기준전압 사이의 차(差)를 나타내는 차신호로 트랜지스터 (123) 를 구동한다. 이러한 구성에 의해, 외부전원 접속단자 (111) 로부터 공급된 외부 전원전압 VDD (5V) 을 2,8 V 로 강하시켜, 내부전원 공급선 (113) 을 통해 내부회로 (114) 에 공급한다.
트랜지스터 (125, 126) 는 각각 인핸스먼트형 MOS 트랜지스터들을 포함하며, 그 게이트들은 외부 제어단자 (116) 로부터의 온/오프 제어신호 출력을 수신하고, 외부전원 접속단자 (111) 로부터 기준전압 발생회로 (121) 와 비교기 (122) 로 각각 연장하는 전원 공급선에 접속된다.
트랜지스터들 (125, 126) 는 스위칭 소자로서 기능하며, 외부 제어단자 (116) 를 통한 그 게이트들로의 온/오프 제어신호 입력에 따라, 기준전압 발생회로 (121) 와 비교기 (122) 로의 전원 공급을 각각 온/오프시킨다.
이러한 구성에 의해, "L" 레벨 신호를 ON 신호로서 외부 제어단자 (116) 에 공급하는 경우, 상기 2개의 트랜지스터 (125, 126) 가 온되어, 기준전압 발생회로 (121) 와 비교기 (122) 에 각각 전원을 공급하게 된다.
비교기 (122) 가 온, 즉, 인에이블 상태로 설정된다. 외부 제어단자 (116) 에 "H" 레벨 신호를 오프 신호로서 공급하는 경우에는, 2개의 트랜지스터 (125, 126) 는 둘다 오프되어 기준전압 발생회로 (121) 와 비교기 (122) 로 부터의 전원 공급을 각각 차단하게 된다. 그 결과, 레귤레이터 (112) 가 오프, 즉, 디스에이블 상태로 설정되게 된다.
트랜지스터 (128) 는 NMOS 트랜지스터를 포함하며, 그 게이트는 인버터 (127) 를 통해 외부 제어단자 (116) 로부터 공급된 온/오프 제어신호를 수신하고, 상기 레귤레이터 (112) 의 출력단에 트랜지스터 (123) 와 출력 저항기 (124) 로 이루어진 출력회로와 직렬로 접속된다.
이러한 구성에 의해, 온신호, 즉, "L" 레벨 신호를 외부 제어단자 (116) 에 입력하는 경우, 트랜지스터 (128) 가 온되어, 레귤레이터 (112) 의 출력회로를 이루게 된다.
오프신호, 즉, "H" 레벨 신호를 외부 제어단자 (116) 에 입력하는 경우에는, 트랜지스터 (128) 가 오프된다. 따라서, 레귤레이터 (112) 를 디스에이블 상태로 설정하기 위해, 외부 제어단자 (116) 로의 오프신호 입력에 의해 기준전압 발생회로 (121) 와 비교기 (122) 로의 전원 공급을 차단하는 경우, 트랜지스터 (128) 가 외부전원 접속단자 (111) 로부터 출력제어 트랜지스터 (123) (Tr1) 와 저항기 (R) (124) 를 통하여 레귤레이터 (112) 의 접지로의 전류 흐름을 차단한다.
이와 동시에, 트랜지스터 (128) 가, 또한, 외부전원 접속단자 (111) 로부터 내부전원 공급선 (113) 을 통하여 레귤레이터 (112) 의 접지로의 전류 흐름을 차단한다.
상술한 구성을 갖는 반도체 집적회로 (101) 는, 외부 제어단자 (116) 에 온/오프 제어신호를 입력하여 레귤레이터 (112) 를 선택적으로 인에이블/디스에이블 상태로 설정함으로써, 저전압/저소비전류 모드와 고전압/고속동작 모드의 모두로 사용할 수 있다.
이하, 이에 대해 상세히 설명하기로 한다.
반도체 집적회로 (101) 를 저전압/저소비전류 모드에서 사용하는 경우에는, 외부 제어단자 (116) 에 ON 신호를 입력하여, 레귤레이터 (112) 를 인에이블 상태로 설정한다. 그러면, 외부전원이 외부전원 접속단자 (111) 에 접속되게 된다. 레귤레이터 (112) 는 외부전원 접속단자 (111) 를 통하여 입력된 외부 전원전압 VDD (5V) 입력을 2.8 V 로 강하시켜 그 강하된 전압을 내부전원 공급선 (113) 을 통해 내부회로 (114) 에 공급한다. 이때, 내부회로 (114) 는 6-MHz 클록 주파수로 동작하게 되므로, 반도체 집적회로 (101) 에 의해 소비되는 전류가 감소하게 된다.
반도체 집적회로 (101) 를 고전압/고속동작 모드에서 사용하는 경우에는, 외부 제어단자 (116) 에 OFF 신호를 입력하여, 레귤레이터 (112) 를 디스에이블 상태로 설정한다. 그러면, 외부전원 공급이 외부전원 접속단자 (111, 115) 에 접속되게 된다. 외부전원 접속단자 (115) 로부터 내부전원 공급선 (113) 을 통해 내부회로 (114) 에 외부 전원전압 (VDD) 이 직접 공급되므로, 내부회로 (114) 가 12-MHz 클록 주파수의 속도로 동작하게 된다.
이때, 외부 전원전압이, 또한, 레귤레이터 (112) 에서 출력제어 트랜지스터 (123) 의 소오스와 드레인 사이의 전위차를 제거하기 위해 외부전원 접속단자 (111) 로도 공급하지만, 외부전원 접속단자 (115) 로부터 외부전원 접속단자 (111) 로 전류가 흐르지 않는다.
외부전원 접속단자 (115) 는 내부전원 공급선 (113), 즉, 레귤레이터 (112) 의 출력에 접속되게 된다.
그러므로, 상기 레귤레이터 (112) 의 출력전압을 안정화시키는 용량 (117) 을, 도 1 에 도시된 바와 같이, 외부전원 접속단자 (115) 에 접속할 수도 있다.좀더 자세히 설명하면, 외부전원 접속단자 (115) 도, 출력전압 안정화 용량을 접속하는 접속 단자로 사용할 수 있다.
이때, 외부전원 접속단자 (115) 는, 레귤레이터 (112) 를 인에이블 상태로 설정하는 저전압/저소비전류 모드 뿐만 아니라 레귤레이터 (112) 를 디스에이블 상태로 설정하는 고전압/고속동작 모드에서, 출력 안정화 용량 (117) 에 접속할 수도 있다. 이 경우, 출력 안정화 용량 (117) 은 외부전원과 접지 (GND) 사이의 바이패스 커패시터로 기능한다.
레귤레이터 (112) 의 스위칭 소자로서 배열된 트랜지스터 (125, 126, 128) 가 내부회로 (114) 에 어떠한 전류도 공급하지 않기 때문에, 큰 전력 용량 (W) 을 가질 필요가 없다. 그 결과, 큰 배선 면적을 요하지 않게 되므로, 반도체 집적회로 (101) 의 칩 크기가 증가하지 않게 된다.
이상의 설명에서는, 저전압/저소비전류 모드와 고전압/고속동작 모드에서의 클록 주파수를 각각 6 MHz 와 12 MHz 로 하였지만, 본 발명을 실시할 때에는 상기 클록 주파수는 상기 값에 한정되지 않는다.
또한, 레귤레이터 (112) 에 의해 내부회로 (114) 에 공급된 조정 전압을 2.8 V 로 설정하여 설명하였지만, 본 발명에 따른 반도체 집적회로 (101) 의 저전압/저소비전류 모드에서의 조정 전압은 이에 한정되지는 않는다.
이상 설명한 바와 같이, 본 발명에 따르면, 1개의 내장된 레귤레이터를 갖는 반도체 집적회로는 스위칭에 의해 다른 모드, 즉, 저전압/저소비전류 모드와고전압/고속동작 모드에서 사용할 수 있다. 따라서, 한 유형의 공통 반도체 집적회로를, 예컨대, 다른 동작 속도를 갖는 복수의 제품들에 사용할 수 있다.
사용 조건에 따라, 즉, 모드들에 따라, 다른 형태들의 집적회로들을 설계하고 제조할 필요가 없다.
이들 집적회로를 1개의 마스크로 제조할 수 있기 때문에, 레귤레이터 내장 반도체 집적회로의 제조 비용을 절감할 수 있다. 공통의 내부회로를 사용할 수 있기 때문에, 소프트웨어의 개발에 필요한 시간과 비용을 감소시킬 수 있다.
또한, 외부 전원전압을 내부회로에 직접 공급하기 위한 외부전원 접속단자를 출력전압 안정화 용량 접속단자로서 사용할 수 있다.
외부 제어단자를 제외하고는, 종래의 레귤레이터 내장 반도체 집적회로에 비해, 단자수가 증가하지 않는다.
레귤레이터를 온/오프시키는 제어수단으로 큰 전력 용량, 즉, 큰 W 을 갖는 트랜지스터를 요구하지 않기 때문에, 칩 크기를 증가시키지 않고 다른 동작 조건들에서 사용할 수 있는 레귤레이터 내장 반도체 집적회로를 제공할 수 있다.

Claims (13)

  1. 제 1 및 제 2 동작모드를 가지며, 상기 제 1 및 제 2 동작 모드에서 다른 전원전압에 의해 구동되어지는 내부회로 (114);
    외부 전원전압이 공급되는 제 1 외부전원 접속단자 (111);
    상기 제1 외부전원 접속단자로부터 공급된 외부 전원전압을 강하시켜, 그 강하된 전압을 상기 내부회로로 공급하는 레귤레이터 (112);
    상기 제 1 동작모드 및 제 2 동작모드에 대응하며 상기 레귤레이터를 선택적으로 인에이블 또는 디스에이블시키는 온/오프 제어신호를 수신하는 외부 제어단자 (116);
    상기 내부회로에 직접 접속되는 제 2 외부전원 접속단자 (115);
    상기 외부 제어단자로부터 인가된 온/오프 제어신호에 기초하여 상기 제 1 외부전원 접속단자와 레귤레이터에 선택적으로 접속하는 제 1 스위치 (125, 126); 및
    상기 외부 제어단자로부터 인가된 온/오프 제어신호에 기초하여 상기 레귤레이터의 출력단에 배치된 출력 저항을 기준전압에 선택적으로 접속하는 제 2 스위치를 포함하는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 제 2 외부전원 접속단자는 상기 레귤레이터의 출력에 접속되는 것을특징으로 하는 반도체 집적회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위치는 상기 외부 제어단자로부터 인가된 온/오프 제어신호가 오프 신호인 경우에 레귤레이터로부터 제 1 외부전원 접속단자를 단절하고,
    상기 제 2 스위치는 상기 외부 제어단자로부터 인가된 온/오프 제어신호가 오프 신호인 경우에 상기 제 2 외부전원 접속단자로부터 상기 레귤레이터로 전류가 흐르는 것을 차단하는 것을 특징으로 하는 반도체 집적회로.
  4. 제 1 항에 있어서,
    상기 레귤레이터는
    상기 제1 외부전원 접속단자로부터 공급된 상기 외부 전원전압으로부터 기준전압을 발생시키는 기준전압 발생회로 (121),
    상기 레귤레이터의 출력전압을 상기 기준전압 발생회로로부터의 기준전압 출력과 비교하고, 그 비교 결과에 따라 제어신호를 출력하는 비교기 (122),
    상기 비교기로부터의 제어신호 출력에 따라 상기 출력 저항기를 통해 흐르는 전류를 제어하는 제 1 출력제어 트랜지스터 (123) 를 포함하는 것을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 제 1 스위치는 PMOS 트랜지스터를 포함하고,
    상기 제 2 스위치는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  6. 제 1 항에 있어서,
    상기 제 1 동작 모드가 선택되는 경우, 상기 제 1 외부전원 접속단자와 제 2 외부전원 접속단자 모두에 외부 전원전압이 인가되는 것을 특징으로 하는 반도체 집적회로.
  7. 제 1 항에 있어서,
    제 1 동작 모드는 저전압/저소비전류 모드이고, 제 2 동작 모드는 고전압/고속동작 모드인 것을 특징으로 하는 반도체 집적회로.
  8. 제 1 항에 있어서,
    제 1 외부전원 전압은 약 5V 이고, 상기 레귤레이터는 상기 제 1 외부전원 전압을 약 2.8V 로 강하하는 것을 특징으로 하는 반도체 집적회로.
  9. 저전압/저전류 소비 모드에 대응하는 제 1 모드와 고전압/고전류 소비모드에 대응하는 제 2 모드로 동작가능한 내부회로;
    제 1 동작모드가 선택되는 경우, 외부전원 전압이 인가되는 제 1 외부전원접속단자;
    상기 제1 외부전원 접속단자로부터 인가된 외부 전원전압을 강하시켜, 그 강하된 전압을 상기 내부회로로 인가하는 레귤레이터;
    온/오프 제어신호를 수신하는 외부 제어단자;
    상기 외부 제어단자로부터 인가된 온/오프 제어신호에 기초하여 상기 제 1 외부전원 접속단자와 레귤레이터에 선택적으로 접속함으로써, 온/오프 제어신호가 상기 레귤레이터를 선택적으로 인에이블 및 디스에이블시키는 제 1 스위치;
    상기 외부 제어단자로부터 인가된 온/오프 제어신호에 기초하여 상기 레귤레이터의 출력단에 배치된 출력 저항을 기준전압에 선택적으로 접속하는 제 2 스위치;
    제 2 모드가 선택되는 경우 외부전원 전압이 인가되며, 이 외부전원 전압을 상기 내부회로로 직접 인가하는 제 2 외부전원 접속단자를 포함하는 것을 특징으로 하는 반도체 집적회로.
  10. 제 9 항에 있어서,
    상기 제 1 스위치는 제 1 외부전원 접속단자와 선택적으로 접속하며, 상기 외부 제어단자로부터 인가된 온/오프 제어신호가 오프 신호인 경우에 레귤레이터가 제 1 외부전원 접속단자를 단절하고,
    상기 제 2 스위치는 상기 외부 제어단자로부터 인가된 온/오프 제어신호가 오프 신호인 경우에 상기 제 2 외부전원 접속단자로부터 상기 레귤레이터로 전류가 흐르는 것을 차단하는 것을 특징으로 하는 반도체 집적회로.
  11. 제 9 항에 있어서,
    제 1 외부전원 접속단자로부터 인가된 제 1 외부전원 전압으로부터 기준신호를 발생하는 기준전압 발생회로;
    상기 레귤레이터의 출력 전압과 상기 기준전압 발생회로로부터 출력된 기준전압을 비교하여, 그 비교 결과에 따라 제어신호를 출력하는 비교기; 및
    상기 비교기로부터 출력된 제어신호에 따라서, 출력저항을 통하여 전류가 흐르는 전류를 제어하는 출력 제어 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  12. 제 9 항에 있어서,
    제 1 스위치는 제 1 외부전원 접속단자에 선택적으로 접속하며, 상기 레귤레이터는 PMOS 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 집적회로.
  13. 제 9 항에 있어서,
    제 2 동작모드가 선택되는 경우, 상기 제 1 외부전원 접속단자와 제 2 외부전원 접속단자 모두에 외부전원 전압이 인가되는 것을 특징으로 하는 반도체 집적회로.
KR1019970060869A 1996-11-19 1997-11-18 레귤레이터내장반도체집적회로 KR100292903B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-307894 1996-11-19
JP08307894A JP3080015B2 (ja) 1996-11-19 1996-11-19 レギュレータ内蔵半導体集積回路

Publications (2)

Publication Number Publication Date
KR19980042545A KR19980042545A (ko) 1998-08-17
KR100292903B1 true KR100292903B1 (ko) 2001-08-07

Family

ID=17974454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060869A KR100292903B1 (ko) 1996-11-19 1997-11-18 레귤레이터내장반도체집적회로

Country Status (4)

Country Link
US (1) US5994950A (ko)
EP (1) EP0843247A3 (ko)
JP (1) JP3080015B2 (ko)
KR (1) KR100292903B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
JP3293584B2 (ja) * 1999-03-02 2002-06-17 日本電気株式会社 基準電圧発生装置および方法
EP1518155A1 (de) * 1999-06-02 2005-03-30 Micronas Munich GmbH Schaltungsanordnung mit integriertem schaltkreis und spannungsregelkreis
DE19950541A1 (de) * 1999-10-20 2001-06-07 Infineon Technologies Ag Spannungsgenerator
JP4963144B2 (ja) 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
FR2811090B1 (fr) * 2000-06-28 2002-10-11 St Microelectronics Sa Integration d'un regulateur de tension
JPWO2002029893A1 (ja) * 2000-10-03 2004-02-19 株式会社ルネサステクノロジ 半導体装置
JP3786608B2 (ja) * 2002-01-28 2006-06-14 株式会社ルネサステクノロジ 半導体集積回路装置
US6753722B1 (en) 2003-01-30 2004-06-22 Xilinx, Inc. Method and apparatus for voltage regulation within an integrated circuit
US20040212421A1 (en) * 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit
JP3768202B2 (ja) * 2003-05-13 2006-04-19 松下電器産業株式会社 半導体集積回路
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
US6956429B1 (en) * 2004-02-09 2005-10-18 Fairchild Semiconductor Corporation Low dropout regulator using gate modulated diode
JP4488800B2 (ja) 2004-06-14 2010-06-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP4354360B2 (ja) * 2004-07-26 2009-10-28 Ｏｋｉセミコンダクタ株式会社 降圧電源装置
JP3710469B1 (ja) 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP3739006B1 (ja) * 2004-11-04 2006-01-25 ローム株式会社 電源装置、及び携帯機器
JP3710468B1 (ja) 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP2008060444A (ja) 2006-09-01 2008-03-13 Seiko Epson Corp 集積回路装置
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
JP2008071462A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 半導体記憶装置
JP5057757B2 (ja) * 2006-11-30 2012-10-24 株式会社東芝 半導体集積回路
US7692996B2 (en) 2007-07-30 2010-04-06 Micron Technology, Inc. Method, system, and apparatus for voltage sensing and reporting
JP5466970B2 (ja) * 2010-03-02 2014-04-09 株式会社メガチップス 半導体集積回路
JP5620718B2 (ja) * 2010-06-07 2014-11-05 スパンションエルエルシー 電圧レギュレータを有する集積回路装置
US8779827B2 (en) * 2012-09-28 2014-07-15 Power Integrations, Inc. Detector circuit with low threshold voltage and high voltage input
KR102072407B1 (ko) * 2013-05-03 2020-02-03 삼성전자 주식회사 메모리 장치 및 그 구동 방법
JP5845328B2 (ja) * 2014-09-19 2016-01-20 スパンション エルエルシー 電圧レギュレータを有する集積回路装置
JP6603606B2 (ja) * 2016-03-29 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置
JP7153458B2 (ja) * 2018-03-26 2022-10-14 ラピスセミコンダクタ株式会社 半導体装置及び電子機器
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
JPH04340112A (ja) * 1991-01-16 1992-11-26 Mitsutoyo Corp ソーラーシステム用電圧レギュレータ
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH0574140A (ja) * 1991-09-17 1993-03-26 Nec Corp 半導体メモリ回路
JPH06140575A (ja) * 1992-10-27 1994-05-20 Hitachi Ltd 半導体装置
JP2925422B2 (ja) * 1993-03-12 1999-07-28 株式会社東芝 半導体集積回路
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
JP3239581B2 (ja) * 1994-01-26 2001-12-17 富士通株式会社 半導体集積回路の製造方法及び半導体集積回路
JPH08272461A (ja) * 1995-03-30 1996-10-18 Seiko Instr Inc ボルテージ・レギュレータ
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH10150152A (ja) 1998-06-02
US5994950A (en) 1999-11-30
EP0843247A3 (en) 1999-03-10
KR19980042545A (ko) 1998-08-17
JP3080015B2 (ja) 2000-08-21
EP0843247A2 (en) 1998-05-20

Similar Documents

Publication Publication Date Title
KR100292903B1 (ko) 레귤레이터내장반도체집적회로
US7414330B2 (en) Power switch device
US6236194B1 (en) Constant voltage power supply with normal and standby modes
US7705657B2 (en) Backflow preventing circuit capable of preventing reverse current efficiently
US7492215B2 (en) Power managing apparatus
US6570367B2 (en) Voltage generator with standby operating mode
EP1469603B1 (en) Slew rate controlled output buffer circuit
US20080054725A1 (en) Power supply apparatus
US5986489A (en) Slew rate control circuit for an integrated circuit
US6160430A (en) Powerup sequence artificial voltage supply circuit
US7304458B2 (en) Regulator circuit
US6515522B2 (en) Drive circuit of capacitive load and integrated circuit for driving capacitive load
KR0161308B1 (ko) 전원 접속 회로 및 전원선용 스위치 집적 회로
US6084385A (en) System and method for multi-mode low power voltage regulator
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
EP0642222B1 (en) Low power-consumption clock pulse generator with two clock sources selectively available
US6806757B2 (en) Level shift circuit
US6496036B2 (en) Input-output buffer circuit
JP4290554B2 (ja) 改良された制御回路を備える出力ドライバ
US6512698B2 (en) Semiconductor device
US6268759B1 (en) Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch
US6459329B1 (en) Power supply auxiliary circuit
US6081149A (en) Electronic circuit with a clock switch
KR100513393B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR100451495B1 (ko) 대기전류감소회로를갖는반도체집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee