JPH098632A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH098632A JPH098632A JP7157378A JP15737895A JPH098632A JP H098632 A JPH098632 A JP H098632A JP 7157378 A JP7157378 A JP 7157378A JP 15737895 A JP15737895 A JP 15737895A JP H098632 A JPH098632 A JP H098632A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- circuit
- semiconductor integrated
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 動作電圧の異なる半導体集積回路を搭載した
アプリケーションセットのレギュレータおよびレベルシ
フタを削減することができるようにする。 【構成】 データ処理を行なう為の内部回路１００を備
えた半導体集積回路において外部入力電源より低い電圧
を得るレギュレータ４０７と前記レギュレータ４０７の
出力を半導体集積回路外部へ出力するレギュレータ出力
端子および前記内部回路１００から出力されたデータ信
号を半導体集積回路外部に出力する際、前記外部入力電
源の電圧レベルにするか、前記レギュレータ出力の電圧
レベルにするかを選択する出力レベル選択回路１０９を
設けている。
アプリケーションセットのレギュレータおよびレベルシ
フタを削減することができるようにする。 【構成】 データ処理を行なう為の内部回路１００を備
えた半導体集積回路において外部入力電源より低い電圧
を得るレギュレータ４０７と前記レギュレータ４０７の
出力を半導体集積回路外部へ出力するレギュレータ出力
端子および前記内部回路１００から出力されたデータ信
号を半導体集積回路外部に出力する際、前記外部入力電
源の電圧レベルにするか、前記レギュレータ出力の電圧
レベルにするかを選択する出力レベル選択回路１０９を
設けている。
Description
【０００１】
【産業上の利用分野】本発明は、外部から供給された電
源電圧をチップ内部で降圧して使用する半導体集積回路
に関するものである。
源電圧をチップ内部で降圧して使用する半導体集積回路
に関するものである。
【０００２】
【従来の技術】半導体集積回路（ＩＣ）の微細化および
低消費電力化が進み、これに伴って内部回路の動作電源
が低電圧化（例えば５ボルト動作から３ボルト動作）し
てきた。このような低電圧駆動の集積回路としては、２
つのタイプがある。その１つは、チップの外部電源端子
には５Ｖを受けこれをチップ内蔵の降圧回路で３Ｖに落
し、この３Ｖを使用してチップ内の内部回路を動作させ
るものである。この種のチップは一般に、内部回路は３
Ｖで駆動されるが信号の出力レベルは５Ｖ系で出力する
ように設計されている。２つ目は、最初から３Ｖの外部
電源を受けこれを直接使用して内部回路を駆動し、３Ｖ
出力を出すものである。
低消費電力化が進み、これに伴って内部回路の動作電源
が低電圧化（例えば５ボルト動作から３ボルト動作）し
てきた。このような低電圧駆動の集積回路としては、２
つのタイプがある。その１つは、チップの外部電源端子
には５Ｖを受けこれをチップ内蔵の降圧回路で３Ｖに落
し、この３Ｖを使用してチップ内の内部回路を動作させ
るものである。この種のチップは一般に、内部回路は３
Ｖで駆動されるが信号の出力レベルは５Ｖ系で出力する
ように設計されている。２つ目は、最初から３Ｖの外部
電源を受けこれを直接使用して内部回路を駆動し、３Ｖ
出力を出すものである。
【０００３】前者のタイプのマイコンの１例が特開平４
−２８４５２２号公報に記載されており、それを図４に
示す。外部電源入力端子４０１に印加された５Ｖ電圧
は、電圧レギュレータ７で３Ｖの内部電源として降圧さ
れ、内部回路４０４に供給される。簡単のために、ＣＰ
Ｕやメモリおよび周辺回路を内部回路として表した。内
部回路で処理された３Ｖ出力データは、一旦電圧レベル
シフタ４０８に入力されて外部電源電圧と同じレベルに
変換され、更に出力バッファを通して外部に送出され
る。図４においては、発振回路４０２は５Ｖで駆動され
ているが、３Ｖで正常に発振する回路で有れば内部電源
で駆動しても良い。
−２８４５２２号公報に記載されており、それを図４に
示す。外部電源入力端子４０１に印加された５Ｖ電圧
は、電圧レギュレータ７で３Ｖの内部電源として降圧さ
れ、内部回路４０４に供給される。簡単のために、ＣＰ
Ｕやメモリおよび周辺回路を内部回路として表した。内
部回路で処理された３Ｖ出力データは、一旦電圧レベル
シフタ４０８に入力されて外部電源電圧と同じレベルに
変換され、更に出力バッファを通して外部に送出され
る。図４においては、発振回路４０２は５Ｖで駆動され
ているが、３Ｖで正常に発振する回路で有れば内部電源
で駆動しても良い。
【０００４】以降、５Ｖ電源を印加され内部回路も５Ｖ
で動き出力も５Ｖレベルのものを５ボルトＩＣと呼び、
印加された５Ｖ電源を内部降圧して内部回路は３Ｖで動
き出力は５Ｖレベルのものをレギュレータ内蔵ＩＣと呼
び、３Ｖ電源を受け内部回路も３Ｖで動作し出力レベル
も３Ｖのものを３ボルトＩＣと呼ぶことにする。
で動き出力も５Ｖレベルのものを５ボルトＩＣと呼び、
印加された５Ｖ電源を内部降圧して内部回路は３Ｖで動
き出力は５Ｖレベルのものをレギュレータ内蔵ＩＣと呼
び、３Ｖ電源を受け内部回路も３Ｖで動作し出力レベル
も３Ｖのものを３ボルトＩＣと呼ぶことにする。
【０００５】
【発明が解決しようとする課題】年々、システムの低消
費電力化の要求が高まってきている。従って、電力消費
を下げるために、システム全体を低電圧の３ボルトＩＣ
のみを使用して組めれば非常に大きな効果がでる。とこ
ろが、システム構築に必要なＩＣの全てが３ボルト製品
ファミリーで揃っていないのが現状である。そこで、３
Ｖ，５Ｖおよびレギュレータ内蔵ＩＣのファミリーの中
からシステム構築に必要な機能を持ったＩＣを選んで、
これらを混在させてシステムを組んでいるのが現状であ
る。その形態の１例を図５に示す。図において、システ
ムボード全体には５Ｖ電源５０６を供給し、電圧レギュ
レータ５０１を備えてこれにより３ボルトＩＣに電源を
供給している。また、図４に示したレギュレータ内蔵Ｉ
Ｃ５０３からの５Ｖ出力５１０はレベルシフタ５０５を
介して３ボルト信号５１１に変換して３ボルトＩＣに入
力している。尚、５ボルトＩＣへの出力５０９はそのま
ま５０４に入力される。このようなシステムにより、シ
ステムの低消費電力化を行っているが、各ＩＣの動作電
源の違いや出力レベルの違いから、電圧レギュレータ５
０１やレベルシフタ５０５をシステムボード上に組む必
要がありシステムの小型化ができず、また、多数の部品
を必要とすることからコスト削減において限界がある。
費電力化の要求が高まってきている。従って、電力消費
を下げるために、システム全体を低電圧の３ボルトＩＣ
のみを使用して組めれば非常に大きな効果がでる。とこ
ろが、システム構築に必要なＩＣの全てが３ボルト製品
ファミリーで揃っていないのが現状である。そこで、３
Ｖ，５Ｖおよびレギュレータ内蔵ＩＣのファミリーの中
からシステム構築に必要な機能を持ったＩＣを選んで、
これらを混在させてシステムを組んでいるのが現状であ
る。その形態の１例を図５に示す。図において、システ
ムボード全体には５Ｖ電源５０６を供給し、電圧レギュ
レータ５０１を備えてこれにより３ボルトＩＣに電源を
供給している。また、図４に示したレギュレータ内蔵Ｉ
Ｃ５０３からの５Ｖ出力５１０はレベルシフタ５０５を
介して３ボルト信号５１１に変換して３ボルトＩＣに入
力している。尚、５ボルトＩＣへの出力５０９はそのま
ま５０４に入力される。このようなシステムにより、シ
ステムの低消費電力化を行っているが、各ＩＣの動作電
源の違いや出力レベルの違いから、電圧レギュレータ５
０１やレベルシフタ５０５をシステムボード上に組む必
要がありシステムの小型化ができず、また、多数の部品
を必要とすることからコスト削減において限界がある。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、外部電源端子に印加された外部電源電圧を降圧して
内部電源電圧を造る電圧レギュレータと、前記内部電源
電圧によって駆動される内部回路とを備えた半導体集積
回路において、前記内部回路から出力された信号を前記
半導体集積回路の外部に出力するに際し、その信号レベ
ルを前記内部電源電圧レベルで出力するか前記外部電源
電圧レベルで出力するかを選択する出力レベル選択回路
と、前記内部電源電圧を前記半導体集積回路の外部に出
力する端子とを更に有するものである。
は、外部電源端子に印加された外部電源電圧を降圧して
内部電源電圧を造る電圧レギュレータと、前記内部電源
電圧によって駆動される内部回路とを備えた半導体集積
回路において、前記内部回路から出力された信号を前記
半導体集積回路の外部に出力するに際し、その信号レベ
ルを前記内部電源電圧レベルで出力するか前記外部電源
電圧レベルで出力するかを選択する出力レベル選択回路
と、前記内部電源電圧を前記半導体集積回路の外部に出
力する端子とを更に有するものである。
【０００７】
【実施例】図１は、本発明のレギュレータ内蔵ＩＣの一
実施例を示すブロック図である。図１において、従来と
同じ部分は図４と同じ番号を使用している。１０１は外
部電源入力端子、４０２は発信器、４０３は４０２から
出力された基準信号に基づいてシステムクロックを作る
クロック回路、１００はＣＰＵやメモリおよび周辺回路
を含む内部回路、１０９は内部回路で処理した３Ｖ出力
のデータ１０５を３Ｖで出すか５Ｖで出すかを選択し、
５Ｖ出力の場合はそれを電圧レベルシフタ４０８に伝
え、３Ｖ出力の時は３Ｖ出力バッファ１０２に伝える出
力レベル選択回路、１１０は電圧レベルシフタ４０８で
５Ｖに変換された信号１１１を受けて入出力端子１２０
に５Ｖレベルの信号を伝える５ボルト出力バッファ、１
０２は３Ｖ出力時に出力レベル選択回路から送られてく
る信号１０６を入出力端子１２０に伝える３Ｖ出力バッ
ファ、１０３は入出力端子１２０に入力信号１１３が印
加された時にそれを内部回路１００に伝えるスイッチの
役目を果す入力回路である。
実施例を示すブロック図である。図１において、従来と
同じ部分は図４と同じ番号を使用している。１０１は外
部電源入力端子、４０２は発信器、４０３は４０２から
出力された基準信号に基づいてシステムクロックを作る
クロック回路、１００はＣＰＵやメモリおよび周辺回路
を含む内部回路、１０９は内部回路で処理した３Ｖ出力
のデータ１０５を３Ｖで出すか５Ｖで出すかを選択し、
５Ｖ出力の場合はそれを電圧レベルシフタ４０８に伝
え、３Ｖ出力の時は３Ｖ出力バッファ１０２に伝える出
力レベル選択回路、１１０は電圧レベルシフタ４０８で
５Ｖに変換された信号１１１を受けて入出力端子１２０
に５Ｖレベルの信号を伝える５ボルト出力バッファ、１
０２は３Ｖ出力時に出力レベル選択回路から送られてく
る信号１０６を入出力端子１２０に伝える３Ｖ出力バッ
ファ、１０３は入出力端子１２０に入力信号１１３が印
加された時にそれを内部回路１００に伝えるスイッチの
役目を果す入力回路である。
【０００８】電圧レギュレータ４０７の降圧出力は電源
線１２１を介して内部回路、出力レベル選択回路、入力
回路およびレギュレータ出力端子１３０に伝えられる。
尚、本実施例では発信器およびクロック回路の電源を外
部電源端子より直接供給しているが、レギュレータ４０
７の出力を使用しても良いことは従来と同様である。
線１２１を介して内部回路、出力レベル選択回路、入力
回路およびレギュレータ出力端子１３０に伝えられる。
尚、本実施例では発信器およびクロック回路の電源を外
部電源端子より直接供給しているが、レギュレータ４０
７の出力を使用しても良いことは従来と同様である。
【０００９】ここで、制御信号１０７は内部回路の処理
データを３Ｖで出力するか５Ｖで出力するかを出力レベ
ル選択回路に指示する制御信号であり、ハイレベルのと
きは２６を出力し、ロウレベルのときは２４を出力す
る。
データを３Ｖで出力するか５Ｖで出力するかを出力レベ
ル選択回路に指示する制御信号であり、ハイレベルのと
きは２６を出力し、ロウレベルのときは２４を出力す
る。
【００１０】この制御信号１０７は、ＩＣ製造段階でマ
スクオプションによって、最初からハイまたはロウのい
づれかに固定して置いても良いし、またユーザプログラ
ムの命令によって制御レジスタをソフト的に切換えても
良い。また、５Ｖ出力バッファ、３Ｖ出力バッファおよ
び入力回路は、通常のマイコンが備えている入出力切換
え信号１１４によって制御され、例えば１１４がハイの
ときは入力回路が活性化され、ロウのときは出力バッフ
ァが活性化される。尚、これら出力バッファや入力回路
は既存のものを使用すれば良い。
スクオプションによって、最初からハイまたはロウのい
づれかに固定して置いても良いし、またユーザプログラ
ムの命令によって制御レジスタをソフト的に切換えても
良い。また、５Ｖ出力バッファ、３Ｖ出力バッファおよ
び入力回路は、通常のマイコンが備えている入出力切換
え信号１１４によって制御され、例えば１１４がハイの
ときは入力回路が活性化され、ロウのときは出力バッフ
ァが活性化される。尚、これら出力バッファや入力回路
は既存のものを使用すれば良い。
【００１１】次に、出力レベル選択回路１０９の一実施
例を図２に示す。図２中の破線で囲む部分が出力レベル
選択回路である。制御信号がハイの時は内部回路の出力
データを３Ｖ出力バッファに伝え、ロウの時は電圧レベ
ルシフタに伝える。
例を図２に示す。図２中の破線で囲む部分が出力レベル
選択回路である。制御信号がハイの時は内部回路の出力
データを３Ｖ出力バッファに伝え、ロウの時は電圧レベ
ルシフタに伝える。
【００１２】次に、上述した本発明のレギュレータ内蔵
ＩＣを搭載した場合のシステム構成例を図３に示す。こ
こで、３０２は３ボルトＩＣ、３０３は本発明のレギュ
レータ内蔵ＩＣ、３０４は５ボルトＩＣである。３０２
と３０４は従来と同様のものである。３ボルトＩＣの外
部電源端子には、ＩＣ３０３の電圧レギュレータの出力
３０５が直接供給される。また、ＩＣ３０３はＩＣ３０
２およびＩＣ３０４に３ボルトの信号３０１，３０２を
出力する。
ＩＣを搭載した場合のシステム構成例を図３に示す。こ
こで、３０２は３ボルトＩＣ、３０３は本発明のレギュ
レータ内蔵ＩＣ、３０４は５ボルトＩＣである。３０２
と３０４は従来と同様のものである。３ボルトＩＣの外
部電源端子には、ＩＣ３０３の電圧レギュレータの出力
３０５が直接供給される。また、ＩＣ３０３はＩＣ３０
２およびＩＣ３０４に３ボルトの信号３０１，３０２を
出力する。
【００１３】上述した実施例では、５Ｖの外部電源を３
Ｖに降圧する場合について述べたが、外部電源を内部で
降圧して使用するものであれば、その電源値自体は何ボ
ルトであっても良いことは明らかである。
Ｖに降圧する場合について述べたが、外部電源を内部で
降圧して使用するものであれば、その電源値自体は何ボ
ルトであっても良いことは明らかである。
【００１４】
【発明の効果】以上説明したように本発明は、レギュレ
ータ内蔵半導体集積回路内部のレギュレータ出力をアプ
リケーションセット上に出力することで、３Ｖ動作半導
体集積回路の電源として利用できアプリケーション上の
３端子レギュレータを削減できる。
ータ内蔵半導体集積回路内部のレギュレータ出力をアプ
リケーションセット上に出力することで、３Ｖ動作半導
体集積回路の電源として利用できアプリケーション上の
３端子レギュレータを削減できる。
【００１５】また、出力レベルをレギュレータ出力レベ
ルもしくは入力電源電圧レベルにするかを選択可能にす
ることで３Ｖ動作半導体集積回路とのインターフェース
時にはレギュレータ出力レベルのデータ信号を出力し、
５Ｖ動作半導体集積回路とのインターフェース時には入
力電源電圧レベルのデータ信号を出力することによって
従来のレギュレータ内蔵半導体集積回路では必要だった
アプリケーション上のレベルシフタを削減することがで
きる。
ルもしくは入力電源電圧レベルにするかを選択可能にす
ることで３Ｖ動作半導体集積回路とのインターフェース
時にはレギュレータ出力レベルのデータ信号を出力し、
５Ｖ動作半導体集積回路とのインターフェース時には入
力電源電圧レベルのデータ信号を出力することによって
従来のレギュレータ内蔵半導体集積回路では必要だった
アプリケーション上のレベルシフタを削減することがで
きる。
【図１】本発明の一実施例のブロック図である。
【図２】この実施例における出力レベル選択回路の回路
図である。
図である。
【図３】本発明の半導体集積回路を搭載した場合のアプ
リケーションセット例である。
リケーションセット例である。
【図４】従来のレギュレータ内蔵半導体集積回路のブロ
ック図である。
ック図である。
【図５】従来のレギュレータ内蔵半導体集積回路を搭載
した場合のアプリケーションセット例である。
した場合のアプリケーションセット例である。
１００ 内部回路 １０２ 低電圧出力バッファ １０３ 入力回路 １０５ 内部回路の出力信号 １０７ 制御信号 １０９ 出力レベル選択回路 １１０ 出力バッファ １１４ 入出力切換え信号 １２１ 内部電源線 １３０ レギュレータ出力端子
Claims (4)
- 【請求項１】 外部電源端子に印加された外部電源電圧
を降圧して内部電源電圧を造る電圧レギュレータと、前
記内部電源電圧によって駆動される内部回路とを備えた
半導体集積回路において、前記内部回路から出力された
信号を前記半導体集積回路の外部に出力するに際し、そ
の信号レベルを前記内部電源電圧レベルで出力するか前
記外部電源電圧レベルで出力するかを選択する出力レベ
ル選択回路と、前記内部電源電圧を前記半導体集積回路
の外部に出力する端子とを更に有していることを特徴と
する半導体集積回路。 - 【請求項２】 前記請求項１記載の半導体集積回路にお
いて、前記出力レベル選択回路に前記信号レベルを前記
内部電源電圧レベルで出力するか前記外部電源電圧レベ
ルで出力するかを選択させる制御信号は予めマスクオプ
ションによって決められていることを特徴とする半導体
集積回路。 - 【請求項３】 前記請求項１記載の半導体集積回路にお
いて、前記出力レベル選択回路に前記信号レベルを前記
内部電源電圧レベルで出力するか前記外部電源電圧レベ
ルで出力するかを選択させる制御信号はユーザプログラ
ムの命令によって切換えられることを特徴とする半導体
集積回路。 - 【請求項４】 前記請求項１記載の半導体集積回路にお
いて、前記出力レベル選択回路は前記内部電源電圧によ
って駆動されることを特徴とする半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157378A JPH098632A (ja) | 1995-06-23 | 1995-06-23 | 半導体集積回路 |
| KR1019960023165A KR100210551B1 (ko) | 1995-06-23 | 1996-06-24 | 출력 전압 레벨 선택회로를 구비한 반도체 집적시스템 |
| US08/669,181 US5712586A (en) | 1995-06-23 | 1996-06-24 | Semiconductor integrated system comprising an output voltage level-selecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157378A JPH098632A (ja) | 1995-06-23 | 1995-06-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098632A true JPH098632A (ja) | 1997-01-10 |
Family
ID=15648352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7157378A Pending JPH098632A (ja) | 1995-06-23 | 1995-06-23 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5712586A (ja) |
| JP (1) | JPH098632A (ja) |
| KR (1) | KR100210551B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994950A (en) * | 1996-11-19 | 1999-11-30 | Nec Corporation | Regulator built-in semiconductor integrated circuit |
| JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
| US6777997B2 (en) | 2002-01-18 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit and a burn-in method thereof |
| JP2008204271A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 多電源制御方法及び半導体集積回路 |
| JP2011211512A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Holdings Co Ltd | 電子回路 |
| JP2012104195A (ja) * | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| KR101163533B1 (ko) * | 2008-12-17 | 2012-07-09 | 충북대학교 산학협력단 | 강압 변환 시스템 및 그것의 강압 변환 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939923A (en) * | 1995-12-27 | 1999-08-17 | Texas Instruments Incorporated | Selectable low power signal line and method of operation |
| US6147511A (en) * | 1996-05-28 | 2000-11-14 | Altera Corporation | Overvoltage-tolerant interface for integrated circuits |
| US5852375A (en) * | 1997-02-07 | 1998-12-22 | Silicon Systems Research Limited | 5v tolerant I/O circuit |
| JP3552500B2 (ja) * | 1997-11-12 | 2004-08-11 | セイコーエプソン株式会社 | 論理振幅レベル変換回路，液晶装置及び電子機器 |
| US6400189B2 (en) * | 1999-12-14 | 2002-06-04 | Intel Corporation | Buffer circuit |
| JP4608063B2 (ja) * | 2000-08-28 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 出力インターフェース回路 |
| US6479974B2 (en) * | 2000-12-28 | 2002-11-12 | International Business Machines Corporation | Stacked voltage rails for low-voltage DC distribution |
| US6812739B2 (en) * | 2002-09-26 | 2004-11-02 | International Business Machines Corporation | Method of transparently reducing power consumption of a high-speed communication link |
| JP3989358B2 (ja) * | 2002-11-13 | 2007-10-10 | 株式会社日立製作所 | 半導体集積回路装置および電子システム |
| US7133945B2 (en) * | 2004-09-15 | 2006-11-07 | Rambus Inc. | Scalable I/O signaling topology using source-calibrated reference voltages |
| WO2007134132A2 (en) * | 2006-05-12 | 2007-11-22 | Genentech, Inc. | Compositions and methods for the diagnosis and treatment of bladder and urinary tract tumors |
| TWI374611B (en) * | 2009-04-03 | 2012-10-11 | Univ Nat Sun Yat Sen | I/o buffer with twice supply voltage tolerance using normal supply voltage devices |
| JP5473986B2 (ja) | 2011-05-27 | 2014-04-16 | 株式会社日立製作所 | ドライバ集積化回路 |
| JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
| US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840944B2 (ja) * | 1979-08-01 | 1983-09-08 | 三井東圧化学株式会社 | 新規な２，２′−ビス（４−クミルフエノ−ル）誘導体 |
| JPH04284522A (ja) * | 1991-03-14 | 1992-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH06112802A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 出力バッファ回路 |
| JPH07111449A (ja) * | 1993-10-14 | 1995-04-25 | Toshiba Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493244A (en) * | 1994-01-13 | 1996-02-20 | Atmel Corporation | Breakdown protection circuit using high voltage detection |
| US5534801A (en) * | 1994-01-24 | 1996-07-09 | Advanced Micro Devices, Inc. | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation |
| US5583454A (en) * | 1995-12-01 | 1996-12-10 | Advanced Micro Devices, Inc. | Programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pullup/pulldown function |
-
1995
- 1995-06-23 JP JP7157378A patent/JPH098632A/ja active Pending
-
1996
- 1996-06-24 KR KR1019960023165A patent/KR100210551B1/ko not_active IP Right Cessation
- 1996-06-24 US US08/669,181 patent/US5712586A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840944B2 (ja) * | 1979-08-01 | 1983-09-08 | 三井東圧化学株式会社 | 新規な２，２′−ビス（４−クミルフエノ−ル）誘導体 |
| JPH04284522A (ja) * | 1991-03-14 | 1992-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH06112802A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 出力バッファ回路 |
| JPH07111449A (ja) * | 1993-10-14 | 1995-04-25 | Toshiba Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994950A (en) * | 1996-11-19 | 1999-11-30 | Nec Corporation | Regulator built-in semiconductor integrated circuit |
| JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
| US6777997B2 (en) | 2002-01-18 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit and a burn-in method thereof |
| US7109779B2 (en) | 2002-01-18 | 2006-09-19 | Renesas Technology Corp. | Semiconductor integrated circuit and a burn-in method thereof |
| JP2008204271A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 多電源制御方法及び半導体集積回路 |
| KR101163533B1 (ko) * | 2008-12-17 | 2012-07-09 | 충북대학교 산학협력단 | 강압 변환 시스템 및 그것의 강압 변환 방법 |
| JP2011211512A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Holdings Co Ltd | 電子回路 |
| JP2012104195A (ja) * | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| US8917563B2 (en) | 2010-11-11 | 2014-12-23 | Ps4 Luxco S.A.R.L. | Semiconductor device and information processing system including an input circuit with a delay |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003931A (ko) | 1997-01-29 |
| US5712586A (en) | 1998-01-27 |
| KR100210551B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098632A (ja) | 半導体集積回路 | |
| US5994950A (en) | Regulator built-in semiconductor integrated circuit | |
| US7304458B2 (en) | Regulator circuit | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JP2001211640A (ja) | 電子装置と半導体集積回路及び情報処理システム | |
| EP1491988A1 (en) | Multiple power source semiconductor integrated circuit | |
| US4964073A (en) | Portable data collecting and processing apparatus | |
| US8046088B2 (en) | Dependent power supplying apparatus and electronic instrument | |
| JPH10149237A (ja) | 半導体回路 | |
| US5751175A (en) | Control of clock signal in semiconductor device | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| US6653907B2 (en) | Frequency-variable RC oscillator and microcomputer | |
| US6995754B2 (en) | Plasma display module | |
| JPS6148726B2 (ja) | ||
| JPH0683616A (ja) | 半導体集積回路 | |
| JPH07105174A (ja) | １チップマイクロコンピュータ | |
| JPH08249083A (ja) | 電子機器 | |
| JPH06204406A (ja) | 半導体集積回路 | |
| JPS59195726A (ja) | マイクロコンピユ−タ | |
| EP0536756A1 (en) | A microcomputer and its option setting circuit | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JPH0434168B2 (ja) | ||
| JP2002091583A (ja) | 定電圧出力装置 | |
| JP3180256B2 (ja) | 半導体集積回路 | |
| JP4746592B2 (ja) | 複数の電源により動作するマイクロコンピュータ、及びマイクロコンピュータの起動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |