KR100208001B1 - 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 - Google Patents

인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 Download PDF

Info

Publication number
KR100208001B1
KR100208001B1 KR1019960045314A KR19960045314A KR100208001B1 KR 100208001 B1 KR100208001 B1 KR 100208001B1 KR 1019960045314 A KR1019960045314 A KR 1019960045314A KR 19960045314 A KR19960045314 A KR 19960045314A KR 100208001 B1 KR100208001 B1 KR 100208001B1
Authority
KR
South Korea
Prior art keywords
signal
input
power
logic
output
Prior art date
Application number
KR1019960045314A
Other languages
English (en)
Other versions
KR19980026761A (ko
Inventor
김준구
이흥직
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960045314A priority Critical patent/KR100208001B1/ko
Priority to JP9230797A priority patent/JPH10125863A/ja
Priority to US08/948,646 priority patent/US5933022A/en
Priority to CN97120019A priority patent/CN1084059C/zh
Publication of KR19980026761A publication Critical patent/KR19980026761A/ko
Application granted granted Critical
Publication of KR100208001B1 publication Critical patent/KR100208001B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로내에서 한정된 개수를 갖는 입력패드를 보다 효율적으로 활용할 수 있도록 입력신호를 인가받는 신호입력단자와, 파워-다운신호를 인가받는 인에이블단자, 및 상기 신호입력단자를 통하여 입력된 입력신호와 상기 인에이블단자를 통하여 입력된 파워-다운신호를 동시에 인가받아 논리연산하는 논리연산기로 구성된 인에이블단자를 갖는 입력패드를 제시하였다.
또한, 파워-다운모드시에 동적인 입력신호에 의한 스위칭동작으로 인하여 기능모듈의 전류소비량이 증가하는 것을 방지하기 위하여, 소정주기를 갖는 클럭형태의 동적인 입력신호를 입력받기 위한 입력단자와, 상기 리드에 접속되어 상기 파워-다운모드시에 소정레벨을 갖는 파워-다운신호를 인가받기 위한 인에이블단자와, 상기 입력단자를 통하여 인가된 상기 입력신호 및 상기 인에이블단자를 통하여 인가된 상기 파워-다운신호를 동시에 입력받아 논리연산하는 논리연산기로 구성되는 입력패드; 및 상기 입력패드로부터 출력된 논리연산결과에 따라 고유기능을 수행하는 기능모듈을 구비하는 인에이블단자를 갖는 입력패드를 이용한 저전류소비형 집적회로를 제시하였다.

Description

인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로
본 발명은 인에이블(Enable)단자를 갖는 입력패드(Input Pad) 및 그것을 이용한 저전류소비형 집적회로(Integrated Circuit: IC)에 관한 것으로서, 보다 상세하게는 입력단자와 인에이블단자가 동시에 구비되는 입력패드와, 이 입력패드를 이용하여 집적회로의 소비전류량을 최소화할 수 있도록 한 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로에 관한 것이다.
일반적으로 집적회로에는 외부로부터 인가되는 신호에 따라 해당기능을 수행하도록 복수개의 영역으로 분할된 기능모듈(Function Module)과, 외부로부터 인가되는 신호를 기능모듈에 전달하는 입력패드(Input Pad), 및 기능모듈로부터 출력된 각종 신호 및 처리결과를 외부로 전송하는 출력패드(Output Pad)로 구성되어 있다.
이중 입력패드는 외부로부터 인가되는 신호를 기능모듈에 전달하는 단순기능을 수행함에 따라, 외부의 각 구성품 중 어느 하나와 접속된 하나의 입력단자와, 기능모듈에 접속된 하나의 출력단자를 갖는다. 이러한 입력패드는 집적회로내에 복수개가 구비되며, 복수개의 입력패드는 각각 해당되는 각 구성부품에 직접 또는 간접적으로 접속된다.
한편, 통상적인 집적회로에는 인에이블기능이 구비되어 있다. 이러한 인에이블기능을 수행하기 위해서 집적회로의 입력패드를 인에이블단자로 할당함으로써, 외부로부터 인가되는 인에이블신호를 집적회로내의 기능모듈이 직접 인가받을 수 있도록 하였다.
도 1에는 통상적인 집적회로의 내부구조를 나타내는 부분절개도가 도시되어 있다.
도 1에 도시된 바와 같은 통상의 집적회로는, 본체(1)와 그 외부로 돌출된 복수개의 리드(Lead)(2)로 구성된다. 또한, 본체(1) 내에는 칩이 내장되어 있으며, 이 칩은 해당 집적회로의 고유기능을 수행하도록 복수개의 영역이 할당된 기능모듈(3)과, 기능모듈(3) 및 외부의 각 구성부간에 데이타를 상호 통신할 수 있도록 복수개의 입/출력패드(4)가 구성되어 있다.
여기서, 복수개의 리드(2)는 각각의 입/출력패드(4)와 일대일 대응되도록 접속되고, 각각의 입/출력패드(4)는 기능모듈(3)내의 각 영역에 와이어(Wire)로 연결되어 있다.
이러한 구성을 갖는 집적회로에 인에이블기능을 부여하고자 하면, 복수개의 입력패드 중 적어도 하나 이상의 단자를 인에이블단자로 할당하여야 한다. 이러한 경우, 한정된 입/출력패드(4)를 갖는 집적회로에 인에이블단자를 할당함으로써, 입력신호를 수신할 수 있는 입력패드의 수가 감소하게 되어 결과적으로 입력되는 신호원 또는 신호전송속도가 한정되는 결과가 발생하게 되었다.
또한, 입력신호에 대한 인에이블기능을 수행함에 있어서, 입력패드로부터 입력된 신호와 인에이블단자를 통하여 입력된 인에이블신호가 기능모듈(3)내에 동시에 인가되고, 기능모듈(3)은 입력신호와 인에이블신호의 상태에 따라 그에 적합한 해당동작을 수행하도록 구성되어 있다. 통상적인 입력신호는 메인클럭에 의해 분주된 클럭신호이므로, 동적(Dynamic)인 성질을 갖는다. 즉, 클럭신호는 로직 '하이'상태와 로직 '로우'상태가 반복되는 형태이므로, 이러한 동적상태의 입력신호를 기능모듈(3)에서 입력받아 동작되는 경우, 해당 기능모듈(3)에는 3.23㎃(PDA전용 인터페이스 집적회로에 3.3볼트의 구동전압이 공급된 경우)의 전류가 소비된다.
이러한 소비전류는 해당기기가 동작되지 않는 상태에서도 지속적으로 소모되므로, 소비전류이 낭비되는 결과가 발생하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여, 종래의 집적회로에는 파워-다운모드(Power-Down Mode)가 설정되어 있다. 이러한 파워-다운모드는 사용자에 의해 설정된 조건에 따라 기능모듈(3)에 공급되는 입력신호를 차단하고, 항상 일정한 상태의 부가신호(인에이블신호)를 강제로 제공하여 기능모듈(3)의 구동상태를 차단하도록 한 것이다. 이러한 저전류소비형 집적회로의 구조가 도 2에 도시되어 있다. 도 2에 있어서, 도 1과 동일한 참조부호는 같은 부품을 표시하므로 이들에 대한 중복설명은 생략하기로 한다.
도 2에 도시된 바와 같이, 기능모듈(3)내에는 기능모듈(3)의 구동상태를 제어하는 입력신호(A)와 파워-다운모드가 설정되었음을 나타내는 파워-다운신호(P-)를 인가받아 논리연산하여 연산된 결과를 기능모듈(3)내에 할당된 복수개의 부기능모듈(5)에 출력하는 오아게이트(6)로 구성되어 있다. 여기서, 부기능모듈(5)은 기능모듈(3)의 크기 및 용량에 따라 임의의 개수로 분할 가능하다.
즉, 전술한 바와 같은 구성을 갖는 저전류소비형 집적회로에 의하면, 정상모드에서 파워-다운신호(P-)는 로직 '로우'상태를 나타내므로, 입력신호(A)의 상태와 오아게이트(6)의 출력신호는 상호 동일한 값을 갖는다. 이러한 경우, 기능모듈(3)에 할당된 복수개의 부기능모듈(5)은 입력신호(A)에 따라 그 동작상태가 제어된다.
한편, 해당기기가 초기 설정된 소정조건에 부합하여 파워-다운모드로 전환하면, 외부에서 인가된 파워-다운신호(P-)는 로직 '하이'상태를 나타내므로, 입력신호(A)의 논리상태와 무관하게 오아게이트(6)의 출력신호는 항상 일정한 값(로직 '하이'상태)을 갖는다. 따라서, 기능모듈(3)내에 할당된 복수개의 부기능모듈(5)에는 항상 일정한 값(로직 '하이'상태)이 공급되므로, 기능모듈(3)은 구동되지 않는다.
예컨대, 휴대폰에 있어서, 사용자가 키패드의 소정키를 조작하거나 혹은 외부에서 호출신호가 수신되는 경우, 휴대폰내에 장착된 컨트롤러(도시되지 않았음)는 로직 '로우'상태의 파워-다운신호(P-)를 출력하고, 이때, 사용자가 조작한 해당키 또는 외부로부터 수신된 호출신호에 부합하는 해당 클럭신호가 입력신호(A)로서 오아게이트(6)의 일단으로 입력된다. 따라서, 기능모듈(3)내에 할당된 복수개의 부기능모듈(5)은 입력신호(A)의 클럭신호에 대응하는 해당동작을 수행하게 된다.
한편, 사용자가 소정시간동안 키패드의 소정키를 조작하지 않거나 혹은 외부에서 호출신호가 수신되지 않는 경우, 컨트롤러는 로직 '하이'상태의 파워-다운신호(P-)를 출력하고, 이에 따라 입력신호(A)의 상태와 무관하게 오아게이트(6)의 출력신호는 로직 '하이'상태를 유지하게 된다. 따라서, 부기능모듈(5)은 항상 일정한 값을 갖는 출력신호를 수신하여 더 이상 동작되지 않는다. 여기서, 휴대폰이 기본적인 동작을 수행하기 위하여 필요한 소정개수의 구성부를 제외한 나머지 구성부분에 파워-다운모드를 설정하면, 소정시간동안 사용자가 키패드를 조작하지 않거나 외부에서 호출신호가 수신되지 않는 경우, 휴대폰이 기본적인 동작만을 수행하게 되므로, 불필요한 전류이 소비되는 것을 방지할 수 있게 된다. 결국, 파워-다운신호(P-)를 이용하여 기능모듈(3)의 구동상태를 제어하도록 함으로써, 기능모듈(3)에서 소비되는 전류량을 80㎂까지 절감할 수 있게 된다.
그런데, 전술한 바와 같은 종래의 저전류소비형 집적회로에 의하면, 파워-다운모드를 실행하기 위하여 입력신호(A)와 파워-다운신호(P-)를 논리연산하는 오아게이트(6)를 기능모듈(3)내에 설계함으로써, 기능모듈(3)내에 입력되는 동적인 입력신호에 의해 기능모듈(3)의 소비전류 절감효율이 미흡하다는 문제점이 있었다.
또한, 전술한 바와 같은 구성을 갖는 종래의 저전류소비형 집적회로는, 인에이블기능을 부여하기 위하여 복수개의 입력패드 중 적어도 하나 이상의 단자를 인에이블단자로 할당하여야 하므로, 앞서 제시한 바와 같이, 한정된 입/출력패드를 갖는 집적회로에 인에이블단자를 할당함으로써, 입력신호를 수신할 수 있는 입력패드의 수가 감소하게 되어 결과적으로 입력되는 신호원 또는 신호전송속도가 한정되는 문제점이 여전히 잔류하게 되는 결과가 발생하게 되었다.
따라서, 본 발명은 전술한 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 하나의 입력패드에 신호입력단자와 인에이블단자를 동시에 구비하도록 한 인에이블단자를 갖는 입력패드를 제공함에 있다.
또한, 본 발명의 다른 목적은 신호입력단자와 인에이블단자를 동시에 구비하는 입력패드를 이용하여 파워-다운모드를 실행하도록 함으로써, 파워-다운모드시 기능모듈에 인가되는 입력신호를 정적(Static)인 상태로 전환하여 기능모듈의 소비전류량을 극소화할 수 있도록 한 인에이블단자를 갖는 입력패드를 이용한 저전류소비형 집적회로를 제공함에 있다.
도 1은 통상적인 집적회로의 내부구조를 나타내는 개략적 구조도,
도 2는 종래의 저전류소비형 집적회로의 개략적 블럭도,
도 3은 본 발명에 의한 인에이블단자를 갖는 입력패드의 개략적 블럭도이다.
*도면의주요부분에사용된부호의설명
3: 기능모듈4: 입/출력패드
6: 오아게이트A: 입력신호
P-: 파워-다운신호
전술한 바와 같은 목적들을 달성하기 위한 본 발명의 특징은, 입력신호를 인가받는 신호입력단자와, 파워-다운신호를 인가받는 인에이블단자, 및 상기 신호입력단자를 통하여 입력된 입력신호와 상기 인에이블단자를 통하여 입력된 파워-다운신호를 동시에 인가받아 논리연산하는 논리연산기로 구성된 인에이블단자를 갖는 입력패드에 있다.
본 발명의 특징에 있어서, 파워-다운모드일 때 상기 파워-다운신호는 로직 '하이'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하는 노아게이트 및 노아게이트의 논리출력을 반전하는 인버터로 구성할 수도 있다.
또한, 파워-다운모드일 때 상기 파워-다운신호는 로직 '로우'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하는 낸드게이트 및 낸드게이트의 논리출력을 반전하는 인버터로 구성할 수도 있다.
한편, 본 발명의 다른 특징은, 파워-다운모드시에 동적인 입력신호를 정적인 신호로 변환하여 출력하도록, 소정주기를 갖는 클럭형태의 동적인 입력신호를 입력받기 위한 입력단자와, 상기 파워-다운모드시에 소정레벨을 갖는 파워-다운신호를 인가받기 위한 인에이블단자와, 상기 입력단자를 통하여 인가된 상기 입력신호 및 상기 인에이블단자를 통하여 인가된 상기 파워-다운신호를 동시에 입력받아 논리연산하는 논리연산기로 구성되는 입력패드; 및 상기 입력패드로부터 출력된 논리연산결과에 따라 고유기능을 수행하는 기능모듈을 구비하는 인에이블단자를 갖는 입력패드를 이용한 저전류소비형 집적회로에 있다.
본 발명의 다른 특징에 있어서, 상기 파워-다운모드일 때 상기 파워-다운신호는 로직 '하이'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하여 소정레벨의 논리결과를 출력하는 노아게이트 및 노아게이트의 논리출력을 반전하는 인버터로 구성할 수도 있다.
또한, 상기 파워-다운모드일 때 상기 파워-다운신호는 로직 '로우'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하여 소정레벨의 논리결과를 출력하는 낸드게이트 및 낸드게이트의 논리출력을 반전하는 인버터로 구성할 수도 있다.
이하, 본 발명에 의한 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
도 3에는 본 발명에 의한 인에이블단자를 갖는 입력패드의 내부구조를 나타내는 개략적 회로도가 도시되어 있다. 도 3에 있어서, 도 1 및 도 2와 동일한 참조부호는 같은 부품을 표시하므로 이들에 대한 중복설명은 생략하기로 하고, 본 발명의 필수구성요소만을 설명한다.
도 3에 도시된 바와 같이, 집적회로의 해당 기능을 수행하는 기능모듈(3)과, 기능모듈(3)에 입력되는 입력신호(A)와 파워-다운신호(P-)를 동시에 인가받을 수 있도록 신호입력단자와 인에이블단자를 구비함과 동시에 입력신호(A)와 파워-다운신호(P-)를 논리연산하는 오아게이트(6)를 구비하는 입력패드(4)로 구성되어 있다.
전술한 바와 같은 구성을 갖는 본 발명의 동작을 보면 다음과 같다.
정상모드에서 파워-다운신호(P-)는 로직 '로우'상태를 나타내므로, 입력신호(A)의 상태와 오아게이트(6)의 출력신호는 상호 동일한 값을 갖는다. 이러한 경우, 기능모듈(4)은 입력신호(A)의 상태에 따라 해당 동작을 수행하게 된다.
한편, 해당기기가 초기 설정된 소정조건에 부합하여 파워-다운모드로 전환하면, 외부에서 인가된 파워-다운신호(P-)는 로직 '하이'상태를 나타내므로, 입력신호(A)의 논리상태와 무관하게 오아게이트(6)의 출력신호는 항상 일정한 값(로직 '하이'상태)을 갖는다. 따라서, 기능모듈(3)에는 항상 일정한 값(로직 '하이'상태)이 공급되므로, 기능모듈(3)은 구동되지 않는다.
예컨대, 휴대폰에 있어서, 사용자가 키패드의 소정키를 조작하거나 혹은 외부에서 호출신호가 수신되는 경우, 휴대폰내에 장착된 컨트롤러(도시되지 않았음)는 로직 '로우'상태의 파워-다운신호(P-)를 출력하고, 이때, 사용자가 조작한 해당키 또는 외부로부터 수신된 호출신호에 부합하는 해당 클럭신호가 입력신호(A)로서 오아게이트(6)의 일단으로 입력된다. 따라서, 기능모듈(3)내에 할당된 복수개의 부기능모듈(5)은 입력신호(A)에 대응하는 해당동작을 수행하게 된다.
한편, 사용자가 소정시간동안 키패드의 소정키를 조작하지 않거나 혹은 외부에서 호출신호가 수신되지 않는 경우, 컨트롤러는 로직 '하이'상태의 파워-다운신호(P-)를 출력하고, 이에 따라 입력신호(A)의 상태와 무관하게 오아게이트(6)의 출력신호는 로직 '하이'상태를 유지하게 된다. 따라서, 부기능모듈(5)은 항상 일정한 값을 갖는 출력신호를 수신하여 더 이상 동작되지 않는다.
여기서, 입력패드(4)에 입력되는 신호는 소정주기를 갖는 클럭형태를 나타내므로 동적인 성질을 갖지만, 파워-다운모드시 입력패드(4)의 출력은 일정한 로직 '하이'상태이므로 정적인 성질을 갖는다. 즉, 집적회로내의 기능모듈(3)은 로직 '하이'에서 로직 '로우'상태로 전환되거나 혹은 로직 '로우'상태에서 로직 '하이'상태로 전환되는 클럭형태의 신호가 입력될 때 해당클럭의 반전지점에서 스위칭동작이 발생하므로, 스위칭동작에 의한 전류소비가 증가하는 특성이 있다. 그런데, 입력패드(4)로부터 출력된 결과는 정적인 상태의 출력신호이므로, 기능모듈(4)내에서 스위칭동작이 발생하지 않아 기능모듈(4)의 소비전류는 1㎂ 이하(PDA전용 인터페이스 집적회로에 3.3볼트의 구동전압이 공급된 경우)로 감소하게 된다.
결국, 파워-다운신호(P-)에 의한 파워-다운모드의 제어상태가 입력패드(4)내에서 수행되므로, 기능모듈(4)에서 소비되는 전류량은 1㎂ 이하로 감소하게 되므로, 전류소비량을 극소화할 수 있게 된다.
또한, 본 발명에 의한 입력패드(4)는 입력단자와 인에이블단자를 동시에 소유하게 되므로, 기능모듈(4)을 인에이블시키기 위한 별도의 입력패드(4)를 더 구비하지 않아도 되므로, 집적회로에 입력할 수 있는 입력신호의 개수를 향상시킬 수 있을 뿐만 아니라, 그에 따라 프로그램의 처리속도를 향상시킬 수 있게 된다.
한편, 본 발명에 제시한 입력패드(4)는 입력신호(A)와 파워-다운신호(P-)를 동시에 인가받아 논리연산하는 오아게이트(6)에 대하여 한정 설명하였으나, 본 발명에서 요구하는 바와 같이, 파워-다운신호(P-)에 의해 입력패드(4)의 논리연산결과가 결정될 수 있는 다른 어떠한 논리연산기로 구성하여도 무방하다. 따라서, 본 발명에서 오아게이트(6) 이외의 다른 논리연산기를 언급하지 않더라도, 당분야에 속하는 통상의 지식을 가진 자에 의해 본 발명은 용이하게 변형실시될 수 있음이 자명하다.
전술한 바와 같이 본 발명에 의한 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로에 의하면, 입력패드에 신호입력단자와 인에이블단자를 동시에 구비함에 따라 집적회로에 입력가능한 신호의 개수를 향상시키고, 이에 따라 프로그램의 처리속도를 향상시킬 수 있는 이점이 있다.
또한, 신호입력단자와 인에이블단자를 동시에 구비하는 입력패드를 이용하여 파워-다운모드를 실행하도록 함으로써, 파워-다운모드시 기능모듈에 인가되는 입력신호를 정적인 상태로 전환하여 기능모듈의 소비전류량을 극소화할 수 있는 이점이 있다.

Claims (6)

  1. 입력신호를 인가받는 신호입력단자와, 파워-다운신호를 인가받는 인에이블단자, 및 상기 신호입력단자를 통하여 입력된 입력신호와 상기 인에이블단자를 통하여 입력된 파워-다운신호를 동시에 인가받아 논리연산하는 논리연산기로 구성된 인에이블단자를 갖는 입력패드.
  2. 청구항 1에 있어서,
    파워-다운모드일 때 상기 파워-다운신호는 로직 '하이'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하는 노아게이트 및 노아게이트의 논리출력을 반전하는 인버터로 구성된 것을 특징으로 하는 인에이블단자를 갖는 입력패드.
  3. 청구항 1에 있어서,
    파워-다운모드일 때 상기 파워-다운신호는 로직 '로우'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하는 낸드게이트 및 낸드게이트의 논리출력을 반전하는 인버터로 구성된 것을 특징으로 하는 인에이블단자를 갖는 입력패드.
  4. 파워-다운모드시에 동적인 입력신호를 정적인 신호로 변환하여 출력하도록, 소정주기를 갖는 클럭형태의 동적인 입력신호를 입력받기 위한 입력단자와, 상기 파워-다운모드시에 소정레벨을 갖는 파워-다운신호를 인가받기 위한 인에이블단자와, 상기 입력단자를 통하여 인가된 상기 입력신호 및 상기 인에이블단자를 통하여 인가된 상기 파워-다운신호를 동시에 입력받아 논리연산하는 논리연산기로 구성되는 입력패드; 및
    상기 입력패드로부터 출력된 논리연산결과에 따라 고유기능을 수행하는 기능모듈을 구비하는 인에이블단자를 갖는 입력패드를 이용한 저전류소비형 집적회로.
  5. 청구항 4에 있어서,
    상기 파워-다운모드일 때 상기 파워-다운신호는 로직 '하이'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하여 소정레벨의 논리결과를 출력하는 노아게이트 및 노아게이트의 논리출력을 반전하는 인버터로 구성된 것을 특징으로 하는 인에이블단자를 갖는 입력패드를 이용한 저전류소비형 집적회로.
  6. 청구항 4에 있어서,
    상기 파워-다운모드일 때 상기 파워-다운신호는 로직 '로우'상태로 출력되며, 상기 논리연산기는 상기 입력신호 및 상기 파워-다운신호를 동시에 인가받아 논리연산하여 소정레벨의 논리결과를 출력하는 낸드게이트 및 낸드게이트의 논리출력을 반전하는 인버터로 구성된 것을 특징으로 하는 인에이블단자를 갖는 입력패드.
KR1019960045314A 1996-10-11 1996-10-11 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 KR100208001B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960045314A KR100208001B1 (ko) 1996-10-11 1996-10-11 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로
JP9230797A JPH10125863A (ja) 1996-10-11 1997-08-27 イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路
US08/948,646 US5933022A (en) 1996-10-11 1997-10-10 Input pad having an enable terminal employed in a low-current-consuming integrated circuit
CN97120019A CN1084059C (zh) 1996-10-11 1997-10-10 用于低电流消耗集成电路的包括使能端子的输入连接件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045314A KR100208001B1 (ko) 1996-10-11 1996-10-11 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로

Publications (2)

Publication Number Publication Date
KR19980026761A KR19980026761A (ko) 1998-07-15
KR100208001B1 true KR100208001B1 (ko) 1999-07-15

Family

ID=19477123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045314A KR100208001B1 (ko) 1996-10-11 1996-10-11 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로

Country Status (4)

Country Link
US (1) US5933022A (ko)
JP (1) JPH10125863A (ko)
KR (1) KR100208001B1 (ko)
CN (1) CN1084059C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349344B1 (ko) * 2000-06-14 2002-08-21 주식회사 하이닉스반도체 멀티 레벨 본딩 옵션 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL126373A (en) 1998-09-27 2003-06-24 Haim Zvi Melman Apparatus and method for search and retrieval of documents
KR100620666B1 (ko) * 2000-08-30 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 본딩 옵션 패드장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042150A (ja) * 1990-04-19 1992-01-07 Sumitomo Electric Ind Ltd 半導体集積回路
JP2749241B2 (ja) * 1993-02-16 1998-05-13 ローム株式会社 半導体集積回路
US5504875A (en) * 1993-03-17 1996-04-02 Intel Corporation Nonvolatile memory with a programmable output of selectable width and a method for controlling the nonvolatile memory to switch between different output widths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349344B1 (ko) * 2000-06-14 2002-08-21 주식회사 하이닉스반도체 멀티 레벨 본딩 옵션 회로

Also Published As

Publication number Publication date
CN1084059C (zh) 2002-05-01
US5933022A (en) 1999-08-03
CN1181644A (zh) 1998-05-13
KR19980026761A (ko) 1998-07-15
JPH10125863A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US4275312A (en) MOS decoder logic circuit having reduced power consumption
US6845454B2 (en) System and method for selecting between a high and low speed clock in response to a decoded power instruction
US5986489A (en) Slew rate control circuit for an integrated circuit
US5712586A (en) Semiconductor integrated system comprising an output voltage level-selecting circuit
US5632040A (en) Microcomputer having reduced power consumption through impedance control and frequency reduction
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
EP0419902A2 (en) Rush current prevention circuit
KR100208001B1 (ko) 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로
US4894558A (en) Power saving input buffer for use with a gate array
US6480051B2 (en) Voltage supply discriminator and method
US6384644B2 (en) Output circuit with switching function
KR100811273B1 (ko) 반도체 메모리 소자의 외부전원 공급 장치
US4737666A (en) Integrated circuit semiconductor device with reduced power dissipation in a power-down mode
US5587675A (en) Multiclock controller
KR19990044720A (ko) 반도체 집적 회로 장치
US5566311A (en) Semiconductor memory controller for reducing pass through current
US5844263A (en) Semiconductor integrated device having independent circuit blocks and a power breaking means for selectively supplying power to the circuit blocks
US5585759A (en) Input buffer of semiconductor integrated circuit
US5727166A (en) Buffer with drive characteristics controllable by software
JPH07105174A (ja) １チップマイクロコンピュータ
JP2586033B2 (ja) 出力バツフア回路
KR100219496B1 (ko) 반도체 장치의 입출력 회로
KR100457338B1 (ko) 저소모전력용 스텐바이 모드 제어 회로를 갖는 반도체 장치
KR200291192Y1 (ko) 반도체장치의 저전력 인버터회로
JP2001228220A (ja) 半導体装置のテスト回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090330

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee