JPH10125863A - イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路 - Google Patents
イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路Info
- Publication number
- JPH10125863A JPH10125863A JP9230797A JP23079797A JPH10125863A JP H10125863 A JPH10125863 A JP H10125863A JP 9230797 A JP9230797 A JP 9230797A JP 23079797 A JP23079797 A JP 23079797A JP H10125863 A JPH10125863 A JP H10125863A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- power down
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 集積回路に入力可能な信号の個数を向上させ
プログラムの処理速度を向上させる。 【解決手段】 イネーブル端子を持つ入力パッド及びこ
れを利用した低電流消費形集積回路は、入力信号の印加
を受ける信号入力端子と、パワーダウン信号の印加を受
けるイネーブル端子と、信号入力端子を通して入力され
た入力信号とイネーブル端子を通して入力されたパワー
ダウン信号との印加を同時に受け論理演算する論理演算
器とを含む。
プログラムの処理速度を向上させる。 【解決手段】 イネーブル端子を持つ入力パッド及びこ
れを利用した低電流消費形集積回路は、入力信号の印加
を受ける信号入力端子と、パワーダウン信号の印加を受
けるイネーブル端子と、信号入力端子を通して入力され
た入力信号とイネーブル端子を通して入力されたパワー
ダウン信号との印加を同時に受け論理演算する論理演算
器とを含む。
Description
【０００１】
【発明の属する技術分野】本発明はイネーブル端子を持
つ入力パッド及びこれを利用した低電流消費形集積回路
に係り、より詳細には、入力端子とイネーブル端子が同
時に具備される入力パッドと、この入力パッドを利用し
て集積回路の消費電力量が最小化できるようにしたイネ
ーブル端子を持つ入力パッド及びこれを利用した低電流
消費形集積回路に関するものである。
つ入力パッド及びこれを利用した低電流消費形集積回路
に係り、より詳細には、入力端子とイネーブル端子が同
時に具備される入力パッドと、この入力パッドを利用し
て集積回路の消費電力量が最小化できるようにしたイネ
ーブル端子を持つ入力パッド及びこれを利用した低電流
消費形集積回路に関するものである。
【０００２】
【従来の技術】一般的に集積回路は、外部から印加され
る信号によって該当機能を実行するように複数の領域で
分割された機能モジュールと、外部から印加される信号
を機能モジュールに伝達する入力パッドと、機能モジュ
ールから出力された各種信号及び処理結果を外部に伝送
する出力パッドとで構成されている。
る信号によって該当機能を実行するように複数の領域で
分割された機能モジュールと、外部から印加される信号
を機能モジュールに伝達する入力パッドと、機能モジュ
ールから出力された各種信号及び処理結果を外部に伝送
する出力パッドとで構成されている。
【０００３】ここで、入力パッドは、外部から印加され
る信号を機能モジュールに伝達する単純機能を実行し
て、外部の各構成品中いずれの一つと接続された一つの
入力端子と機能モジュールに接続された一つの出力端子
を持つ。また、集積回路内には複数の入力パッドが具備
されて、複数の入力パッドは各々該当する各構成品に直
接または間接的に接続される。
る信号を機能モジュールに伝達する単純機能を実行し
て、外部の各構成品中いずれの一つと接続された一つの
入力端子と機能モジュールに接続された一つの出力端子
を持つ。また、集積回路内には複数の入力パッドが具備
されて、複数の入力パッドは各々該当する各構成品に直
接または間接的に接続される。
【０００４】一方、通常の集積回路にはイネーブル機能
が具備されて、イネーブル機能を実行するために集積回
路の入力パッドをイネーブル端子に割当てることによ
り、集積回路内の機能モジュールが外部から印加される
イネーブル信号の直接的な印加を受けることができるよ
うにした。以下、図２及び図３を参照してより詳細に説
明する。
が具備されて、イネーブル機能を実行するために集積回
路の入力パッドをイネーブル端子に割当てることによ
り、集積回路内の機能モジュールが外部から印加される
イネーブル信号の直接的な印加を受けることができるよ
うにした。以下、図２及び図３を参照してより詳細に説
明する。
【０００５】図２（Ａ），（Ｂ）は通常的な集積回路の
内部構造を示す概略的な構造図である。図２に示される
ように、通常の集積回路は、本体１とその外部に突出さ
れた複数のリード２とで構成される。また、本体１内に
はチップが内装されて、このチップは該当集積回路の固
有機能を実行するように複数の領域が割当てられた機能
モジュール３と、機能モジュール３及び外部の各構成部
間にデータが相互通信できるように複数の入／出力パッ
ド４とで構成されている。
内部構造を示す概略的な構造図である。図２に示される
ように、通常の集積回路は、本体１とその外部に突出さ
れた複数のリード２とで構成される。また、本体１内に
はチップが内装されて、このチップは該当集積回路の固
有機能を実行するように複数の領域が割当てられた機能
モジュール３と、機能モジュール３及び外部の各構成部
間にデータが相互通信できるように複数の入／出力パッ
ド４とで構成されている。
【０００６】ここで、複数のリード２は各々の入／出力
パッド４と一対一対応するように接続されて、各々の入
／出力パッド４は機能モジュール３内の各領域にワイヤ
で連結されている。このように構成された集積回路にイ
ネーブル機能を付与する時は、複数の入力パッドの中で
少なくとも一つ以上の端子をイネーブル端子に当てる必
要がある。このような場合、限定された入／出力パッド
４を持つ集積回路にイネーブル端子を設けることによ
り、入力信号が受信できる入力パッドの数が減少して結
果的に入力される信号源または信号電送速度が限定され
る結果が発生する。
パッド４と一対一対応するように接続されて、各々の入
／出力パッド４は機能モジュール３内の各領域にワイヤ
で連結されている。このように構成された集積回路にイ
ネーブル機能を付与する時は、複数の入力パッドの中で
少なくとも一つ以上の端子をイネーブル端子に当てる必
要がある。このような場合、限定された入／出力パッド
４を持つ集積回路にイネーブル端子を設けることによ
り、入力信号が受信できる入力パッドの数が減少して結
果的に入力される信号源または信号電送速度が限定され
る結果が発生する。
【０００７】また、入力信号に対するイネーブル機能を
実行することにおいて、入力パッドから入力された信号
とイネーブル端子を通して入力されたイネーブル信号が
機能モジュール３内に同時に印加されて、機能モジュー
ル３は入力信号とイネーブル信号の状態によってそれに
適合な該当動作を実行するように構成されている。ここ
で、通常的な入力信号はメインクロックにより分周され
たクロック信号であるから動的な性質を持つ。即ち、ク
ロック信号はロジックハイ状態とロジックロー状態が反
復される形態であるから、機能モジュール３でこのよう
な動的状態の入力信号を受け動作する場合、機能モジュ
ール３には3.23mA（パッド専用インタフェース集積回路
に3.3 ボルトの駆動電圧が供給された場合）の電流が消
費される。
実行することにおいて、入力パッドから入力された信号
とイネーブル端子を通して入力されたイネーブル信号が
機能モジュール３内に同時に印加されて、機能モジュー
ル３は入力信号とイネーブル信号の状態によってそれに
適合な該当動作を実行するように構成されている。ここ
で、通常的な入力信号はメインクロックにより分周され
たクロック信号であるから動的な性質を持つ。即ち、ク
ロック信号はロジックハイ状態とロジックロー状態が反
復される形態であるから、機能モジュール３でこのよう
な動的状態の入力信号を受け動作する場合、機能モジュ
ール３には3.23mA（パッド専用インタフェース集積回路
に3.3 ボルトの駆動電圧が供給された場合）の電流が消
費される。
【０００８】このような消費電流は該当機器が動作しな
い状態でも持続的に消耗されることにより、消費電流が
浪費される結果が発生した。したがって、前述の問題点
を解決するため従来の集積回路には、パワーダウンモー
ドが設定されている。パワーダウンモードは、使用者に
より設定された条件によって機能モジュール３に供給さ
れる入力信号を遮断して、常に一定な状態の付加信号
（イネーブル信号）を強制に提供して機能モジュール３
の駆動状態を遮断する。
い状態でも持続的に消耗されることにより、消費電流が
浪費される結果が発生した。したがって、前述の問題点
を解決するため従来の集積回路には、パワーダウンモー
ドが設定されている。パワーダウンモードは、使用者に
より設定された条件によって機能モジュール３に供給さ
れる入力信号を遮断して、常に一定な状態の付加信号
（イネーブル信号）を強制に提供して機能モジュール３
の駆動状態を遮断する。
【０００９】図３を参照して前記の低電流消費形集積回
路の構造について説明する。図３は従来の低電流消費形
集積回路の概略的な回路図である。図示されるように、
機能モジュール３内には、機能モジュール３の駆動状態
を制御する入力信号Ａとパワーダウンモードが設定され
たことを示すパワーダウン信号P-との印加を受け論理演
算して、演算された結果を機能モジュール３内に設けら
れた複数の副機能モジュール５に出力するオア（ＯＲ）
ゲート６とが設置されている。ここで、副機能モジュー
ル５は機能モジュール３の大きさ及び容量によって任意
の個数に分割可能である。
路の構造について説明する。図３は従来の低電流消費形
集積回路の概略的な回路図である。図示されるように、
機能モジュール３内には、機能モジュール３の駆動状態
を制御する入力信号Ａとパワーダウンモードが設定され
たことを示すパワーダウン信号P-との印加を受け論理演
算して、演算された結果を機能モジュール３内に設けら
れた複数の副機能モジュール５に出力するオア（ＯＲ）
ゲート６とが設置されている。ここで、副機能モジュー
ル５は機能モジュール３の大きさ及び容量によって任意
の個数に分割可能である。
【００１０】即ち、前述のように構成された低電流消費
形集積回路によると、正常モードでパワーダウン信号P-
はロジックロー状態を示すから入力信号Ａの状態とオア
ゲート６の出力信号は相互同一な値を持つ。この場合、
機能モジュール３内に設けられた複数の副機能モジュー
ル５は入力信号Ａによってその動作状態が制御される。
形集積回路によると、正常モードでパワーダウン信号P-
はロジックロー状態を示すから入力信号Ａの状態とオア
ゲート６の出力信号は相互同一な値を持つ。この場合、
機能モジュール３内に設けられた複数の副機能モジュー
ル５は入力信号Ａによってその動作状態が制御される。
【００１１】一方、該当機器が初期設定された所定条件
に付合してパワーダウンモードに転換すると、外部から
印加されたパワーダウン信号P-はロジックハイ状態を示
すから入力信号Ａの論理状態と無関係にオアゲート６の
出力信号は常に一定な値（ロジックハイ状態）を持つ。
したがって、機能モジュール３内に設けられた複数の副
機能モジュール５には常に一定な値（ロジックハイ状
態）が供給されることにより機能モジュール３は駆動さ
れない。
に付合してパワーダウンモードに転換すると、外部から
印加されたパワーダウン信号P-はロジックハイ状態を示
すから入力信号Ａの論理状態と無関係にオアゲート６の
出力信号は常に一定な値（ロジックハイ状態）を持つ。
したがって、機能モジュール３内に設けられた複数の副
機能モジュール５には常に一定な値（ロジックハイ状
態）が供給されることにより機能モジュール３は駆動さ
れない。
【００１２】例えば、携帯フォンにおいて、使用者がキ
ーパッドの所定キーを操作するかあるいは外部から呼出
信号が受信される場合、携帯フォン内に装着されたコン
トローラー（図示せず）はロジックロー状態のパワーダ
ウン信号P-を出力して、この時、使用者が操作した該当
キーまたは外部から受信された呼出信号に付合する該当
クロック信号が入力信号Ａからオアゲート６の一端に入
力される。したがって、機能モジュール３内に設けられ
た複数の副機能モジュール５は入力信号Ａのクロック信
号に対応する動作を実行する。
ーパッドの所定キーを操作するかあるいは外部から呼出
信号が受信される場合、携帯フォン内に装着されたコン
トローラー（図示せず）はロジックロー状態のパワーダ
ウン信号P-を出力して、この時、使用者が操作した該当
キーまたは外部から受信された呼出信号に付合する該当
クロック信号が入力信号Ａからオアゲート６の一端に入
力される。したがって、機能モジュール３内に設けられ
た複数の副機能モジュール５は入力信号Ａのクロック信
号に対応する動作を実行する。
【００１３】一方、使用者が所定時間の間キーパッドの
所定キーを操作しないかあるいは外部から呼出信号が受
信されない場合、コントローラはロジックハイ状態のパ
ワーダウン信号P-を出力して、これによって入力信号Ａ
の状態とは無関係にオアゲート６の出力信号はロジック
ハイ状態を維持する。したがって、副機能モジュール５
は常に一定な値を持つ出力信号を受信してそれ以上動作
されない。
所定キーを操作しないかあるいは外部から呼出信号が受
信されない場合、コントローラはロジックハイ状態のパ
ワーダウン信号P-を出力して、これによって入力信号Ａ
の状態とは無関係にオアゲート６の出力信号はロジック
ハイ状態を維持する。したがって、副機能モジュール５
は常に一定な値を持つ出力信号を受信してそれ以上動作
されない。
【００１４】ここで、携帯フォンが基本動作を実行する
ため必要な所定個数の構成部を除外した他の構成部分に
パワーダウンモードを設定すると、所定時間の間使用者
がキーパッドを操作しないか外部から呼出信号が受信さ
れない場合、携帯フォンが基本的な動作だけを実行する
ことにより不必要な電流が消費されることを防止でき
る。結局、パワーダウン信号P-を利用して機能モジュー
ル３の駆動状態を制御することにより、機能モジュール
３で消費される電流量を８０μA まで低減できるように
なる。
ため必要な所定個数の構成部を除外した他の構成部分に
パワーダウンモードを設定すると、所定時間の間使用者
がキーパッドを操作しないか外部から呼出信号が受信さ
れない場合、携帯フォンが基本的な動作だけを実行する
ことにより不必要な電流が消費されることを防止でき
る。結局、パワーダウン信号P-を利用して機能モジュー
ル３の駆動状態を制御することにより、機能モジュール
３で消費される電流量を８０μA まで低減できるように
なる。
【００１５】
【発明が解決しようとする課題】しかし、前述のような
従来の低電流消費形集積回路によると、パワーダウンモ
ードを実行するための入力信号Ａとパワーダウン信号P-
を論理演算するオアゲート６を機能モジュール３内に設
置することにより、機能モジュール３内に入力される動
的な入力信号により機能モジュール３の消費電流の低減
効率が低い問題点があった。
従来の低電流消費形集積回路によると、パワーダウンモ
ードを実行するための入力信号Ａとパワーダウン信号P-
を論理演算するオアゲート６を機能モジュール３内に設
置することにより、機能モジュール３内に入力される動
的な入力信号により機能モジュール３の消費電流の低減
効率が低い問題点があった。
【００１６】また、前述のように構成される従来の低電
流消費形集積回路は、イネーブル機能を付与するため複
数の入力パッドの中で少なくとも一つ以上の端子をイネ
ーブル端子に当てなければならないから限定された入／
出力パッドを持つ集積回路にイネーブル端子を設けるこ
とにより、入力信号が受信できる入力パッドの数が減少
して結果的に入力される信号源または信号電送速度が限
定される問題点があった。
流消費形集積回路は、イネーブル機能を付与するため複
数の入力パッドの中で少なくとも一つ以上の端子をイネ
ーブル端子に当てなければならないから限定された入／
出力パッドを持つ集積回路にイネーブル端子を設けるこ
とにより、入力信号が受信できる入力パッドの数が減少
して結果的に入力される信号源または信号電送速度が限
定される問題点があった。
【００１７】したがって、本発明は前記のような問題点
を解決するため案出されたもので、その目的は一つの入
力パッドに信号入力端子とイネーブル端子を同時に具備
するようにしたイネーブル端子を持つ入力パッドを提供
することにある。本発明の他の目的は、信号入力端子と
イネーブル端子を同時に具備する入力パッドを利用して
パワーダウンモードを実行することにより、パワーダウ
ンモード時に機能モジュールに印加される入力信号を静
的な状態に転換して機能モジュールの消費電流量が極小
化できるようにしたイネーブル端子を持つ入力パッドを
利用して低電流消費形集積回路を提供することにある。
を解決するため案出されたもので、その目的は一つの入
力パッドに信号入力端子とイネーブル端子を同時に具備
するようにしたイネーブル端子を持つ入力パッドを提供
することにある。本発明の他の目的は、信号入力端子と
イネーブル端子を同時に具備する入力パッドを利用して
パワーダウンモードを実行することにより、パワーダウ
ンモード時に機能モジュールに印加される入力信号を静
的な状態に転換して機能モジュールの消費電流量が極小
化できるようにしたイネーブル端子を持つ入力パッドを
利用して低電流消費形集積回路を提供することにある。
【００１８】
【課題を解決するための手段】前述の目的を達成するた
めの本発明の特徴によると、入力信号の印加を受ける信
号入力端子と、パワーダウン信号の印加を受けるイネー
ブル端子と、前記信号入力端子を通して入力された入力
信号と前記イネーブル端子を通して入力されたパワーダ
ウン信号の印加を同時に受け論理演算する論理演算器と
を含むイネーブル端子を持つ入力パッドが提供される。
めの本発明の特徴によると、入力信号の印加を受ける信
号入力端子と、パワーダウン信号の印加を受けるイネー
ブル端子と、前記信号入力端子を通して入力された入力
信号と前記イネーブル端子を通して入力されたパワーダ
ウン信号の印加を同時に受け論理演算する論理演算器と
を含むイネーブル端子を持つ入力パッドが提供される。
【００１９】好ましくは、パワーダウンモードである
時、前記パワーダウン信号はロジックハイ状態で出力さ
れて、前記論理演算器は前記入力信号及び前記パワーダ
ウン信号の印加を同時に受け論理演算するノア（ＮＯ
Ｒ）ゲート及びノアゲートの論理出力を反転するインバ
ータとを含む。また、好ましくは、パワーダウンモード
である時、前記パワーダウン信号はロジックロー状態で
出力されて、前記論理演算器は前記入力信号及び前記パ
ワーダウン信号の印加を同時に受け論理演算するナンド
（ＮＡＮＤ）ゲート及びナンドゲートの論理出力を反転
するインバータとを含む。
時、前記パワーダウン信号はロジックハイ状態で出力さ
れて、前記論理演算器は前記入力信号及び前記パワーダ
ウン信号の印加を同時に受け論理演算するノア（ＮＯ
Ｒ）ゲート及びノアゲートの論理出力を反転するインバ
ータとを含む。また、好ましくは、パワーダウンモード
である時、前記パワーダウン信号はロジックロー状態で
出力されて、前記論理演算器は前記入力信号及び前記パ
ワーダウン信号の印加を同時に受け論理演算するナンド
（ＮＡＮＤ）ゲート及びナンドゲートの論理出力を反転
するインバータとを含む。
【００２０】一方、本発明の他の特徴によると、パワー
ダウンモード時に動的な入力信号を静的な信号に変換し
て出力するように、所定周期を持つクロック形態の動的
な入力信号の入力を受けるための入力端子と、前記パワ
ーダウンモード時に所定レベルを持つパワーダウン信号
の印加を受けるためのイネーブル端子と、前記入力端子
を通して印加された前記入力信号及び前記イネーブル端
子を通して印加された前記パワーダウン信号の入力を同
時に受け論理演算する論理演算器とで構成される入力パ
ッドと、前記入力パッドから出力された論理演算結果に
よって固有機能を実行する機能モジュールとを含むイネ
ーブル端子を持つ入力パッドを利用した低電流消費形集
積回路が提供される。
ダウンモード時に動的な入力信号を静的な信号に変換し
て出力するように、所定周期を持つクロック形態の動的
な入力信号の入力を受けるための入力端子と、前記パワ
ーダウンモード時に所定レベルを持つパワーダウン信号
の印加を受けるためのイネーブル端子と、前記入力端子
を通して印加された前記入力信号及び前記イネーブル端
子を通して印加された前記パワーダウン信号の入力を同
時に受け論理演算する論理演算器とで構成される入力パ
ッドと、前記入力パッドから出力された論理演算結果に
よって固有機能を実行する機能モジュールとを含むイネ
ーブル端子を持つ入力パッドを利用した低電流消費形集
積回路が提供される。
【００２１】好ましくは、前記パワーダウンモードであ
る時、前記パワーダウン信号はロジックハイ状態で出力
されて、前記論理演算器は前記入力信号及び前記パワー
ダウン信号の印加を同時に受け論理演算して所定レベル
の論理結果を出力するノアゲート及びノアゲートの論理
出力を反転するインバータを含む。また、好ましくは、
前記パワーダウンモードである時、前記パワーダウン信
号はロジックロー状態で出力されて、前記論理演算器は
前記入力信号及び前記パワーダウン信号の印加を同時に
受け論理演算して所定レベルの論理結果を出力するナン
ドゲート及びナンドゲートの論理出力を反転するインバ
ータとを含む。
る時、前記パワーダウン信号はロジックハイ状態で出力
されて、前記論理演算器は前記入力信号及び前記パワー
ダウン信号の印加を同時に受け論理演算して所定レベル
の論理結果を出力するノアゲート及びノアゲートの論理
出力を反転するインバータを含む。また、好ましくは、
前記パワーダウンモードである時、前記パワーダウン信
号はロジックロー状態で出力されて、前記論理演算器は
前記入力信号及び前記パワーダウン信号の印加を同時に
受け論理演算して所定レベルの論理結果を出力するナン
ドゲート及びナンドゲートの論理出力を反転するインバ
ータとを含む。
【００２２】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施形態について詳細に説明する。但し、従
来と同一な構成要素には同一番号を付与する。図１は本
発明によるイネーブル端子を持つ入力パッドの内部構造
を示す概略的な回路図である。図示されるように、本発
明による低電流消費形集積回路は、集積回路の該当機能
を実行する機能モジュール３と、機能モジュール３に入
力される入力信号Ａとパワーダウン信号P-の印加を同時
に受けるように信号入力端子とイネーブル端子を具備す
ると共に入力信号Ａとパワーダウン信号P-を論理演算す
るオアゲート６を具備する入力パッド４とで構成され
る。
の好ましい実施形態について詳細に説明する。但し、従
来と同一な構成要素には同一番号を付与する。図１は本
発明によるイネーブル端子を持つ入力パッドの内部構造
を示す概略的な回路図である。図示されるように、本発
明による低電流消費形集積回路は、集積回路の該当機能
を実行する機能モジュール３と、機能モジュール３に入
力される入力信号Ａとパワーダウン信号P-の印加を同時
に受けるように信号入力端子とイネーブル端子を具備す
ると共に入力信号Ａとパワーダウン信号P-を論理演算す
るオアゲート６を具備する入力パッド４とで構成され
る。
【００２３】前述のように構成される本発明の動作につ
いて説明する。正常モードでパワーダウン信号P-はロジ
ックロー状態を示すから、入力信号Ａの状態とオアゲー
ト６の出力信号は相互同一な値を持つ。この場合、機能
モジュール３は入力信号Ａの状態によって該当動作を実
行する。一方、該当機器が初期設定された所定条件に付
合してパワーダウンモードに転換されると、外部から印
加されたパワーダウン信号P-はロジックハイ状態を示す
から、入力信号Ａの論理状態とは無関係にオアゲート６
の出力信号は常に一定な値（ロジックハイ状態）を持
つ。したがって、機能モジュール３には常に一定な値
（ロジックハイ状態）が供給されるから機能モジュール
３は駆動しない。
いて説明する。正常モードでパワーダウン信号P-はロジ
ックロー状態を示すから、入力信号Ａの状態とオアゲー
ト６の出力信号は相互同一な値を持つ。この場合、機能
モジュール３は入力信号Ａの状態によって該当動作を実
行する。一方、該当機器が初期設定された所定条件に付
合してパワーダウンモードに転換されると、外部から印
加されたパワーダウン信号P-はロジックハイ状態を示す
から、入力信号Ａの論理状態とは無関係にオアゲート６
の出力信号は常に一定な値（ロジックハイ状態）を持
つ。したがって、機能モジュール３には常に一定な値
（ロジックハイ状態）が供給されるから機能モジュール
３は駆動しない。
【００２４】例えば、携帯フォンにおいて、使用者がキ
ーパッドの所定キーを操作するかあるいは外部から呼出
信号が受信される場合、携帯フォン内に装着されたコン
トローラー（図示せず）はロジックロー状態のパワーダ
ウン信号P-を出力して、この時、使用者が操作した該当
キーまたは外部から受信された呼出信号に付合する該当
クロック信号が入力信号Ａからオアゲート６の一端に入
力される。したがって、機能モジュール３内に設けられ
た複数の副機能モジュール５は入力信号Ａに対応する該
当動作を実行するようになる。
ーパッドの所定キーを操作するかあるいは外部から呼出
信号が受信される場合、携帯フォン内に装着されたコン
トローラー（図示せず）はロジックロー状態のパワーダ
ウン信号P-を出力して、この時、使用者が操作した該当
キーまたは外部から受信された呼出信号に付合する該当
クロック信号が入力信号Ａからオアゲート６の一端に入
力される。したがって、機能モジュール３内に設けられ
た複数の副機能モジュール５は入力信号Ａに対応する該
当動作を実行するようになる。
【００２５】一方、使用者が所定時間の間キーパッドの
所定キーを操作しないかあるいは外部から呼出信号が受
信されない場合、コントローラーはロジックハイ状態の
パワーダウン信号P-を出力して、これによって入力信号
Ａの状態とは無関係にオアゲート６の出力信号はロジッ
クハイ状態を維持する。したがって、副機能モジュール
５は常に一定な値を持つ出力信号を受信してそれ以上動
作しない。
所定キーを操作しないかあるいは外部から呼出信号が受
信されない場合、コントローラーはロジックハイ状態の
パワーダウン信号P-を出力して、これによって入力信号
Ａの状態とは無関係にオアゲート６の出力信号はロジッ
クハイ状態を維持する。したがって、副機能モジュール
５は常に一定な値を持つ出力信号を受信してそれ以上動
作しない。
【００２６】ここで、入力パッド４に入力される信号は
所定周期を持つクロック形態を示すから動的な性質を持
つが、パワーダウンモード時の入力パッド４の出力は一
定なロジックハイ状態であるから静的な性質を持つ。即
ち、集積回路内の機能モジュール３はロジックハイ状態
からロジックロー状態に転換されるかあるいはロジック
ロー状態からロジックハイ状態に転換されるクロック形
態の信号が入力される時該当クロックの反転地点でスイ
ッチング動作が発生するから、スイッチング動作による
電流消費が増加する特性がある。
所定周期を持つクロック形態を示すから動的な性質を持
つが、パワーダウンモード時の入力パッド４の出力は一
定なロジックハイ状態であるから静的な性質を持つ。即
ち、集積回路内の機能モジュール３はロジックハイ状態
からロジックロー状態に転換されるかあるいはロジック
ロー状態からロジックハイ状態に転換されるクロック形
態の信号が入力される時該当クロックの反転地点でスイ
ッチング動作が発生するから、スイッチング動作による
電流消費が増加する特性がある。
【００２７】しかし、入力パッド４から出力された結果
は静的な状態の出力信号であるから機能モジュール３内
でスイッチング動作が発生しなく機能モジュール３の消
費電流は１μA 以下（パッド専用インタフェース集積回
路に3.3 ボルト駆動電圧が供給された場合）に減少す
る。結局、パワーダウン信号P-によるパワーダウンモー
ドの制御状態が入力パッド４内で実行されることによ
り、機能モジュール３で消費される電流量が１μA 以下
に減少されて電流消費量が極小化される。
は静的な状態の出力信号であるから機能モジュール３内
でスイッチング動作が発生しなく機能モジュール３の消
費電流は１μA 以下（パッド専用インタフェース集積回
路に3.3 ボルト駆動電圧が供給された場合）に減少す
る。結局、パワーダウン信号P-によるパワーダウンモー
ドの制御状態が入力パッド４内で実行されることによ
り、機能モジュール３で消費される電流量が１μA 以下
に減少されて電流消費量が極小化される。
【００２８】また、本発明による入力パッド４は、入力
端子とイネーブル端子を同時に具備しているから、機能
モジュール３をイネーブルさせるための別の入力パッド
４をさらに具備する必要がなく、集積回路に入力できる
入力信号の個数が向上されるだけではなくプログラムの
処理速度も向上される。一方、本発明で提示した入力パ
ッド４は、入力信号Ａとパワーダウン信号P-の印加を同
時に受け論理演算するオアゲート６について限定して説
明したが、パワーダウン信号P-により入力パッド４の論
理演算結果が決定されるように他の論理演算器で構成し
ても関係ない。
端子とイネーブル端子を同時に具備しているから、機能
モジュール３をイネーブルさせるための別の入力パッド
４をさらに具備する必要がなく、集積回路に入力できる
入力信号の個数が向上されるだけではなくプログラムの
処理速度も向上される。一方、本発明で提示した入力パ
ッド４は、入力信号Ａとパワーダウン信号P-の印加を同
時に受け論理演算するオアゲート６について限定して説
明したが、パワーダウン信号P-により入力パッド４の論
理演算結果が決定されるように他の論理演算器で構成し
ても関係ない。
【００２９】以上、本発明の好ましい実施形態について
詳細に記述したが、本発明が属する技術分野において通
常の知識を持つ者であれば、添付された請求範囲に定義
された本発明の精神及び範囲を離脱せず本発明を多様に
変形または変更して実施できる。
詳細に記述したが、本発明が属する技術分野において通
常の知識を持つ者であれば、添付された請求範囲に定義
された本発明の精神及び範囲を離脱せず本発明を多様に
変形または変更して実施できる。
【００３０】
【発明の効果】前述のように、本発明によるイネーブル
端子を持つ入力パッド及びこれを利用した低電流消費形
集積回路によると、入力パッド信号に入力端子とイネー
ブル端子を同時に具備することにより集積回路に入力可
能な信号の個数が向上されて、これによってプログラム
の処理速度も向上される利点がある。
端子を持つ入力パッド及びこれを利用した低電流消費形
集積回路によると、入力パッド信号に入力端子とイネー
ブル端子を同時に具備することにより集積回路に入力可
能な信号の個数が向上されて、これによってプログラム
の処理速度も向上される利点がある。
【００３１】また、信号入力端子とイネーブル端子を同
時に具備する入力パッドを利用してパワーダウンモード
を実行することにより、パワーダウンモード時に機能モ
ジュールに印加される入力信号を静的な状態に転換して
機能モジュールの消費電流量が極小化できる利点があ
る。
時に具備する入力パッドを利用してパワーダウンモード
を実行することにより、パワーダウンモード時に機能モ
ジュールに印加される入力信号を静的な状態に転換して
機能モジュールの消費電流量が極小化できる利点があ
る。
【図１】本発明によるイネーブル端子を持つ入力パッド
の内部構造を示す概略的な回路図である。
の内部構造を示す概略的な回路図である。
【図２】通常の集積回路の内部構造を示す概略的な構造
図である。
図である。
【図３】従来の低電流消費形集積回路の内部構造を示す
概略的な回路図である。
概略的な回路図である。
１ 本体 ２ リード ３ 機能モジュール ４ 入力パッド ５ 副機能モジュール ６ オアゲート Ａ 入力信号 P- パワーダウン信号
Claims (6)
- 【請求項１】 入力信号の印加を受ける信号入力端子
と、 パワーダウン信号の印加を受けるイネーブル端子と、 前記信号入力端子を通して入力された入力信号と前記イ
ネーブル端子を通して入力されたパワーダウン信号との
印加を同時に受ける論理演算する論理演算器とを含むこ
とを特徴とするイネーブル端子を持つ入力パッド。 - 【請求項２】 パワーダウンモードである時、前記パワ
ーダウン信号はロジックハイ状態で出力され、 前記論理演算器は、前記入力信号及び前記パワーダウン
信号の印加を同時に受け論理演算するノアゲートと、 前記ノアゲートの論理出力を反転するインバータとを含
むことを特徴とする請求項１記載のイネーブル端子を持
つ入力パッド。 - 【請求項３】 パワーダウンモードである時、前記パワ
ーダウン信号はロジックロー状態で出力され、 前記論理演算器は、前記入力信号及び前記パワーダウン
信号の印加を同時に受け論理演算するナンドゲートと、 前記ナンドゲートの論理出力を反転するインバータとを
含むことを特徴とする請求項１記載のイネーブル端子を
持つ入力パッド。 - 【請求項４】 パワーダウンモード時に動的な入力信号
を静的な信号に変換して出力するように、所定周期を持
つクロック形態の動的な入力信号の入力を受けるための
入力端子と、前記パワーダウンモード時に所定レベルを
持つパワーダウン信号の印加を受けるためのイネーブル
端子と、前記入力端子を通して印加された前記入力信号
及び前記イネーブル端子を通して印加された前記パワー
ダウン信号の入力を同時に受け論理演算する論理演算器
とで構成される入力パッドと、 前記入力パッドから出力された論理演算結果によって固
有機能を実行する機能モジュールとを含むことを特徴と
するイネーブル端子を持つ入力パッドを利用した低電流
消費形集積回路。 - 【請求項５】 前記パワーダウンモードである時、前記
パワーダウン信号はロジックハイ状態に出力されて、前
記論理演算器は前記入力信号及び前記パワーダウン信号
の印加を同時に受け論理演算して所定レベルの論理結果
を出力するノアゲートと、 前記ノアゲートの論理出力を反転するインバータとを含
むことを特徴とする請求項４記載のイネーブル端子を持
つ入力パッドを利用した低電流消費形集積回路。 - 【請求項６】 前記パワーダウンモードである時、前記
パワーダウン信号はロジックロー状態で出力され、 前記論理演算器は、前記入力信号及び前記パワーダウン
信号の印加を同時に受け論理演算して所定レベルの論理
結果を出力するナンドゲートと、前記ナンドゲートの論
理出力を反転するインバータとを含むことを特徴とする
請求項４記載のイネーブル端子を持つ入力パッドを利用
した低電流消費形集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045314A KR100208001B1 (ko) | 1996-10-11 | 1996-10-11 | 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 |
| KR45314/1996 | 1996-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125863A true JPH10125863A (ja) | 1998-05-15 |
Family
ID=19477123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9230797A Pending JPH10125863A (ja) | 1996-10-11 | 1997-08-27 | イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5933022A (ja) |
| JP (1) | JPH10125863A (ja) |
| KR (1) | KR100208001B1 (ja) |
| CN (1) | CN1084059C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL126373A (en) | 1998-09-27 | 2003-06-24 | Haim Zvi Melman | Apparatus and method for search and retrieval of documents |
| KR100349344B1 (ko) * | 2000-06-14 | 2002-08-21 | 주식회사 하이닉스반도체 | 멀티 레벨 본딩 옵션 회로 |
| KR100620666B1 (ko) * | 2000-08-30 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체 소자의 본딩 옵션 패드장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH042150A (ja) * | 1990-04-19 | 1992-01-07 | Sumitomo Electric Ind Ltd | 半導体集積回路 |
| JP2749241B2 (ja) * | 1993-02-16 | 1998-05-13 | ローム株式会社 | 半導体集積回路 |
| US5504875A (en) * | 1993-03-17 | 1996-04-02 | Intel Corporation | Nonvolatile memory with a programmable output of selectable width and a method for controlling the nonvolatile memory to switch between different output widths |
-
1996
- 1996-10-11 KR KR1019960045314A patent/KR100208001B1/ko not_active IP Right Cessation
-
1997
- 1997-08-27 JP JP9230797A patent/JPH10125863A/ja active Pending
- 1997-10-10 US US08/948,646 patent/US5933022A/en not_active Expired - Fee Related
- 1997-10-10 CN CN97120019A patent/CN1084059C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1084059C (zh) | 2002-05-01 |
| KR100208001B1 (ko) | 1999-07-15 |
| US5933022A (en) | 1999-08-03 |
| CN1181644A (zh) | 1998-05-13 |
| KR19980026761A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845454B2 (en) | System and method for selecting between a high and low speed clock in response to a decoded power instruction | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JP2002196846A (ja) | Ｌｓｉのリーク電流低減方法 | |
| US5632040A (en) | Microcomputer having reduced power consumption through impedance control and frequency reduction | |
| US6542726B2 (en) | Personal data assistant terminal with radio | |
| CN102650904A (zh) | 低功耗电路以及降低功率消耗的方法 | |
| JPH10125863A (ja) | イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路 | |
| US5343196A (en) | D/A converter with reduced power consumption | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| KR100479340B1 (ko) | 저전력 스마트 카드 및 그 제어 방법 | |
| JPH07105174A (ja) | １チップマイクロコンピュータ | |
| KR100825816B1 (ko) | 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 | |
| JP3958546B2 (ja) | バッファ制御システムおよびバッファ制御可能なメモリー | |
| JPH11306074A (ja) | 情報処理装置 | |
| AU680517B2 (en) | Current conserving circuit | |
| JPH0567961A (ja) | 出力バツフア回路 | |
| JPH0883137A (ja) | 電子回路 | |
| CN112380161A (zh) | 一种芯片间的通信系统 | |
| JPH0778476A (ja) | 半導体装置 | |
| JP2003234649A (ja) | 入出力バッファ回路 | |
| JPH05227657A (ja) | 半導体装置及びこれを搭載したコードレス電話機 | |
| JPH05333955A (ja) | 半導体集積回路 | |
| JPH0529915A (ja) | 出力回路 | |
| JPH03257608A (ja) | マイクロコンピューター | |
| JPH04107007A (ja) | 半導体装置 |