KR100825816B1 - 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 - Google Patents

핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 Download PDF

Info

Publication number
KR100825816B1
KR100825816B1 KR1020070007946A KR20070007946A KR100825816B1 KR 100825816 B1 KR100825816 B1 KR 100825816B1 KR 1020070007946 A KR1020070007946 A KR 1020070007946A KR 20070007946 A KR20070007946 A KR 20070007946A KR 100825816 B1 KR100825816 B1 KR 100825816B1
Authority
KR
South Korea
Prior art keywords
application program
dsp
address
signal
request signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070007946A
Other languages
English (en)
Inventor
김문경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070007946A priority Critical patent/KR100825816B1/ko
Priority to US12/010,140 priority patent/US20080183904A1/en
Priority to JP2008015159A priority patent/JP2008181524A/ja
Application granted granted Critical
Publication of KR100825816B1 publication Critical patent/KR100825816B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44536—Selecting among different versions
    • G06F9/44542—Retargetable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Advance Control (AREA)
  • Power Sources (AREA)

Abstract

핸드쉐이크(Handshake) 인터페이스 방식에 따라 그 동작이 제어되는 디지털 신호 프로세서 장치 및 그 구동방법이 개시된다. 상기 디지털 신호 프로세서의 구동방법에 따르면, 외부로부터 응용 프로그램의 수행을 위한 요청신호를 입력받는 단계와, 상기 입력된 요청신호에 대응하는 어드레스를 독출하는 단계와, 하나 이상의 응용 프로그램 코드가 기록된 프로그램 메모리로부터 상기 어드레스에 대응하는 응용 프로그램 코드를 독출하고, 상기 독출된 응용 프로그램 코드에 따라 요청된 응용 프로그램을 수행하는 단계 및 상기 응용 프로그램의 수행이 완료된 후, 응용 프로그램 수행이 완료되었다는 정보를 나타내는 종료신호를 외부로 출력하는 단계를 구비하는 것을 특징으로 한다.

Description

핸드쉐이크 인터페이스 방식을 이용한 디지털 신호 프로세서 및 그 구동방법{Digital Signal Processor using Handshake Interface and Operating Method thereof}
도 1은 종래의 DSP를 포함하는 시스템의 동작을 나타내기 위한 블록도이다.
도 2는 본 발명의 일실시예에 따른 디지털 신호 프로세서(Digital Signal Processor, DSP) 장치를 나타내는 블록도이다.
도 3은 도 2의 DSP 장치의 응용 프로그램 수행을 위한 일련의 동작을 나타내는 블록도이다.
도 4는 도 2의 DSP 장치에서 수행되는 응용 프로그램 코드의 일예를 나타내는 도이다.
도 5는 본 발명의 일실시예에 따른 디지털 신호 프로세서의 구동방법을 나타내는 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 디지털 신호 프로세서(Digital Signal Processor, DSP) 장치
110: 핸드쉐이크(Handshake) 인터페이스부
120: DSP 컨트롤러 121: 전원모드 제어부
130: 어드레스 레지스터
140: 레지스터 인터페이스
150: DSP 코어
본 발명은 디지털 신호 프로세서 및 그 구동방법에 관한 것으로서, 더 자세하게는 외부와 핸드쉐이크 인터페이스 방식을 이용하여 신호를 송수신함으로써 그 구동이 제어되는 디지털 신호 프로세서 및 그 구동방법에 관한 것이다.
일반적으로 디지털 신호 처리장치(Digital Signal Processor, DSP)는 음성 신호와 영상 신호 등을 처리하는 장치로서, 셀룰러폰(cellular phone), 비디오 카메라(video camera), 멀티미디어 시스템(multimedia system) 등에서 사용된다.
도 1은 종래의 DSP를 포함하는 시스템의 동작을 나타내기 위한 블록도이다. 도시된 바와 같이 DSP(10)는 통상적으로 메인 프로세서(20)와 연계되어 동작하며, DSP(10)와 메인 프로세서(20) 사이의 신호 전달을 위한 인터페이스 회로(30)가 배치된다.
메인 프로세서(20)는 인터페이스 회로(30)를 통하여 각종 제어신호를 DSP(10)로 제공함으로써, 상기 DSP(10)의 전체적인 동작을 제어한다. 즉, DSP(10)는 메인 프로세서(20)의 제어하에 따라 프로그램 메모리(40)에 저장된 하나 이상의 응용 프로그램 코드를 불러들이고, 또한 디지털 신호 처리를 위하여 데이터 메모리(50)에 저장된 데이터 신호를 불러들인다. 또한 메인 프로세서(20)의 제어하에 따라 상기 불러들인 응용 프로그램의 명령어를 수행하며, 상기 수행 결과에 따른 신호를 메인 프로세서(20)로 제공한다.
그러나 상기와 같이 구성되는 종래의 DSP 및 상기 DSP를 포함하는 시스템의 경우 다음과 같은 문제점이 있다.
먼저, 종래의 DSP는 그 동작시 일반적으로 소정의 메모리로부터 운영체제(Operating System)를 로딩하고 상기 운영 체제에 기반하여 전체의 응용 프로그램을 주관하는 특징을 가지나, 이 경우 실제 응용 프로그램이 수행되지 않는 동안에도 명령 대기상태에서 클록 신호 및 파워의 인가에 따른 전력 소모가 증가하게 되는 문제가 발생한다. 또한 응용 프로그램 코드를 저장하는 메모리부에 상기 응용 프로그램이 기록되고 나면, 이후 다른 응용처가 발생하는 경우에도 이에 대한 확장성에 불리한 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 핸드 쉐이크(Handshake) 방식의 인터페이스를 적용함으로써, 저전력을 소모하고 다른 응용처로의 확장성에 유리한 디지털 신호 프로세서 및 그 구동방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 하나 이상의 응용 프로그램을 수행하기 위한 디지털 신호 프로세서의 구동방법은, 외부로부터 응용 프로그램의 수행을 위한 요청신호를 입력받는 단계와, 상기 입력된 요청신 호에 대응하는 어드레스를 독출하는 단계와, 하나 이상의 응용 프로그램 코드가 기록된 프로그램 메모리로부터 상기 어드레스에 대응하는 응용 프로그램 코드를 독출하고, 상기 독출된 응용 프로그램 코드에 따라 요청된 응용 프로그램을 수행하는 단계 및 상기 응용 프로그램의 수행이 완료된 후, 응용 프로그램 수행이 완료되었다는 정보를 나타내는 종료신호를 외부로 출력하는 단계를 구비하는 것을 특징으로 한다.
한편 상기 구동방법은, 상기 응용 프로그램의 수행을 위한 요청신호를 입력받은 후, 프로세서의 리소스(resource) 상태를 확인하고 상기 응용 프로그램이 수행 가능한 경우 승인(Accept) 신호를 외부로 출력하는 단계를 더 구비할 수 있다.
바람직하게는, 상기 어드레스를 독출하는 단계는, 상기 프로그램 메모리에 기록된 응용 프로그램 코드 각각에 대응하는 어드레스가 저장된 레지스터가 구비되며, 상기 입력된 요청신호에 대응하는 어드레스를 상기 레지스터로부터 독출하는 것을 특징으로 한다.
또한 바람직하게는, 상기 응용 프로그램을 수행하는 단계는, 상기 독출된 어드레스를 DSP 코어로 로딩(loading)하는 단계와, 상기 DSP 코어로 로딩된 상기 어드레스를 프로그램 카운터로 이용하여, 상기 프로그램 카운터에 대응하는 상기 응용 프로그램 코드내의 명령어를 수행하는 단계를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 응용 프로그램 코드는, 해당 응용 프로그램의 동작을 종료하도록 하는 명령어를 포함하는 것을 특징으로 한다.
또한 바람직하게는, 상기 디지털 신호 프로세서는 N(N은 1 이상의 정수) 개 의 응용 프로그램을 수행하며, 상기 요청신호는, 상기 N 개의 응용 프로그램의 수행 요청을 위한 N 개의 핸드쉐이크(Handshake) 신호들 중 어느 하나의 신호인 것을 특징으로 한다.
한편, 상기 구동방법은, 상기 종료신호를 외부로 출력한 후 제1 기간동안 요청신호가 입력되지 않는 경우 클록 오프 모드로 전환하는 단계를 더 구비할 수 있다.
바람직하게는, 상기 구동방법은, 상기 클록 오프 모드가 제2 기간동안 유지되는 경우 파워 다운 모드로 전환하는 단계를 더 구비할 수 있다.
한편, 바람직하게는 상기 구동방법은, 외부와의 인터페이스를 통하여 각각 서로 다른 응용 프로그램을 수행하기 위한 N(N은 1 이상의 정수) 개의 핸드쉐이크(Handshake) 신호들을 상기 요청신호로서 입력받으며, 프로그램 메모리에는 상기 N 개 이상의 응용 프로그램 코드가 기록되고, 상기 각각의 요청신호에 대응하는 어드레스 값을 변경시킴으로써, 각각의 요청신호에 대응하여 수행되는 응용 프로그램을 가변하는 것을 특징으로 한다.
한편 본 발명의 일실시예에 따른 디지털 신호 프로세서 장치는, 외부와 핸드쉐이크(Handshake) 방식을 통해 신호를 송수신하는 핸드쉐이크 인터페이스부와, 프로그램 메모리에 기록된 하나 이상의 응용 프로그램 코드에 대응하는 어드레스 정보들을 저장하며, 상기 핸드세이크 인터페이스부를 통해 수신된 응용 프로그램의 수행 요청신호에 대응하는 어드레스 정보가 독출되는 어드레스 레지스터와, 상기 독출된 어드레스 정보에 대응하는 응용 프로그램 코드를 제공받아 상기 요청된 응 용 프로그램을 수행하는 DSP 코어 및 상기 핸드쉐이크 인터페이스부를 통해 입력된 신호에 기반하여 응용 프로그램이 수행되도록 DSP 장치에 구비되는 내부회로를 제어하는 DSP 컨트롤러를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 DSP 컨트롤러는, 상기 종료신호를 외부로 출력한 후 제1 기간동안 응용 프로그램 수행을 위한 요청신호가 입력되지 않는 경우, DSP 장치를 클록 오프 모드로 전환하도록 제어하는 전원모드 제어부를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 전원모드 제어부는, 상기 클록 오프 모드가 제2 기간동안 유지되는 경우, DSP 장치를 파워 다운 모드로 전환하도록 제어하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 디지털 신호 프로세서(Digital Signal Processor, DSP) 장치를 나타내는 블록도이다. 도시된 바와 같이 상기 디지털 신호 프로세서 장치(100, 이하 DSP 장치)는, 핸드쉐이크 인터페이스부(110), DSP 컨트롤러(120), 어드레스 레지스터(130), 레지스터 인터페이스(140) 및 DSP 코어(150)를 구비할 수 있다.
상기 핸드쉐이크 인터페이스부(110)는, DSP 장치(100)의 구동을 위하여 필요한 신호들을 핸드쉐이크 방식에 따라 외부와 송수신한다. 즉, 외부와 핸드쉐이크 인터페이스부(110) 사이에서 송수신되는 핸드쉐이크 신호(H/S Signal)는, DSP 장치(100)가 소정의 응용 프로그램을 수행하도록 요청하는 요청신호, 상기 요청신호를 수신한 후 DSP 장치의 리소스(Resource) 상태에 따라 상기 요청된 응용 프로그램이 수행 가능한 경우 상기 요청을 승인하는 승인신호, 및 상기 응용 프로그램이 정상적으로 동작 완료한 경우 외부로 전송되는 종료신호를 포함할 수 있다.
DSP 컨트롤러(120)는 DSP 장치(100)에 구비되는 각종 내부 회로들을 제어한다. 먼저, DSP 컨트롤러(120)는, 핸드쉐이크 인터페이스부(110)로부터 특정한 응용 프로그램에 대한 요청신호가 입력되면, DSP 장치의 리소스(Resource) 상태를 판단하고, 상기 응용 프로그램 수행이 가능한 경우에 핸드쉐이크 인터페이스부(110)를 통해 외부로 승인신호를 출력하도록 제어한다.
또한 DSP 컨트롤러(120)는, 수신된 요청신호에 따른 응용 프로그램을 수행하기 위하여, 상기 요청신호에 대응하는 어드레스를 어드레스 레지스터(130)로부터 독출한다. 독출된 어드레스는 DSP 코어(150)로 제공되며 DSP 코어(150)는 상기 어드레스에 따라 응용 프로그램을 수행한다. DSP 코어(150)에서 해당 응용 프로그램의 수행이 완료되면, DSP 컨트롤러(120)는, 해당 응용 프로그램 수행이 완료되었다는 정보를 나타내는 종료신호가 외부로 출력되도록 제어한다.
상술하였던 바와 같이 상기 DSP 컨트롤러(120)는 DSP 장치(100)에 구비되는 각종 내부 회로들을 제어하며, 특히 DSP 장치(100)의 전원모드의 제어를 위한 전원모드 제어부(121)를 포함할 수 있다. 상기 전원모드 제어부(121)는, DSP 장치(100)의 동작 유무 상태에 따라 전원모드를 일반모드로 할지 또는 클록 오프모드로 할지 또는 파워 다운모드로 할지를 제어할 수 있다.
일예로서, DSP 코어(150)에서 요청신호에 대응하는 응용 프로그램이 수행 완료됨에 따라 종료신호를 외부로 출력한 경우, 상기 종료신호를 외부로 출력한 후 소정 시간의 제1 기간동안 또 다른 응용 프로그램 수행을 위한 요청신호가 입력되지 않는 경우, 전원모드 제어부(121)는 DSP 장치(100)를 클록 오프모드로 전환시킬 수 있다. 상기 클록 오프모드의 일예로서, DSP 코어(150)로 소정의 클록신호가 제공되는 것을 차단할 수 있다. 클록 신호 등의 제공을 차단하는 것은 스위치(미도시) 등으로 간단하게 구현될 수 있으며, 상기와 같은 전원 모드의 제어에 따라 DSP 장치(100)에서의 전력 소모를 절감할 수 있다.
또한 DSP 장치(100)의 전원 모드가 클록 오프모드로 전환된 후, 상기 클록 오프모드가 소정 시간의 제2 기간동안 유지되는 경우, 전원모드 제어부(121)는 DSP 장치(100)를 파워 다운모드로 전환시킬 수 있다. 상기 파워 다운모드의 일예로서, DSP 장치(100)의 핸드쉐이크 인터페이스부(110)와 상기 인터페이싱과 관련된 DSP 컨트롤러(120)로만 파워가 인가되도록 하며, DSP 코어(150) 및 기타 내부회로 등으로 제공되는 파워를 차단할 수 있다. 이에 따라 DSP 장치(100)에서의 전력 소모를 더욱 절감할 수 있다.
한편, DSP 장치(100)의 내부 또는 외부에는, 상기 DSP 장치(100)에서 수행될 하나 이상의 응용 프로그램 코드를 저장하는 프로그램 메모리(미도시)가 구비된다. 상기 프로그램 메모리에 복수 개의 응용 프로그램 코드가 기록된 경우, 어드레스 레지스터(130)에는 각각의 응용 프로그램에 대응하는 어드레스가 저장된다. 일예로서 DSP 장치(100)에서 처리되는 응용 프로그램은 그 응용처에 따라 몇 가지 정도로 제한될 수 있는데, DSP 장치(100)에서 처리되는 응용 프로그램이 N 개(N은 1 이상의 정수)인 경우, 어드레스 레지스터(130)에는 N 개의 응용 프로그램 각각에 대응하는 어드레스가 저장된다. 어드레스 레지스터(130)에 저장되는 N 개의 어드레스들 중에서, 핸드쉐이크 인터페이스부(110)를 통해 수신된 응용 프로그램의 수행 요청신호에 대응하는 어느 하나의 어드레스가 독출된다.
레지스터 인터페이스(140)는 어드레스 레지스터(130)가 DSP 장치(100)의 외부에서 제어될 수 있도록, 상기 어드레스 레지스터(130)와 외부와의 신호 송수신을 위해 구비된다. 일예로서 소정의 제어신호(CON)가 레지스터 인터페이스(140)를 통해 어드레스 레지스터(130)로 제공됨으로써, 어드레스 레지스터(130)에 저장되는 어드레스 값을 변환시킬 수 있다.
일예로서, DSP 장치(100)가 핸드쉐이크 인터페이스부(110)를 통하여 각각 서로 다른 응용 프로그램을 수행하기 위한 N 개의 핸드쉐이크(Handshake) 신호들(즉, N 개의 요청신호들)을 입력받으며, 프로그램 메모리에는 N 개 이상의 응용 프로그램 코드가 기록된 경우, 상기 제어신호(CON)에 의하여 어드레스 레지스터(130)에 저장된 어드레스 값을 변환시킴으로써, 상기 요청신호에 대응하여 수행되는 응용 프로그램이 가변토록 할 수 있다. 이에 따라 다양한 응용 프로그램 코드를 프로그 램 메모리에 기록해 둔 후에, 어드레스 레지스터(130)에 저장되는 어드레스 값을 DSP 장치(100)의 응용처에 따라 가변함으로써, DSP 장치(100)의 확장성 면에서 유리하도록 할 수 있다.
한편, DSP 코어(150)는 프로그램 메모리에 기록된 응용 프로그램 코드와 소정의 데이터 메모리에 저장된 데이터를 이용하여 실제 응용 프로그램을 수행한다. DSP 컨트롤러(120)는 어드레스 레지스터(130)로부터 독출된 어드레스를 DSP 코어(150)로 로딩(loading)하며, DSP 코어(150)는 상기 어드레스를 입력받아 이를 프로그램 카운터로 이용한다. 바람직하게는 상기 어드레스는 해당 응용 프로그램 코드의 시작(start) 어드레스로서, DSP 코어(150)는 상기 시작 어드레스에서 시작하여 프로그램 카운터 각각에 대응하는 명령어들을 불러들이며, 상기 명령어들을 수행함으로써 상기 응용 프로그램을 수행한다.
응용 프로그램 코드들 각각에는 해당 응용 프로그램의 동작을 종료하도록 하는 명령어를 포함할 수 있다. DSP 코어(150)가 수신된 요청신호에 대응하는 응용 프로그램을 수행하는 도중 상기 해당 응용 프로그램의 동작을 종료하도록 하는 명령어를 수행하면, 프로그램 종료와 함께 이에 대한 정보를 DSP 컨트롤러(120)로 제공한다. DSP 컨트롤러(120)는 상기 정보를 이용하여 핸드쉐이크 인터페이스부(110)를 통해 종료신호가 외부로 출력되도록 제어한다.
상기와 같이 구성되는 본 발명의 일실시예에 따른 DSP 장치(100)의 구체적인 동작을 도 3을 참조하여 설명하면 다음과 같다.
도 3은 도 2의 DSP 장치의 응용 프로그램 수행을 위한 일련의 동작을 나타내 는 블록도이다. 도 2에 도시된 DSP 장치(100)의 일부로서, 핸드쉐이크 인터페이스부(110), DSP 컨트롤러(120), 어드레스 레지스터(130) 및 DSP 코어(150)가 도시된다.
DSP 장치(100)의 핸드쉐이크 인터페이스부(110)는, 핸드쉐이크 인터페이스 방식에 따른 신호를 제공하는 외부의 마스터(Master)와 전기적으로 연결될 수 있다. 상기 마스터(Master)는 입력키(Input key) 조작 또는 인터럽트(Interrupt) 등에 의해 발생된 신호에 기반하여 상기 핸드쉐이크 신호를 발생할 수 있다.
DSP 장치(100)가 그 응용처에 따라 N 가지의 응용 프로그램을 수행하도록 하기 위하여, 핸드쉐이크 인터페이스부(110)는 N 개의 요청신호(Req), N 개의 승인신호(Acc) 및 N 개의 종료신호(Ack)의 송수신을 위한 포트를 구비할 수 있다. 도시된 바와 같이 핸드쉐이크 인터페이스부(110)는, 제1 응용 프로그램을 수행하기 위한 핸드쉐이크 신호들(Req0, Acc0, Ack0), 제2 응용 프로그램을 수행하기 위한 핸드쉐이크 신호들(Req1, Acc1, Ack1) 내지 제N 응용 프로그램을 수행하기 위한 핸드쉐이크 신호들(Req(N-1), Acc(N-1), Ack(N-1))을 외부와 송수신할 수 있다. 편의상 핸드쉐이크 신호들(Req0, Acc0, Ack0)을 송수신하기 위한 외부의 로직을 마스터 0(Master0)으로 지칭한다.
도시된 바와 같이 핸드쉐이크 인터페이스부(110)와 DSP 컨트롤러(120)는 복수의 라인을 통해 전기적으로 연결될 수 있다. 상기 복수의 라인을 통하여 요청신호(Req), 승인신호(Acc) 및 종료신호(Ack)를 서로 송수신한다. 도시되지는 않았으나 상기 송수신되는 신호들이 N 가지의 응용 프로그램들 중 어떠한 응용 프로그램 에 대응하는 신호인지를 나타내는 정보가 상기 라인을 통하여 전송될 수 있다.
DSP 장치(100)가 제1 응용 프로그램을 수행하도록, 마스터 0(Master0)로부터 요청신호(Req0)가 제공되면, DSP 컨트롤러(120)는 핸드쉐이크 인터페이스부(110)를 통하여 상기 요청신호(Req0)를 입력받는다. 상기 요청신호(Req0)가 입력되면, DSP 장치(100)의 리소스(resource) 상태를 확인하고, 상기 응용 프로그램이 수행 가능한 경우 승인(Acc0) 신호가 핸드쉐이크 인터페이스부(110)를 통하여 외부로 출력되도록 제어한다.
입력된 요청신호(Req0)에 따라 응용 프로그램을 수행하기 위하여, 상기 요청신호(Req0)에 대응하는 어드레스(Address0)가 어드레스 레지스터(130)부터 독출된다. 독출된 어드레스(Address0)는 DSP 코어(150)로 제공되며, DSP 코어(150)는 상기 어드레스(Address0)를 이용하여 프로그램 메모리(미도시)에 기록된 응용 프로그램 코드(Program Code)를 독출하고 이를 불러들인다. DSP 코어(150)는 독출된 응용 프로그램 코드(Program Code) 및 데이터(Data)를 이용하여 해당 응용 프로그램을 수행한다.
DSP 코어(150)로 상기 어드레스(Address0)가 로딩되면, DSP 코어(150)는 로딩된 어드레스(Address0)를 프로그램 카운터로 이용한다. 바람직하게는 상기 로딩된 어드레스(Address0)는, 프로그램 메모리에 기록된 제1 응용 프로그램 코드의 시작 어드레스에 대응한다. 각각의 응용 프로그램 코드는 복수의 명령어들을 포함할 수 있다. DSP 코어(150)는 프로그램 카운터를 업카운트(up-count)하는 등의 방식에 따라, 각각의 프로그램 카운터에 대응하는 제1 응용 프로그램 코드 내의 복수의 명 령어를 수행한다.
해당 응용 프로그램의 수행이 완료되면, DSP 코어(150)는 응용 프로그램 수행이 완료되었다는 정보를 DSP 컨트롤러(120)로 제공하며, DSP 컨트롤러(120)는 상기 정보에 기반하여 종료신호(Ack0)가 핸드쉐이크 인터페이스부(110)를 통하여 외부로 출력되도록 제어한다. 도 4에는 프로그램 메모리에 기록된 하나 이상의 응용 프로그램 코드가 도시되며, 도시된 바와 같이 각각의 응용 프로그램 코드에는 해당 응용 프로그램 동작의 종료를 위한 명령어(END_OF_Program)를 포함할 수 있다. DSP 코어(150)는 상기 명령어(END_OF_Program)를 수행하게 되면, 상기 정보를 DSP 컨트롤러(120)로 제공하게 된다.
한편 도시되지는 않았으나, 상술하였던 바와 같이 종료신호(Ack0)를 외부로 출력한 후 소정 시간 동안 또 다른 요청신호가 DSP 장치(100)로 입력되지 않는 경우, DSP 컨트롤러(120)는 DSP 장치(100)를 클록 오프모드로 전환시킬 수 있다. 또한 DSP 장치(100)가 클록 오프모드로 전환된 후 소정 시간 동안 요청신호가 입력되지 않아 상기 클록 오프모드가 계속 유지되는 경우, DSP 컨트롤러(120)는 DSP 장치(100)를 파워 다운 모드로 전환할 수 있다.
도 5는 본 발명의 일실시예에 따른 디지털 신호 프로세서의 구동방법을 나타내는 플로우차트이다.
도시된 바와 같이 소정의 응용 프로그램의 수행을 위하여 DSP 장치로 요정신호가 입력된다(S11). 상기 요청신호가 입력되면 DSP 장치의 리소스(resource) 상태를 확인하고 상기 응용 프로그램이 수행 가능한 경우 승인신호를 외부로 출력하는 단계가 수행된다(S12).
DSP 장치의 내부 또는 외부에는 하나 이상의 응용 프로그램의 코드를 기록한 프로그램 메모리가 구비되며, DSP 장치에는 상기 프로그램 메모리에 기록된 하나 이상의 응용 프로그램 각각에 대응하는 어드레스가 저장된 레지스터가 구비된다. 소정의 응용 프로그램의 수행을 위한 요청신호가 입력됨에 따라, 상기 요청신호에 대응하는 어드레스가 상기 레지스터로부터 독출되는 단계가 수행된다(S13).
DSP 장치에 구비되는 DSP 코어는 상기 독출된 어드레스를 수신하고, 상기 어드레스에 대응하여 프로그램 메모리로부터 응용 프로그램 코드를 독출하여 불러들인다(S14). DSP 코어는 상기 응용 프로그램 코드 및 필요한 데이터를 이용하여 해당 응용 프로그램을 수행한다(S15).
DSP 코어가 상기 응용 프로그램을 수행하는 도중 프로그램의 동작을 종료하도록 하는 명령어를 수행하게 되면, 해당 응용 프로그램을 종료함과 함께 이에 대한 정보를 발생한다. DSP 장치의 컨트롤러는 상기 정보를 이용하여 요청된 응용 프로그램이 종료되었음을 나타내는 종료신호를 외부로 출력한다(S16).
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명에 따른 디지털 신호 프로세서 및 그 구동방법에 따르면, DSP 장치에서 수행 가능한 응용 프로그램을 용이하게 가변할 수 있어 확장성 측면에서 유리하며, 동작 상태에 따라 전원모드를 전환함으로써 전력 소모를 절감할 수 있는 효과가 있다.

Claims (16)

  1. 하나 이상의 응용 프로그램을 수행하기 위한 디지털 신호 프로세서(Digital Signal Processor, DSP)를 구동하는 방법에 있어서,
    외부로부터 응용 프로그램의 수행을 위한 요청신호를 입력받는 단계;
    상기 입력된 요청신호에 대응하는 어드레스를 독출하는 단계;
    하나 이상의 응용 프로그램 코드가 기록된 프로그램 메모리로부터 상기 어드레스에 대응하는 응용 프로그램 코드를 독출하고, 상기 독출된 응용 프로그램 코드에 따라 요청된 응용 프로그램을 수행하는 단계; 및
    상기 응용 프로그램의 수행이 완료된 후, 응용 프로그램 수행이 완료되었다는 정보를 나타내는 종료신호를 외부로 출력하는 단계를 구비하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  2. 제1항에 있어서,
    상기 응용 프로그램의 수행을 위한 요청신호를 입력받은 후, 프로세서의 리소스(resource) 상태를 확인하고 상기 응용 프로그램이 수행 가능한 경우 승인(Accept) 신호를 외부로 출력하는 단계를 더 구비하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  3. 제2항에 있어서, 상기 어드레스를 독출하는 단계는,
    상기 프로그램 메모리에 기록된 응용 프로그램 코드 각각에 대응하는 어드레스가 저장된 레지스터가 구비되며, 상기 입력된 요청신호에 대응하는 어드레스를 상기 레지스터로부터 독출하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  4. 제3항에 있어서, 상기 응용 프로그램을 수행하는 단계는,
    상기 독출된 어드레스를 DSP 코어로 로딩(loading)하는 단계;
    상기 DSP 코어로 로딩된 상기 어드레스를 프로그램 카운터로 이용하여, 상기 프로그램 카운터에 대응하는 상기 응용 프로그램 코드내의 명령어를 수행하는 단계를 구비하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  5. 제1항에 있어서,
    상기 응용 프로그램 코드는, 해당 응용 프로그램의 동작을 종료하도록 하는 명령어를 포함하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  6. 제1항에 있어서,
    상기 디지털 신호 프로세서는 N(N은 1 이상의 정수) 개의 응용 프로그램을 수행하며,
    상기 요청신호는, 상기 N 개의 응용 프로그램의 수행 요청을 위한 N 개의 핸드쉐이크(Handshake) 신호들 중 어느 하나의 신호인 것을 특징으로 하는 디지털 신 호 프로세서의 구동방법.
  7. 제1항에 있어서,
    상기 종료신호를 외부로 출력한 후 제1 기간동안 요청신호가 입력되지 않는 경우 클록 오프 모드로 전환하는 단계를 더 구비하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  8. 제7항에 있어서,
    상기 클록 오프 모드가 제2 기간동안 유지되는 경우 파워 다운 모드로 전환하는 단계를 더 구비하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  9. 제1항에 있어서,
    외부와의 인터페이스를 통하여 각각 서로 다른 응용 프로그램을 수행하기 위한 N(N은 1 이상의 정수) 개의 핸드쉐이크(Handshake) 신호들을 상기 요청신호로서 입력받으며, 프로그램 메모리에는 상기 N 개 이상의 응용 프로그램 코드가 기록되고,
    상기 각각의 요청신호에 대응하는 어드레스 값을 변경시킴으로써, 각각의 요청신호에 대응하여 수행되는 응용 프로그램을 가변하는 것을 특징으로 하는 디지털 신호 프로세서의 구동방법.
  10. 하나 이상의 응용 프로그램을 수행하기 위한 디지털 신호 프로세서(Digital Signal Processor, DSP) 장치에 있어서,
    외부와 핸드쉐이크(Handshake) 방식을 통해 신호를 송수신하는 핸드쉐이크 인터페이스부;
    프로그램 메모리에 기록된 하나 이상의 응용 프로그램 코드에 대응하는 어드레스 정보들을 저장하며, 상기 핸드세이크 인터페이스부를 통해 수신된 응용 프로그램의 수행 요청신호에 대응하는 어드레스 정보가 독출되는 어드레스 레지스터;
    상기 독출된 어드레스 정보에 대응하는 응용 프로그램 코드를 제공받아 상기 요청된 응용 프로그램을 수행하는 DSP 코어; 및
    상기 핸드쉐이크 인터페이스부를 통해 입력된 신호에 기반하여 응용 프로그램이 수행되도록 DSP 장치에 구비되는 내부회로를 제어하는 DSP 컨트롤러를 구비하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  11. 제10항에 있어서, 상기 어드레스 레지스터는,
    상기 프로그램 메모리에 기록된 N(N은 1 이상의 정수) 개의 응용 프로그램 코드에 대하여, 각각의 응용 프로그램 코드의 시작(start) 어드레스를 저장하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  12. 제10항에 있어서, 상기 DSP 컨트롤러는,
    상기 응용 프로그램의 수행을 위한 요청신호를 입력받은 후, 프로세서의 리 소스(resource) 상태를 확인하고 상기 응용 프로그램이 수행 가능한 경우 승인(Accept) 신호가 외부로 출력되도록 제어하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  13. 제12항에 있어서, 상기 DSP 컨트롤러는,
    상기 DSP 코어가 상기 응용 프로그램의 수행을 완료한 경우, 해당 응용 프로그램 수행이 완료되었다는 정보를 나타내는 종료신호가 외부로 출력되도록 제어하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  14. 제13항에 있어서, 상기 핸드쉐이크 인터페이스부는,
    N 개(N 은 1 이상의 정수)의 응용 프로그램 각각에 대응하는 N 개의 요청신호, 승인신호 및 완료신호를 외부와 송수신하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  15. 제13항에 있어서, 상기 DSP 컨트롤러는,
    상기 종료신호를 외부로 출력한 후 제1 기간동안 응용 프로그램 수행을 위한 요청신호가 입력되지 않는 경우, DSP 장치를 클록 오프 모드로 전환하도록 제어하는 전원모드 제어부를 구비하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
  16. 제15항에 있어서, 상기 전원모드 제어부는,
    상기 클록 오프 모드가 제2 기간동안 유지되는 경우, DSP 장치를 파워 다운모드로 전환하도록 제어하는 것을 특징으로 하는 디지털 신호 프로세서 장치.
KR1020070007946A 2007-01-25 2007-01-25 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 Expired - Fee Related KR100825816B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070007946A KR100825816B1 (ko) 2007-01-25 2007-01-25 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법
US12/010,140 US20080183904A1 (en) 2007-01-25 2008-01-22 Digital signal processor using handshake interfacing and operating method thereof
JP2008015159A JP2008181524A (ja) 2007-01-25 2008-01-25 ハンドシェークインターフェース方式を利用したデジタル信号プロセッサ及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007946A KR100825816B1 (ko) 2007-01-25 2007-01-25 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR100825816B1 true KR100825816B1 (ko) 2008-04-29

Family

ID=39572795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007946A Expired - Fee Related KR100825816B1 (ko) 2007-01-25 2007-01-25 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법

Country Status (3)

Country Link
US (1) US20080183904A1 (ko)
JP (1) JP2008181524A (ko)
KR (1) KR100825816B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893703B2 (ja) 2008-07-11 2012-03-07 トヨタ自動車株式会社 蓄電装置の劣化表示システムおよび蓄電装置の劣化表示方法
US9998545B2 (en) * 2011-04-02 2018-06-12 Open Invention Network, Llc System and method for improved handshake protocol
US12314208B2 (en) * 2023-03-21 2025-05-27 Huawei Technologies Co., Ltd. Systems, apparatuses, methods, and non-transitory computer-readable storage devices for de-serializing and serializing data transmission

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289149A (ja) 1997-04-11 1998-10-27 Mitsubishi Electric Corp メモリアクセス装置
US20050216702A1 (en) 2004-03-26 2005-09-29 Paolucci Pier S Dual-processor complex domain floating-point DSP system on chip
KR100532417B1 (ko) 2003-01-21 2005-11-30 삼성전자주식회사 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
US5721945A (en) * 1996-05-06 1998-02-24 Advanced Micro Devices Microprocessor configured to detect a DSP call instruction and to direct a DSP to execute a routine corresponding to the DSP call instruction
US6044453A (en) * 1997-09-18 2000-03-28 Lg Semicon Co., Ltd. User programmable circuit and method for data processing apparatus using a self-timed asynchronous control structure
US6134605A (en) * 1998-04-15 2000-10-17 Diamond Multimedia Systems, Inc. Redefinable signal processing subsystem
US6041400A (en) * 1998-10-26 2000-03-21 Sony Corporation Distributed extensible processing architecture for digital signal processing applications
JP2003167751A (ja) * 2001-04-24 2003-06-13 Ricoh Co Ltd プロセッサ処理方法およびプロセッサシステム
US6597620B1 (en) * 2001-07-18 2003-07-22 Advanced Micro Devices, Inc. Storage circuit with data retention during power down

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289149A (ja) 1997-04-11 1998-10-27 Mitsubishi Electric Corp メモリアクセス装置
KR100532417B1 (ko) 2003-01-21 2005-11-30 삼성전자주식회사 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법
US20050216702A1 (en) 2004-03-26 2005-09-29 Paolucci Pier S Dual-processor complex domain floating-point DSP system on chip

Also Published As

Publication number Publication date
US20080183904A1 (en) 2008-07-31
JP2008181524A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
WO2015138949A1 (en) Systems and methods for supporting demand paging for subsystems in a portable computing environment with restricted memory resources
US9990317B2 (en) Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write
JP2009514084A (ja) リセット装置を具えたデータ処理装置
KR100825816B1 (ko) 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법
US20090276613A1 (en) Method of sharing basic input output system, and blade server and computer using the same
KR100678023B1 (ko) 이동통신 단말기의 부팅시간 단축 방법
CN110928574A (zh) 微控制器、中断处理芯片、设备及中断处理方法
KR20070112660A (ko) 전원관리장치 및 그 방법
JP4609113B2 (ja) プロセッサ
KR101239272B1 (ko) 하드웨어 프리페치 어드레스 및 산술 연산 값을 계산하기 위한 듀얼 함수 가산기
CN108762458A (zh) 一种同时实现电路通断控制和电压转换的方法及装置
CN106354556A (zh) 一种音频传输方法及电子装置
US7984204B2 (en) Programmable direct memory access controller having pipelined and sequentially connected stages
JP5017784B2 (ja) プロセッサ及びこのプロセッサ適用される割込み処理制御方法
CN112988638B (zh) 一种键盘接口复用方法和电子设备
JP4389797B2 (ja) プロセッサおよび情報処理方法
US8782648B2 (en) Information processing system and related method thereof
CN116048239A (zh) 一种控制方法及芯片
JP2000040028A (ja) Ｃｐｕ制御によるｄｓｐプログラム領域の拡張方式
CN116361079A (zh) 堆栈切换方法、堆栈切换装置、处理器以及存储介质
JPH0876876A (ja) マイクロプロセッサのクロック供給制御回路
KR101267221B1 (ko) 시스템온칩 및 이의 구동방법
CN117519633A (zh) Gpu多路hdmi音频同步输出方法、装置及存储介质
KR100833800B1 (ko) 멀티미디어 칩의 바이패스 모드 구현 방법
JP2005316545A (ja) 演算処理システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070125

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 4

End annual number: 4

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20120402

Start annual number: 5

End annual number: 5

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20140331

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160309