JP2003167751A - プロセッサ処理方法およびプロセッサシステム - Google Patents
プロセッサ処理方法およびプロセッサシステムInfo
- Publication number
- JP2003167751A JP2003167751A JP2001402073A JP2001402073A JP2003167751A JP 2003167751 A JP2003167751 A JP 2003167751A JP 2001402073 A JP2001402073 A JP 2001402073A JP 2001402073 A JP2001402073 A JP 2001402073A JP 2003167751 A JP2003167751 A JP 2003167751A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- dsp
- processor
- processing request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 ＤＳＰによる処理のバラエティを増やすこ
と。 【解決手段】 ＣＰＵ１０と、ＣＰＵ１０に接続するＲ
ＯＭ２０と、プログラムを格納するメモリ部５０および
プログラムに従ってデータを処理するプロセッサ部４０
を有するＤＳＰ３０と、を備えるプロセッサシステム１
００に適用するプロセッサ処理方法であって、ＲＯＭ２
０は、複数のプログラムとプログラムの処理に必要なパ
ラメータとを格納し、ＣＰＵ１０は、電源投入時にＤＳ
Ｐ用の初期プログラムをＲＯＭ２０からＤＳＰのメモリ
部５０に投入し、以降は、外部から処理要求が来る毎に
処理要求に応じたプログラムと必要なパラメータとをＲ
ＯＭ２０からメモリ部５０に転送し、ＤＳＰ３０は、転
送されたプログラムとパラメータに基づいてプロセッサ
部４０でデータを処理して外部へ出力する。
と。 【解決手段】 ＣＰＵ１０と、ＣＰＵ１０に接続するＲ
ＯＭ２０と、プログラムを格納するメモリ部５０および
プログラムに従ってデータを処理するプロセッサ部４０
を有するＤＳＰ３０と、を備えるプロセッサシステム１
００に適用するプロセッサ処理方法であって、ＲＯＭ２
０は、複数のプログラムとプログラムの処理に必要なパ
ラメータとを格納し、ＣＰＵ１０は、電源投入時にＤＳ
Ｐ用の初期プログラムをＲＯＭ２０からＤＳＰのメモリ
部５０に投入し、以降は、外部から処理要求が来る毎に
処理要求に応じたプログラムと必要なパラメータとをＲ
ＯＭ２０からメモリ部５０に転送し、ＤＳＰ３０は、転
送されたプログラムとパラメータに基づいてプロセッサ
部４０でデータを処理して外部へ出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、プロセッサ処理方
法およびプロセッサシステムに関し、特に、ＤＳＰとＣ
ＰＵとを有するプロセッサシステムおよびそのプロセッ
サシステムに適用するプロセッサ処理方法に関する。
法およびプロセッサシステムに関し、特に、ＤＳＰとＣ
ＰＵとを有するプロセッサシステムおよびそのプロセッ
サシステムに適用するプロセッサ処理方法に関する。
【０００２】
【従来の技術】従来、データ処理などの信号処理に関し
て、汎用ＣＰＵを用いるやり方や、特定用途向けに特化
したＡＳＩＣを用いるやり方がある。ＡＳＩＣを設計す
ることにより、スピード的にもコスト的にも汎用ＣＰＵ
よりもパフォーマンスを上げることができる。
て、汎用ＣＰＵを用いるやり方や、特定用途向けに特化
したＡＳＩＣを用いるやり方がある。ＡＳＩＣを設計す
ることにより、スピード的にもコスト的にも汎用ＣＰＵ
よりもパフォーマンスを上げることができる。
【０００３】また、この様なコア組み込み型ＩＣの普及
に伴なって、ＡＳＩＣよりも広い分野に対応できる製
品、たとえば、音楽チップや画像処理チップなどとして
デジタルシグナルプロセッサ（以降ＤＳＰ）が使用され
始めてきている。ＤＳＰは基本的に内部に信号処理部
（プロセッサ部）とそれを動作させるプログラム格納部
（メモリ）から構成され、ハードおよびソフトウェアの
両面を持つミドルウェアとして位置付けられる。
に伴なって、ＡＳＩＣよりも広い分野に対応できる製
品、たとえば、音楽チップや画像処理チップなどとして
デジタルシグナルプロセッサ（以降ＤＳＰ）が使用され
始めてきている。ＤＳＰは基本的に内部に信号処理部
（プロセッサ部）とそれを動作させるプログラム格納部
（メモリ）から構成され、ハードおよびソフトウェアの
両面を持つミドルウェアとして位置付けられる。
【０００４】ここで、ＤＳＰを取り巻くシステムについ
て説明する。図５６はＤＳＰシステムの構成を示す説明
図である。Ｈｏｓｔ−ＣＰＵ１０（以下ＣＰＵ１０）
は、上流処理１１および下流処理１２に必要な設定、た
とえばｂｏｏｔ処理を行ない、また、ＤＳＰ３０にはプ
ログラムのダウンロード（転送）をおこなう。上流処理
１１はＣＰＵ１０から設定を受け取り、処理要求があっ
たときには、必要な動作をおこなってＤＳＰ３０へ信号
を出す。下流処理１２はＣＰＵ１０より設定を受け取
り、ＤＳＰ３０から信号を受け取って必要な動作をおこ
なう。
て説明する。図５６はＤＳＰシステムの構成を示す説明
図である。Ｈｏｓｔ−ＣＰＵ１０（以下ＣＰＵ１０）
は、上流処理１１および下流処理１２に必要な設定、た
とえばｂｏｏｔ処理を行ない、また、ＤＳＰ３０にはプ
ログラムのダウンロード（転送）をおこなう。上流処理
１１はＣＰＵ１０から設定を受け取り、処理要求があっ
たときには、必要な動作をおこなってＤＳＰ３０へ信号
を出す。下流処理１２はＣＰＵ１０より設定を受け取
り、ＤＳＰ３０から信号を受け取って必要な動作をおこ
なう。
【０００５】なお、上流処理、下流処理はそれぞれシス
テム外部で信号を処理する処理部を包括的に表現したも
のであり、特に処理内容や構成が限定されるものではな
い。ＤＳＰ３０はＣＰＵ１０よりプログラムをダウンロ
ードされ、上流処理１１より信号を受け取って、ダウン
ロードされたプログラムにそって信号処理を行ない、下
流処理１２へ処理された信号を出力する。
テム外部で信号を処理する処理部を包括的に表現したも
のであり、特に処理内容や構成が限定されるものではな
い。ＤＳＰ３０はＣＰＵ１０よりプログラムをダウンロ
ードされ、上流処理１１より信号を受け取って、ダウン
ロードされたプログラムにそって信号処理を行ない、下
流処理１２へ処理された信号を出力する。
【０００６】図５７は、ＣＰＵ１０とＤＳＰ３０の構成
の一例を示した説明図である。ＣＰＵ１０は内部に制御
プログラムを格納したＲＯＭを持ち、このＲＯＭ内にＤ
ＳＰ３０にダウンロードするプログラムを格納してい
る。ＣＰＵ１０がＤＳＰ３０にダウンロードをおこなう
のは、電源投入時のＢｏｏｔ処理時や、リセット命令終
了後である。
の一例を示した説明図である。ＣＰＵ１０は内部に制御
プログラムを格納したＲＯＭを持ち、このＲＯＭ内にＤ
ＳＰ３０にダウンロードするプログラムを格納してい
る。ＣＰＵ１０がＤＳＰ３０にダウンロードをおこなう
のは、電源投入時のＢｏｏｔ処理時や、リセット命令終
了後である。
【０００７】図５８は、ＣＰＵ１０による設定処理の流
れを示した説明図である。ＣＰＵ１０は、図に示した手
順でＣＰＵ１０のＲＯＭ内のＤＳＰプログラム格納エリ
アの内容をＤＳＰ３０のメモリ部へ投入する。ＤＳＰ３
０は、図５７に示したように、実際の信号入力／信号処
理／信号出力をおこなうプロセッサ部４０と、プロセッ
サの動作を決定するプログラムを内蔵するためのメモリ
部５０より構成され、メモリ部５０にダウンロードされ
たプログラムに従って、処理をおこなっていく。
れを示した説明図である。ＣＰＵ１０は、図に示した手
順でＣＰＵ１０のＲＯＭ内のＤＳＰプログラム格納エリ
アの内容をＤＳＰ３０のメモリ部へ投入する。ＤＳＰ３
０は、図５７に示したように、実際の信号入力／信号処
理／信号出力をおこなうプロセッサ部４０と、プロセッ
サの動作を決定するプログラムを内蔵するためのメモリ
部５０より構成され、メモリ部５０にダウンロードされ
たプログラムに従って、処理をおこなっていく。
【０００８】図５９は、図５６に示したのシステムが実
際に動作するシーケンスを示した説明図である。まず、
電源立ち上げ時に、外部からＣＰＵ１０へ立ち上げ要求
が通知される。ＣＰＵ１０は立ち上げ通知を受けて、Ｄ
ＳＰ３０、上流処理１１、および、下流処理１２へとＢ
ｏｏｔ処理を行ない、次に各部品へと設定をおこなって
いく。図はＤＳＰ３０のみへの設定を示しており、ＣＰ
Ｕ１０より処理設定、すなわちＤＳＰ１０に対するプロ
グラムのダウンロードをおこなう。
際に動作するシーケンスを示した説明図である。まず、
電源立ち上げ時に、外部からＣＰＵ１０へ立ち上げ要求
が通知される。ＣＰＵ１０は立ち上げ通知を受けて、Ｄ
ＳＰ３０、上流処理１１、および、下流処理１２へとＢ
ｏｏｔ処理を行ない、次に各部品へと設定をおこなって
いく。図はＤＳＰ３０のみへの設定を示しており、ＣＰ
Ｕ１０より処理設定、すなわちＤＳＰ１０に対するプロ
グラムのダウンロードをおこなう。
【０００９】プログラムのダウンロードが終了すると、
ＤＳＰ３０は入力信号待機状態となり、設定完了の返答
をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理１１へ処理
開始の準備ＯＫを通知する。上流処理１１はＤＳＰ３０
へ処理信号を随時送り、ＤＳＰ３０は受け取った信号を
処理して下流処理１２へ送る。
ＤＳＰ３０は入力信号待機状態となり、設定完了の返答
をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理１１へ処理
開始の準備ＯＫを通知する。上流処理１１はＤＳＰ３０
へ処理信号を随時送り、ＤＳＰ３０は受け取った信号を
処理して下流処理１２へ送る。
【００１０】このように、ＤＳＰを用いることにより、
ハードウェア部分を汎用性ある構成にして、ハードウェ
アにそったプログラムのバリエーションによって、再利
用性高く処理の範囲を広げることが可能となる。
ハードウェア部分を汎用性ある構成にして、ハードウェ
アにそったプログラムのバリエーションによって、再利
用性高く処理の範囲を広げることが可能となる。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
技術では以下の問題点があった。すなわち、近年のＩＣ
動作速度の高速化と、製品サイクル期間の短縮化による
製品毎の設計負担が増大するという問題点があった。す
なわち、ＡＳＩＣの設計途中やＡＳＩＣの発注途中に、
バージョンアップした仕様を盛り込ませる必要が生じた
り、仕様の一部を変更する必要が生じたりする場合があ
り、技術革新に適切に対応できないという問題点があっ
た。また、ＡＳＩＣは、その設計上、処理内容や、処理
に必要なパラメータが固定されてしまうため、適用の用
途が限られてしまうという問題点があった。また、従来
のＤＳＰを用いても、必ずしも処理の範囲を広げること
ができないという問題点があった。
技術では以下の問題点があった。すなわち、近年のＩＣ
動作速度の高速化と、製品サイクル期間の短縮化による
製品毎の設計負担が増大するという問題点があった。す
なわち、ＡＳＩＣの設計途中やＡＳＩＣの発注途中に、
バージョンアップした仕様を盛り込ませる必要が生じた
り、仕様の一部を変更する必要が生じたりする場合があ
り、技術革新に適切に対応できないという問題点があっ
た。また、ＡＳＩＣは、その設計上、処理内容や、処理
に必要なパラメータが固定されてしまうため、適用の用
途が限られてしまうという問題点があった。また、従来
のＤＳＰを用いても、必ずしも処理の範囲を広げること
ができないという問題点があった。
【００１２】本発明は上記に鑑みてなされたものであっ
て、ＤＳＰによる処理のバラエティを増やすことを目的
とする。
て、ＤＳＰによる処理のバラエティを増やすことを目的
とする。
【００１３】また、ＤＳＰにより同時に複数種類の処理
を並行しておこなわせることを目的とする。
を並行しておこなわせることを目的とする。
【００１４】また、複雑なプログラムの組み合せが必要
である場合であっても、ＣＰＵがＤＳＰに対してプログ
ラムの組を全体として高速に転送可能とすることを目的
とする。
である場合であっても、ＣＰＵがＤＳＰに対してプログ
ラムの組を全体として高速に転送可能とすることを目的
とする。
【００１５】また、メモリリソースもしくはレジスタリ
ソースの有効利用を図ることを目的とする。
ソースの有効利用を図ることを目的とする。
【００１６】また、ＤＳＰにおける処理時間を短縮させ
ることを目的とする。
ることを目的とする。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載のプロセッサ処理方法は、ＣＰＵ
と、ＣＰＵに接続するＲＯＭと、プログラムを格納する
メモリ部およびプログラムに従ってデータを処理するプ
ロセッサ部を有するＤＳＰと、を備えるプロセッサシス
テムに適用するプロセッサ処理方法であって、前記ＲＯ
Ｍが、複数のプログラムとプログラムの処理に必要なパ
ラメータとを格納し、前記ＣＰＵが、電源投入時にＤＳ
Ｐ用の初期プログラムをＲＯＭからＤＳＰのメモリ部に
投入し、以降は、プロセッサシステム外部から処理要求
が来る毎に当該処理要求に応じたプログラムと必要なパ
ラメータとをＲＯＭからＤＳＰのメモリ部に転送し、前
記ＤＳＰが、プロセッサシステム外部から処理すべきデ
ータを入力し、メモリ部に転送されたプログラムとパラ
メータに基づいて当該データをプロセッサ部で処理して
プロセッサシステム外部へ出力することを特徴とする。
め、請求項１に記載のプロセッサ処理方法は、ＣＰＵ
と、ＣＰＵに接続するＲＯＭと、プログラムを格納する
メモリ部およびプログラムに従ってデータを処理するプ
ロセッサ部を有するＤＳＰと、を備えるプロセッサシス
テムに適用するプロセッサ処理方法であって、前記ＲＯ
Ｍが、複数のプログラムとプログラムの処理に必要なパ
ラメータとを格納し、前記ＣＰＵが、電源投入時にＤＳ
Ｐ用の初期プログラムをＲＯＭからＤＳＰのメモリ部に
投入し、以降は、プロセッサシステム外部から処理要求
が来る毎に当該処理要求に応じたプログラムと必要なパ
ラメータとをＲＯＭからＤＳＰのメモリ部に転送し、前
記ＤＳＰが、プロセッサシステム外部から処理すべきデ
ータを入力し、メモリ部に転送されたプログラムとパラ
メータに基づいて当該データをプロセッサ部で処理して
プロセッサシステム外部へ出力することを特徴とする。
【００１８】すなわち、請求項１にかかる発明は、ＲＯ
Ｍを取り替えるだけで設計変更に容易に対応できる。
Ｍを取り替えるだけで設計変更に容易に対応できる。
【００１９】また、請求項２に記載のプロセッサ処理方
法は、請求項１に記載のプロセッサ処理方法において、
前記ＲＯＭが、処理要求の種類に応じたプログラムを複
数格納し、前記ＣＰＵが、処理要求を任意のタイミング
で受け付け、それぞれの処理要求に応じたプログラムと
必要なパラメータとをＲＯＭからＤＳＰのメモリ部に転
送し、前記ＤＳＰが、前記データに対する入出力Ｉ／Ｆ
を複数有し、前記データを前記複数の入出力Ｉ／Ｆから
それぞれ取り込み、メモリ部に転送されたプログラムと
パラメータに基づいて当該データをプロセッサ部で処理
してプロセッサ外部へ前記複数の入出力Ｉ／Ｆから出力
することを特徴とする。
法は、請求項１に記載のプロセッサ処理方法において、
前記ＲＯＭが、処理要求の種類に応じたプログラムを複
数格納し、前記ＣＰＵが、処理要求を任意のタイミング
で受け付け、それぞれの処理要求に応じたプログラムと
必要なパラメータとをＲＯＭからＤＳＰのメモリ部に転
送し、前記ＤＳＰが、前記データに対する入出力Ｉ／Ｆ
を複数有し、前記データを前記複数の入出力Ｉ／Ｆから
それぞれ取り込み、メモリ部に転送されたプログラムと
パラメータに基づいて当該データをプロセッサ部で処理
してプロセッサ外部へ前記複数の入出力Ｉ／Ｆから出力
することを特徴とする。
【００２０】すなわち、請求項２にかかる発明は、処理
要求を即座に受け入れる。
要求を即座に受け入れる。
【００２１】また、請求項３に記載のプロセッサ処理方
法は、請求項２に記載のプロセッサ処理方法において、
処理要求と処理要求を充足させるのに必要なプログラム
の組とを対応づけるテーブルを有し、前記ＣＰＵが、処
理要求に従って、前記テーブルを参照することにより、
ＤＳＰに転送すべきプログラムの組と必要なパラメータ
とを決定することを特徴とする。
法は、請求項２に記載のプロセッサ処理方法において、
処理要求と処理要求を充足させるのに必要なプログラム
の組とを対応づけるテーブルを有し、前記ＣＰＵが、処
理要求に従って、前記テーブルを参照することにより、
ＤＳＰに転送すべきプログラムの組と必要なパラメータ
とを決定することを特徴とする。
【００２２】すなわち、請求項３にかかる発明は、処理
要求を充足させるプログラムが何れであるか判断しなく
てすむ。
要求を充足させるプログラムが何れであるか判断しなく
てすむ。
【００２３】また、請求項４に記載のプロセッサ処理方
法は、請求項３に記載のプロセッサ処理方法において、
前記テーブルを前記ＲＯＭに格納したことを特徴とす
る。
法は、請求項３に記載のプロセッサ処理方法において、
前記テーブルを前記ＲＯＭに格納したことを特徴とす
る。
【００２４】すなわち、請求項４にかかる発明は、ＲＯ
Ｍの１チップに設計変更の可能性のある要素をすべて盛
り込むことができる。
Ｍの１チップに設計変更の可能性のある要素をすべて盛
り込むことができる。
【００２５】また、請求項５に記載のプロセッサ処理方
法は、請求項１〜４のいずれか一つに記載のプロセッサ
処理方法において、前記ＣＰＵが、ＤＳＰのメモリ部に
おけるメモリ使用状況を認識し、プロセッサシステム外
部から処理要求が来る毎に当該処理要求に応じたプログ
ラムと必要なパラメータとをＲＯＭからＤＳＰのメモリ
部の空き領域を探して転送することを特徴とする。
法は、請求項１〜４のいずれか一つに記載のプロセッサ
処理方法において、前記ＣＰＵが、ＤＳＰのメモリ部に
おけるメモリ使用状況を認識し、プロセッサシステム外
部から処理要求が来る毎に当該処理要求に応じたプログ
ラムと必要なパラメータとをＲＯＭからＤＳＰのメモリ
部の空き領域を探して転送することを特徴とする。
【００２６】すなわち、請求項５にかかる発明は、メモ
リリソースの有効利用を図ることができる。
リリソースの有効利用を図ることができる。
【００２７】また、請求項６に記載のプロセッサ処理方
法は、請求項３または４に記載のプロセッサ処理方法に
おいて、前記ＣＰＵが、処理要求の履歴を保持し、プロ
セッサシステム外部から処理要求が来る毎に、従前の処
理要求と一致するか否かを判断し、一致しない場合に
は、前記テーブルを参照して処理要求を充足させるのに
必要な差分のプログラムと必要なパラメータとをＲＯＭ
からＤＳＰのメモリ部に転送し、前記ＤＳＰが、最新の
処理要求が従前の処理要求と一致する場合には、従前に
メモリ部に転送されたプログラムとパラメータを利用し
てデータをプロセッサ部で処理してプロセッサシステム
外部へ出力し、差分のプログラムとパラメータが転送さ
れた場合には、当該差分のプログラムとパラメータおよ
び従前にメモリ部に転送されていたプログラムとパラメ
ータに基づいてデータをプロセッサ部で処理してプロセ
ッサシステム外部へ出力する。
法は、請求項３または４に記載のプロセッサ処理方法に
おいて、前記ＣＰＵが、処理要求の履歴を保持し、プロ
セッサシステム外部から処理要求が来る毎に、従前の処
理要求と一致するか否かを判断し、一致しない場合に
は、前記テーブルを参照して処理要求を充足させるのに
必要な差分のプログラムと必要なパラメータとをＲＯＭ
からＤＳＰのメモリ部に転送し、前記ＤＳＰが、最新の
処理要求が従前の処理要求と一致する場合には、従前に
メモリ部に転送されたプログラムとパラメータを利用し
てデータをプロセッサ部で処理してプロセッサシステム
外部へ出力し、差分のプログラムとパラメータが転送さ
れた場合には、当該差分のプログラムとパラメータおよ
び従前にメモリ部に転送されていたプログラムとパラメ
ータに基づいてデータをプロセッサ部で処理してプロセ
ッサシステム外部へ出力する。
【００２８】すなわち、請求項６にかかる発明は、転送
時間を短縮する。
時間を短縮する。
【００２９】また、請求項７に記載のプロセッサ処理方
法は、請求項６に記載のプロセッサ処理方法において、
前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使用状
況を認識し、差分のプログラムと必要なパラメータとを
ＲＯＭからＤＳＰのメモリ部の空き領域を探して転送
し、空き領域がなければ、処理要求の履歴を参照して、
不要な領域の開放をＤＳＰに指示し、不要な領域の開放
後、差分のプログラムと必要なパラメータとをＲＯＭか
らＤＳＰのメモリ部に転送することを特徴とする。
法は、請求項６に記載のプロセッサ処理方法において、
前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使用状
況を認識し、差分のプログラムと必要なパラメータとを
ＲＯＭからＤＳＰのメモリ部の空き領域を探して転送
し、空き領域がなければ、処理要求の履歴を参照して、
不要な領域の開放をＤＳＰに指示し、不要な領域の開放
後、差分のプログラムと必要なパラメータとをＲＯＭか
らＤＳＰのメモリ部に転送することを特徴とする。
【００３０】すなわち、請求項７にかかる発明は、転送
時間を短縮する。
時間を短縮する。
【００３１】また、請求項８に記載のプロセッサ処理方
法は、請求項１〜４のいずれか一つに記載のプロセッサ
処理方法において、前記ＣＰＵが、ＤＳＰのメモリ部に
おけるメモリ使用状況とプロセッサ部に備わるレジスタ
におけるレジスタ使用状況とを認識し、プロセッサシス
テム外部から処理要求が来る毎に、ＲＯＭから当該処理
要求に応じたプログラムと必要なパラメータとをＤＳＰ
のメモリ部の空き領域とプロセッサ部のレジスタの空き
領域とに分配して転送することを特徴とする。
法は、請求項１〜４のいずれか一つに記載のプロセッサ
処理方法において、前記ＣＰＵが、ＤＳＰのメモリ部に
おけるメモリ使用状況とプロセッサ部に備わるレジスタ
におけるレジスタ使用状況とを認識し、プロセッサシス
テム外部から処理要求が来る毎に、ＲＯＭから当該処理
要求に応じたプログラムと必要なパラメータとをＤＳＰ
のメモリ部の空き領域とプロセッサ部のレジスタの空き
領域とに分配して転送することを特徴とする。
【００３２】すなわち、請求項８にかかる発明は、メモ
リリソースとレジスタリソースの有効利用を図ることが
できる。
リリソースとレジスタリソースの有効利用を図ることが
できる。
【００３３】また、請求項９に記載のプロセッサ処理方
法は、請求項３または４に記載のプロセッサ処理方法に
おいて、前記ＣＰＵが、処理要求の履歴を保持し、プロ
セッサシステム外部から処理要求が来る毎に、従前の処
理要求と一致するか否かを判断し、一致しない場合に
は、前記テーブルを参照して処理要求を充足させるのに
必要な差分のプログラムと必要なパラメータとをＲＯＭ
からＤＳＰのメモリ部およびプロセッサ部のレジスタに
分配して転送し、前記ＤＳＰが、最新の処理要求が従前
の処理要求と一致する場合には、従前に転送されたプロ
グラムとパラメータを利用してデータをプロセッサ部で
処理してプロセッサシステム外部へ出力し、差分のプロ
グラムとパラメータが転送された場合には、当該差分の
プログラムとパラメータおよび従前に転送されていたプ
ログラムとパラメータに基づいてデータをプロセッサ部
で処理してプロセッサシステム外部へ出力することを特
徴とする。
法は、請求項３または４に記載のプロセッサ処理方法に
おいて、前記ＣＰＵが、処理要求の履歴を保持し、プロ
セッサシステム外部から処理要求が来る毎に、従前の処
理要求と一致するか否かを判断し、一致しない場合に
は、前記テーブルを参照して処理要求を充足させるのに
必要な差分のプログラムと必要なパラメータとをＲＯＭ
からＤＳＰのメモリ部およびプロセッサ部のレジスタに
分配して転送し、前記ＤＳＰが、最新の処理要求が従前
の処理要求と一致する場合には、従前に転送されたプロ
グラムとパラメータを利用してデータをプロセッサ部で
処理してプロセッサシステム外部へ出力し、差分のプロ
グラムとパラメータが転送された場合には、当該差分の
プログラムとパラメータおよび従前に転送されていたプ
ログラムとパラメータに基づいてデータをプロセッサ部
で処理してプロセッサシステム外部へ出力することを特
徴とする。
【００３４】すなわち、請求項９にかかる発明は、転送
時間を短縮する。
時間を短縮する。
【００３５】また、請求項１０に記載のプロセッサ処理
方法は、請求項９に記載のプロセッサ処理方法におい
て、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使
用状況とプロセッサ部に備わるレジスタにおけるレジス
タ使用状況とを認識し、差分のプログラムと必要なパラ
メータとをＲＯＭからＤＳＰのメモリ部の空き領域とプ
ロセッサ部のレジスタの空き領域とに分配して転送し、
空き領域がなければ、処理要求の履歴を参照して、不要
な領域の開放をＤＳＰに指示し、不要な領域の開放後、
差分のプログラムと必要なパラメータとをＲＯＭからＤ
ＳＰのメモリ部とプロセッサ部のレジスタに転送するこ
とを特徴とする。
方法は、請求項９に記載のプロセッサ処理方法におい
て、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使
用状況とプロセッサ部に備わるレジスタにおけるレジス
タ使用状況とを認識し、差分のプログラムと必要なパラ
メータとをＲＯＭからＤＳＰのメモリ部の空き領域とプ
ロセッサ部のレジスタの空き領域とに分配して転送し、
空き領域がなければ、処理要求の履歴を参照して、不要
な領域の開放をＤＳＰに指示し、不要な領域の開放後、
差分のプログラムと必要なパラメータとをＲＯＭからＤ
ＳＰのメモリ部とプロセッサ部のレジスタに転送するこ
とを特徴とする。
【００３６】すなわち、請求項１０にかかる発明は、転
送時間を短縮する。
送時間を短縮する。
【００３７】また、請求項１１に記載のプロセッサ処理
方法は、請求項６、７、９または１０に記載のプロセッ
サ処理方法において、前記ＣＰＵが、処理要求の履歴を
過去１回分保持することを特徴とする。
方法は、請求項６、７、９または１０に記載のプロセッ
サ処理方法において、前記ＣＰＵが、処理要求の履歴を
過去１回分保持することを特徴とする。
【００３８】すなわち、請求項１１にかかる発明は、ル
ーチンワークがなされる場合に、ＤＳＰによる処理時間
を短縮させることができる。
ーチンワークがなされる場合に、ＤＳＰによる処理時間
を短縮させることができる。
【００３９】また、請求項１２に記載のプロセッサ処理
方法は、請求項８、９または１０に記載のプロセッサ処
理方法において、前記プロセッサ部のレジスタが、ライ
ンメモリ、画像処理または音声処理のハードウェアに接
続し、当該ラインメモリやハードウェアのデータを読み
書きすることを特徴とする。
方法は、請求項８、９または１０に記載のプロセッサ処
理方法において、前記プロセッサ部のレジスタが、ライ
ンメモリ、画像処理または音声処理のハードウェアに接
続し、当該ラインメモリやハードウェアのデータを読み
書きすることを特徴とする。
【００４０】すなわち、請求項１２にかかる発明は、複
雑な処理を高速かつ簡便におこなうことができる。
雑な処理を高速かつ簡便におこなうことができる。
【００４１】また、請求項１３に記載のプロセッサ処理
方法は、請求項５〜１０のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵからＤＳＰへのプロ
グラムおよび必要なパラメータの転送を、処理要求を充
足させるのに必要な個々のプログラムが決定される毎に
その都度おこなうことを特徴とする。
方法は、請求項５〜１０のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵからＤＳＰへのプロ
グラムおよび必要なパラメータの転送を、処理要求を充
足させるのに必要な個々のプログラムが決定される毎に
その都度おこなうことを特徴とする。
【００４２】すなわち、請求項１３にかかる発明は、プ
ログラム投入の汎用性を高める。
ログラム投入の汎用性を高める。
【００４３】また、請求項１４に記載のプロセッサ処理
方法は、請求項５〜１０のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵからＤＳＰへのプロ
グラムおよび必要なパラメータの転送を、処理要求を充
足させるのに必要なプログラムの組が決定された後に一
括しておこなうことを特徴とする。
方法は、請求項５〜１０のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵからＤＳＰへのプロ
グラムおよび必要なパラメータの転送を、処理要求を充
足させるのに必要なプログラムの組が決定された後に一
括しておこなうことを特徴とする。
【００４４】すなわち、請求項１４にかかる発明は、プ
ログラム投入の汎用性を高める。
ログラム投入の汎用性を高める。
【００４５】また、請求項１５に記載のプロセッサシス
テムは、ＣＰＵとＤＳＰとから構成され、データに対し
て複数の処理を施して用途に応じた機能を実現するプロ
セッサシステムであって、前記ＣＰＵが、複数の処理の
それぞれに対応したプログラムと、プログラムで使用す
るパラメータとを格納するＲＯＭに接続し、機能実現へ
向けた処理を開始させる処理要求を入力する処理要求入
力手段と、前記処理要求入力手段により入力された処理
要求に従って、前記ＤＳＰで処理させるべき処理の組み
合せおよび必要なパラメータを決定する決定手段と、前
記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、を備え、前記ＤＳＰが、前記データを入
力するデータ入力手段と、前記ＣＰＵから転送されたプ
ログラムとパラメータを格納するＲＡＭと、前記データ
入力手段により入力されたデータに対して、前記ＲＡＭ
に格納されたプログラムとパラメータに基づいて一連の
処理を施し、前記用途に応じた機能を実現する処理手段
と、を備えたことを特徴とする。
テムは、ＣＰＵとＤＳＰとから構成され、データに対し
て複数の処理を施して用途に応じた機能を実現するプロ
セッサシステムであって、前記ＣＰＵが、複数の処理の
それぞれに対応したプログラムと、プログラムで使用す
るパラメータとを格納するＲＯＭに接続し、機能実現へ
向けた処理を開始させる処理要求を入力する処理要求入
力手段と、前記処理要求入力手段により入力された処理
要求に従って、前記ＤＳＰで処理させるべき処理の組み
合せおよび必要なパラメータを決定する決定手段と、前
記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、を備え、前記ＤＳＰが、前記データを入
力するデータ入力手段と、前記ＣＰＵから転送されたプ
ログラムとパラメータを格納するＲＡＭと、前記データ
入力手段により入力されたデータに対して、前記ＲＡＭ
に格納されたプログラムとパラメータに基づいて一連の
処理を施し、前記用途に応じた機能を実現する処理手段
と、を備えたことを特徴とする。
【００４６】すなわち、請求項１５にかかる発明は、Ｒ
ＯＭを取り替えるだけで設計変更に容易に対応できると
ともにＤＳＰを用いた柔軟な処理が可能となる。
ＯＭを取り替えるだけで設計変更に容易に対応できると
ともにＤＳＰを用いた柔軟な処理が可能となる。
【００４７】また、請求項１６に記載のプロセッサシス
テムは、ＣＰＵとＤＳＰとから構成され、データに対し
て複数の処理を施して用途に応じた機能を実現するプロ
セッサシステムであって、前記ＣＰＵが、複数の処理の
それぞれに対応したプログラムと、プログラムで使用す
るパラメータとを格納するＲＯＭに接続し、機能実現へ
向けた処理を開始させる処理要求を入力する処理要求入
力手段と、前記処理要求入力手段により入力された処理
要求に従って、前記ＤＳＰで処理させるべき処理の組み
合せおよび必要なパラメータを決定する決定手段と、前
記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、を備え、前記ＤＳＰが、前記データを入
力するデータ入力手段と、前記ＣＰＵから転送されたプ
ログラムとパラメータを格納するＲＡＭおよびレジスタ
と、前記データ入力手段により入力されたデータに対し
て、前記ＲＡＭに格納されたプログラムとパラメータに
基づいて前記レジスタを介して一連の処理を施し、前記
用途に応じた機能を実現する処理手段と、を備えたこと
を特徴とする。
テムは、ＣＰＵとＤＳＰとから構成され、データに対し
て複数の処理を施して用途に応じた機能を実現するプロ
セッサシステムであって、前記ＣＰＵが、複数の処理の
それぞれに対応したプログラムと、プログラムで使用す
るパラメータとを格納するＲＯＭに接続し、機能実現へ
向けた処理を開始させる処理要求を入力する処理要求入
力手段と、前記処理要求入力手段により入力された処理
要求に従って、前記ＤＳＰで処理させるべき処理の組み
合せおよび必要なパラメータを決定する決定手段と、前
記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、を備え、前記ＤＳＰが、前記データを入
力するデータ入力手段と、前記ＣＰＵから転送されたプ
ログラムとパラメータを格納するＲＡＭおよびレジスタ
と、前記データ入力手段により入力されたデータに対し
て、前記ＲＡＭに格納されたプログラムとパラメータに
基づいて前記レジスタを介して一連の処理を施し、前記
用途に応じた機能を実現する処理手段と、を備えたこと
を特徴とする。
【００４８】すなわち、請求項１６にかかる発明は、Ｒ
ＯＭを取り替えるだけで設計変更に容易に対応できると
ともにＤＳＰを用いた柔軟な処理が可能となる。
ＯＭを取り替えるだけで設計変更に容易に対応できると
ともにＤＳＰを用いた柔軟な処理が可能となる。
【００４９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。 実施の形態１．図１は、実施の形態１のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１００は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２０と、プログラ
ムを格納するメモリ部５０およびプログラムに従ってデ
ータを処理するプロセッサ部４０を有するＤＳＰ３０
と、を備える。なお、ＣＰＵ１０を適宜Ｈｏｓｔ−ＣＰ
Ｕ１０と称することとする。また、図では、ＲＯＭ２０
がＣＰＵ１０内に構成されているが、これに限らずＣＰ
Ｕ１０に接続されていればよい。このとき、プログラム
転送の効率から、ＲＯＭ２０は、ＣＰＵ１０の制御の
下、内蔵する情報を高速に転送できる構成であることが
好ましい。
を参照しながら詳細に説明する。 実施の形態１．図１は、実施の形態１のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１００は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２０と、プログラ
ムを格納するメモリ部５０およびプログラムに従ってデ
ータを処理するプロセッサ部４０を有するＤＳＰ３０
と、を備える。なお、ＣＰＵ１０を適宜Ｈｏｓｔ−ＣＰ
Ｕ１０と称することとする。また、図では、ＲＯＭ２０
がＣＰＵ１０内に構成されているが、これに限らずＣＰ
Ｕ１０に接続されていればよい。このとき、プログラム
転送の効率から、ＲＯＭ２０は、ＣＰＵ１０の制御の
下、内蔵する情報を高速に転送できる構成であることが
好ましい。
【００５０】ＲＯＭ２０は、複数のプログラムとプログ
ラムの処理に必要なパラメータとを格納する。たとえ
ば、ＲＯＭ２０は、ＤＳＰ３０に対するダウンロード制
御プログラム（ダウンロードを制御する情報）や、ＤＳ
Ｐ３０にダウンロードするプログラムを複数種類格納し
ている。メモリ部５０は、電源投入時にＲＯＭ２０から
転送されてきたＤＳＰ用の初期プログラム（メイン制御
プログラム）を一度だけ格納し、以降は、同様に転送さ
れてくる必要なプログラムと必要なパラメータとを格納
する。この必要なプログラム等のダウンロード（転送）
は、電源投入時のＢｏｏｔ処理時や、リセット命令終了
後の他、任意に処理要求を受けつけておこなうことがで
きる。
ラムの処理に必要なパラメータとを格納する。たとえ
ば、ＲＯＭ２０は、ＤＳＰ３０に対するダウンロード制
御プログラム（ダウンロードを制御する情報）や、ＤＳ
Ｐ３０にダウンロードするプログラムを複数種類格納し
ている。メモリ部５０は、電源投入時にＲＯＭ２０から
転送されてきたＤＳＰ用の初期プログラム（メイン制御
プログラム）を一度だけ格納し、以降は、同様に転送さ
れてくる必要なプログラムと必要なパラメータとを格納
する。この必要なプログラム等のダウンロード（転送）
は、電源投入時のＢｏｏｔ処理時や、リセット命令終了
後の他、任意に処理要求を受けつけておこなうことがで
きる。
【００５１】ＤＳＰ３０は実際の信号入力／信号処理／
信号出力をおこなうプロセッサ部４０と、プロセッサの
動作を決定するプログラムを内蔵するためのメモリ部５
０より構成され、メモリ部５０にダウンロードされたプ
ログラムに従って、処理をおこなっていく。ここで、メ
モリ部５０は図に示したようにＤＳＰ３０自体が使用す
るコントロール領域と、Ｈｏｓｔ−ＣＰＵ１０より送ら
れるプログラムを格納するプログラム領域からなる。
信号出力をおこなうプロセッサ部４０と、プロセッサの
動作を決定するプログラムを内蔵するためのメモリ部５
０より構成され、メモリ部５０にダウンロードされたプ
ログラムに従って、処理をおこなっていく。ここで、メ
モリ部５０は図に示したようにＤＳＰ３０自体が使用す
るコントロール領域と、Ｈｏｓｔ−ＣＰＵ１０より送ら
れるプログラムを格納するプログラム領域からなる。
【００５２】次に、ＣＰＵ１０からメモリ部５０へのプ
ログラムをダウンロードする流れについて説明する。図
２は、ＤＳＰの処理に必要なプログラムのダウンロード
の流れを説明する説明図である。まず、要求がＢｏｏ
ｔ、すなわち、電源投入時やリセット動作後のダウンロ
ード要求であった場合、ＣＰＵ１０はＤＳＰ３０のメモ
リ部５０のコントロール領域を初期化する制御をおこな
い、次に、メモリ部５０のプログラム領域にメイン制御
プログラムをダウンロードする制御をおこなう。
ログラムをダウンロードする流れについて説明する。図
２は、ＤＳＰの処理に必要なプログラムのダウンロード
の流れを説明する説明図である。まず、要求がＢｏｏ
ｔ、すなわち、電源投入時やリセット動作後のダウンロ
ード要求であった場合、ＣＰＵ１０はＤＳＰ３０のメモ
リ部５０のコントロール領域を初期化する制御をおこな
い、次に、メモリ部５０のプログラム領域にメイン制御
プログラムをダウンロードする制御をおこなう。
【００５３】メイン制御プログラムは、ＤＳＰ３０の核
の動作となるプログラムであり、後述の処理要求内容な
どに依存しない固定部分である。すなわち、メイン制御
プログラムは、ＤＳＰ３０にとって普遍の動作を制御す
るプログラムであり、Ｂｏｏｔ時等に一度だけダウンロ
ードしておけば、後はダウンロードの必要はない。な
お、Ｂｏｏｔ処理の設計変更がない場合は、このメイン
制御プログラムの内容をＤＳＰ自体に焼き付けておいて
もよい。
の動作となるプログラムであり、後述の処理要求内容な
どに依存しない固定部分である。すなわち、メイン制御
プログラムは、ＤＳＰ３０にとって普遍の動作を制御す
るプログラムであり、Ｂｏｏｔ時等に一度だけダウンロ
ードしておけば、後はダウンロードの必要はない。な
お、Ｂｏｏｔ処理の設計変更がない場合は、このメイン
制御プログラムの内容をＤＳＰ自体に焼き付けておいて
もよい。
【００５４】次に、ＤＳＰ３０に対する要求が処理要求
であった場合には、図２の右側の流れが選択される。こ
の場合、上流処理１１および下流処理１２などのプロセ
ッサシステム１００周辺の設定がおこなわれるととも
に、データ処理に必要なプログラムおよびパラメータが
ＤＳＰ３０のメモリ部５０にダウンロードされる。この
ダウンロード時には、その処理要求は、ＲＯＭ２０に格
納されたプログラム名を直接指示して設定要求をおこな
うため、要求によって処理にバラエティを持たせること
ができる。また、プロセッサシステム１００は、メイン
制御プログラムがダウンロード済であるため、処理要求
があった場合にのみ、その都度必要な変動部分のプログ
ラムのみをダウンロードすればよいこととなる。
であった場合には、図２の右側の流れが選択される。こ
の場合、上流処理１１および下流処理１２などのプロセ
ッサシステム１００周辺の設定がおこなわれるととも
に、データ処理に必要なプログラムおよびパラメータが
ＤＳＰ３０のメモリ部５０にダウンロードされる。この
ダウンロード時には、その処理要求は、ＲＯＭ２０に格
納されたプログラム名を直接指示して設定要求をおこな
うため、要求によって処理にバラエティを持たせること
ができる。また、プロセッサシステム１００は、メイン
制御プログラムがダウンロード済であるため、処理要求
があった場合にのみ、その都度必要な変動部分のプログ
ラムのみをダウンロードすればよいこととなる。
【００５５】図３は、プロセッサシステムのシーケンス
例を示した説明図である。最初に立ち上げ時（電源の投
入時やリセット終了時）の設定として、外部よりＣＰＵ
１０への立ち上げ要求が通知される。ＣＰＵ１０は立ち
上げ要求を受けて、ＤＳＰ３０を含めて、必要な全ての
通知先（接続先）へＢｏｏｔ処理をおこなう。このと
き、ＤＳＰ３０は、メモリ部５０のＤＳＰコントロール
領域の初期化をおこない、ＲＯＭ２０からメイン制御プ
ログラムを入力し、メモリ部５０のプログラム領域へ格
納する。
例を示した説明図である。最初に立ち上げ時（電源の投
入時やリセット終了時）の設定として、外部よりＣＰＵ
１０への立ち上げ要求が通知される。ＣＰＵ１０は立ち
上げ要求を受けて、ＤＳＰ３０を含めて、必要な全ての
通知先（接続先）へＢｏｏｔ処理をおこなう。このと
き、ＤＳＰ３０は、メモリ部５０のＤＳＰコントロール
領域の初期化をおこない、ＲＯＭ２０からメイン制御プ
ログラムを入力し、メモリ部５０のプログラム領域へ格
納する。
【００５６】その後、ＣＰＵ１０がプロセッサシステム
１００の外部から処理要求１を受けると、ＣＰＵ１０
は、処理要求１に合致したプログラム（処理プログラ
ム）をＲＯＭ２０を参照して、メモリ部５０内のプログ
ラム領域（メイン制御プログラム以外の領域）に動作プ
ログラムとしてダウンロードをおこなう。ダウンロード
完了後、ＤＳＰ３０は入力信号待機状態となり、設定完
了の返答をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理に
処理要求開始の準備ＯＫを通知する。上流処理１１は、
ＤＳＰ３０へ処理信号（ＤＳＰで処理すべきデータ）を
随時出力し、ＤＳＰ３０は、受け取った信号を処理して
下流処理１２へ送る。
１００の外部から処理要求１を受けると、ＣＰＵ１０
は、処理要求１に合致したプログラム（処理プログラ
ム）をＲＯＭ２０を参照して、メモリ部５０内のプログ
ラム領域（メイン制御プログラム以外の領域）に動作プ
ログラムとしてダウンロードをおこなう。ダウンロード
完了後、ＤＳＰ３０は入力信号待機状態となり、設定完
了の返答をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理に
処理要求開始の準備ＯＫを通知する。上流処理１１は、
ＤＳＰ３０へ処理信号（ＤＳＰで処理すべきデータ）を
随時出力し、ＤＳＰ３０は、受け取った信号を処理して
下流処理１２へ送る。
【００５７】図示した例では、処理要求１の処理後に、
プロセッサシステム１００の外部から処理要求２が通知
される。ＣＰＵ１０は、処理要求２に合致したプログラ
ムをＲＯＭ２０内を参照し、メイン制御プログラム以外
の領域に動作プログラムとしてダウンロードをおこな
う。以降、ＤＳＰ３０より設定完了をＣＰＵ１０へ返
し、ＣＰＵ１０は処理開始の準備ＯＫを上流処理１１に
通知し、上流処理１１から処理信号が入力されてＤＳＰ
３０で処理がおこなわれる。
プロセッサシステム１００の外部から処理要求２が通知
される。ＣＰＵ１０は、処理要求２に合致したプログラ
ムをＲＯＭ２０内を参照し、メイン制御プログラム以外
の領域に動作プログラムとしてダウンロードをおこな
う。以降、ＤＳＰ３０より設定完了をＣＰＵ１０へ返
し、ＣＰＵ１０は処理開始の準備ＯＫを上流処理１１に
通知し、上流処理１１から処理信号が入力されてＤＳＰ
３０で処理がおこなわれる。
【００５８】ここで説明した例では、処理要求１と処理
要求２で、それぞれプログラムがダウンロードされる
が、メイン制御プログラム部分は最初に投入されて変化
しないため、処理プログラム部分だけが選択されてダウ
ンロードされることになる。従って、プロセッサシステ
ム１００全体を通してみると、処理が短時間におこなわ
れるという効果を奏するとともに、処理の種類を豊富に
することができるという効果も奏する。特に、ＣＰＵ１
０に接続されるＲＯＭ１０を変更するだけで、処理内容
の種類を増やしたり、プログラムバグを修正可能になる
とともに、プロセッサシステム１００の適用範囲を広げ
ることができるという効果を奏する。
要求２で、それぞれプログラムがダウンロードされる
が、メイン制御プログラム部分は最初に投入されて変化
しないため、処理プログラム部分だけが選択されてダウ
ンロードされることになる。従って、プロセッサシステ
ム１００全体を通してみると、処理が短時間におこなわ
れるという効果を奏するとともに、処理の種類を豊富に
することができるという効果も奏する。特に、ＣＰＵ１
０に接続されるＲＯＭ１０を変更するだけで、処理内容
の種類を増やしたり、プログラムバグを修正可能になる
とともに、プロセッサシステム１００の適用範囲を広げ
ることができるという効果を奏する。
【００５９】実施の形態２．次に、実施の形態２のプロ
セッサ処理方法について説明する。なお、実施の形態２
では、特に断らない限り、実施の形態１と同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
セッサ処理方法について説明する。なお、実施の形態２
では、特に断らない限り、実施の形態１と同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
【００６０】図４は、実施の形態２のプロセッサ処理方
法を適用するプロセッサシステムの構成の一例を示した
概念図である。Ｈｏｓｔ−ＣＰＵ１０（以下ＣＰＵ１
０）は、データ処理に際して、上流処理Ａ１１１、上流
処理Ｂ１１２、下流処理Ａ１２１、下流処理Ｂ１２２に
対して必要な設定を行ない、また、ＤＳＰ３１に対して
は、プロセッサシステム１０１の外部からの処理要求に
応じて必要なプログラムのダウンロード制御をおこな
う。
法を適用するプロセッサシステムの構成の一例を示した
概念図である。Ｈｏｓｔ−ＣＰＵ１０（以下ＣＰＵ１
０）は、データ処理に際して、上流処理Ａ１１１、上流
処理Ｂ１１２、下流処理Ａ１２１、下流処理Ｂ１２２に
対して必要な設定を行ない、また、ＤＳＰ３１に対して
は、プロセッサシステム１０１の外部からの処理要求に
応じて必要なプログラムのダウンロード制御をおこな
う。
【００６１】上流処理Ａ１１１および上流処理Ｂ１１２
は、ＣＰＵ１０から設定を受け取り、処理要求があった
ときには、必要な動作をおこなってＤＳＰ３１へ信号
（ＤＳＰ３１で処理すべきデータ）を出力する。下流処
理Ａ１２１および下流処理Ｂ１２２は、ＣＰＵ１０より
設定を受け取り、ＤＳＰ３１から出力された処理済みの
信号を入力し必要な動作をおこなう。
は、ＣＰＵ１０から設定を受け取り、処理要求があった
ときには、必要な動作をおこなってＤＳＰ３１へ信号
（ＤＳＰ３１で処理すべきデータ）を出力する。下流処
理Ａ１２１および下流処理Ｂ１２２は、ＣＰＵ１０より
設定を受け取り、ＤＳＰ３１から出力された処理済みの
信号を入力し必要な動作をおこなう。
【００６２】ＤＳＰ３１は、ＣＰＵ１０の制御に従って
ダウンロード（転送）された必要なプログラムおよびパ
ラメータを入力し、上流処理Ａ１１１および／または上
流処理Ｂ１１２から信号を受け取って、ダウンロードさ
れたプログラムにそって信号処理を行ない、下流処理Ａ
１２１および／または下流処理Ｂ１２２へ処理された信
号を出力する。
ダウンロード（転送）された必要なプログラムおよびパ
ラメータを入力し、上流処理Ａ１１１および／または上
流処理Ｂ１１２から信号を受け取って、ダウンロードさ
れたプログラムにそって信号処理を行ない、下流処理Ａ
１２１および／または下流処理Ｂ１２２へ処理された信
号を出力する。
【００６３】図５は、実施の形態２のプロセッサ処理方
法を適用するプロセッサシステムの一例を示したシステ
ム構成図である。プロセッサシステム１０１は、ＣＰＵ
１０とＤＳＰ３１を有する。ＣＰＵ１０は、内部に制御
プログラムを格納したＲＯＭ２０を持ち、このＲＯＭ２
０内にＤＳＰ３１にダウンロードするプログラムを格納
している。ＤＳＰ３１は、信号処理の入力として２系
統、出力として２系統のＩ／Ｆを持つプロセッサ構成で
あり、これら入力および出力は非同期で任意にデータを
入力または出力可能な構成となっている。
法を適用するプロセッサシステムの一例を示したシステ
ム構成図である。プロセッサシステム１０１は、ＣＰＵ
１０とＤＳＰ３１を有する。ＣＰＵ１０は、内部に制御
プログラムを格納したＲＯＭ２０を持ち、このＲＯＭ２
０内にＤＳＰ３１にダウンロードするプログラムを格納
している。ＤＳＰ３１は、信号処理の入力として２系
統、出力として２系統のＩ／Ｆを持つプロセッサ構成で
あり、これら入力および出力は非同期で任意にデータを
入力または出力可能な構成となっている。
【００６４】図６は、ＤＳＰの処理に必要なプログラム
のダウンロードの流れを説明する説明図である。まず、
要求がＢｏｏｔ、すなわち、電源投入時やリセット動作
後のダウンロード要求であった場合、ＣＰＵ１０はＤＳ
Ｐ３１のメモリ部５０のコントロール領域を初期化する
制御をおこない、次に、メモリ部５０のプログラム領域
に、メイン制御プログラムをダウンロードする。
のダウンロードの流れを説明する説明図である。まず、
要求がＢｏｏｔ、すなわち、電源投入時やリセット動作
後のダウンロード要求であった場合、ＣＰＵ１０はＤＳ
Ｐ３１のメモリ部５０のコントロール領域を初期化する
制御をおこない、次に、メモリ部５０のプログラム領域
に、メイン制御プログラムをダウンロードする。
【００６５】メイン制御プログラムは、ＤＳＰ３０の核
の動作となるプログラムであり、後述の処理要求内容な
どによらず固定部分である。すなわち、メイン制御プロ
グラムは、ＤＳＰ３１に普遍の動作を制御するプログラ
ムであり、Ｂｏｏｔ時などに一度だけダウンロードして
おけば、後はダウンロードの必要はない。なお、Ｂｏｏ
ｔ処理の設計変更がない場合は、このメイン制御プログ
ラムの内容をＤＳＰ自体に焼き付けておいてもよい。
の動作となるプログラムであり、後述の処理要求内容な
どによらず固定部分である。すなわち、メイン制御プロ
グラムは、ＤＳＰ３１に普遍の動作を制御するプログラ
ムであり、Ｂｏｏｔ時などに一度だけダウンロードして
おけば、後はダウンロードの必要はない。なお、Ｂｏｏ
ｔ処理の設計変更がない場合は、このメイン制御プログ
ラムの内容をＤＳＰ自体に焼き付けておいてもよい。
【００６６】次に、ＤＳＰ３１に対する要求が、処理要
求Ａであった場合には、図６の右側に示した流れが選択
される。この場合、上流処理１１および下流処理１２な
どの周辺の設定とともに、データ処理に必要なプログラ
ムおよびパラメータがＤＳＰ３１のメモリ部５０にダウ
ンロードされる。ダウンロード時には、ＲＯＭ２０に格
納された処理要求Ａに対するプログラム名が指定され、
メモリ部５０のプログラム領域中のＪｏｂ−Ａプログラ
ム領域として指定されたエリアにダウンロードがなされ
る。
求Ａであった場合には、図６の右側に示した流れが選択
される。この場合、上流処理１１および下流処理１２な
どの周辺の設定とともに、データ処理に必要なプログラ
ムおよびパラメータがＤＳＰ３１のメモリ部５０にダウ
ンロードされる。ダウンロード時には、ＲＯＭ２０に格
納された処理要求Ａに対するプログラム名が指定され、
メモリ部５０のプログラム領域中のＪｏｂ−Ａプログラ
ム領域として指定されたエリアにダウンロードがなされ
る。
【００６７】一方、ＤＳＰ３１に対する要求が、処理要
求Ｂであった場合にも、処理要求Ａと同様の動作をする
が、プログラムの投入先として、ＤＳＰ３０のメモリ部
５０のプログラム領域のＪｏｂ−Ｂ領域として指定され
たエリアにダウンロードがおこなわれる。図７は、処理
要求Ａおよび処理要求Ｂに対するプログラムのＤＳＰ３
０のメモリ部５０への配置例を示した説明図である。
求Ｂであった場合にも、処理要求Ａと同様の動作をする
が、プログラムの投入先として、ＤＳＰ３０のメモリ部
５０のプログラム領域のＪｏｂ−Ｂ領域として指定され
たエリアにダウンロードがおこなわれる。図７は、処理
要求Ａおよび処理要求Ｂに対するプログラムのＤＳＰ３
０のメモリ部５０への配置例を示した説明図である。
【００６８】図８は、実施の形態２のメイン制御プログ
ラムの動作概念を説明した図である。これは、プログラ
ム領域にダウンロードされた２つの信号処理プログラ
ム、および、ＣＰＵ１０の割り込みに対する処理の関係
を時系列的に表したものである。たとえばＤＳＰ３１が
ＳＩＭＤタイプである場合、プロセッサ部４１が持つ外
部との信号Ｉ／Ｏ（入力／出力）速度に比べ、内部信号
処理速度がはるかに速くプロセッサ部４１内部での処理
時間数を稼ぐ。従って、結果的に複数のＪｏｂを時系列
的に動かすことで複数の外部からの入力または出力に対
して並列処理が可能となる。
ラムの動作概念を説明した図である。これは、プログラ
ム領域にダウンロードされた２つの信号処理プログラ
ム、および、ＣＰＵ１０の割り込みに対する処理の関係
を時系列的に表したものである。たとえばＤＳＰ３１が
ＳＩＭＤタイプである場合、プロセッサ部４１が持つ外
部との信号Ｉ／Ｏ（入力／出力）速度に比べ、内部信号
処理速度がはるかに速くプロセッサ部４１内部での処理
時間数を稼ぐ。従って、結果的に複数のＪｏｂを時系列
的に動かすことで複数の外部からの入力または出力に対
して並列処理が可能となる。
【００６９】図９は、プロセッサシステム１０１のシー
ケンス例を示した説明図である。立ち上げ時（電源の投
入時やリセット終了時）の設定として、外部よりＣＰＵ
１０へ立ち上げ要求が通知される。ＣＰＵ１０は立ち上
げ要求を受けて、ＤＳＰ３１を含めて、必要な全ての通
知先（接続先）へＢｏｏｔ処理をおこなう。このとき、
ＤＳＰ３１は、メモリ部５０のコントロール領域の初期
化をおこない、ＲＯＭ２０からメイン制御プログラムを
入力し、メモリ部５０のプログラム領域へ格納する。
ケンス例を示した説明図である。立ち上げ時（電源の投
入時やリセット終了時）の設定として、外部よりＣＰＵ
１０へ立ち上げ要求が通知される。ＣＰＵ１０は立ち上
げ要求を受けて、ＤＳＰ３１を含めて、必要な全ての通
知先（接続先）へＢｏｏｔ処理をおこなう。このとき、
ＤＳＰ３１は、メモリ部５０のコントロール領域の初期
化をおこない、ＲＯＭ２０からメイン制御プログラムを
入力し、メモリ部５０のプログラム領域へ格納する。
【００７０】その後、ＣＰＵ１０がプロセッサシステム
１０１の外部から処理要求Ａ−１を受けると、ＣＰＵ１
０は、処理要求Ａ−１に合致したプログラムをＣＰＵ１
０のＲＯＭ２０を参照して、ＤＳＰ３１のメモリ部５０
内のプログラム領域のＪｏｂ−Ａプログラム領域に動作
プログラムとしてダウンロードをおこなう。ダウンロー
ド完了後、ＤＳＰ３１は入力信号待機状態となり、設定
完了の返答をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理
Ａ１１１に処理要求Ａ−１の開始の準備ＯＫを通知す
る。上流処理Ａ１１１は、ＤＳＰ３１へ処理信号（ＤＳ
Ｐで処理すべきデータ）を随時出力し、ＤＳＰ３１は、
受け取った信号を処理して下流処理Ａ１２１へ送る。
１０１の外部から処理要求Ａ−１を受けると、ＣＰＵ１
０は、処理要求Ａ−１に合致したプログラムをＣＰＵ１
０のＲＯＭ２０を参照して、ＤＳＰ３１のメモリ部５０
内のプログラム領域のＪｏｂ−Ａプログラム領域に動作
プログラムとしてダウンロードをおこなう。ダウンロー
ド完了後、ＤＳＰ３１は入力信号待機状態となり、設定
完了の返答をＣＰＵ１０へ返す。ＣＰＵ１０は上流処理
Ａ１１１に処理要求Ａ−１の開始の準備ＯＫを通知す
る。上流処理Ａ１１１は、ＤＳＰ３１へ処理信号（ＤＳ
Ｐで処理すべきデータ）を随時出力し、ＤＳＰ３１は、
受け取った信号を処理して下流処理Ａ１２１へ送る。
【００７１】図示した例では、処理要求Ａ−１に対する
全ての処理が終った後、外部から処理要求Ｂ−１が通知
される。処理要求Ｂ−１が通知されると、ＣＰＵ１０
は、処理要求Ｂ−１に合致したプログラムをＣＰＵ１０
のＲＯＭ２０を参照して、ＤＳＰ３１のメモリ部５０内
のＪｏｂ−Ｂプログラム領域に動作プログラムとしてダ
ウンロードをおこなう。以降は、処理要求Ａ−１に対し
て説明したように、ＤＳＰ３１より設定完了をＣＰＵ１
０へ返し、ＣＰＵ１０は処理開始の準備ＯＫを上流処理
Ｂ１１２に通知して、上流処理Ｂ１１２から処理信号が
入力されてＤＳＰ３０で処理がおこなわれる。
全ての処理が終った後、外部から処理要求Ｂ−１が通知
される。処理要求Ｂ−１が通知されると、ＣＰＵ１０
は、処理要求Ｂ−１に合致したプログラムをＣＰＵ１０
のＲＯＭ２０を参照して、ＤＳＰ３１のメモリ部５０内
のＪｏｂ−Ｂプログラム領域に動作プログラムとしてダ
ウンロードをおこなう。以降は、処理要求Ａ−１に対し
て説明したように、ＤＳＰ３１より設定完了をＣＰＵ１
０へ返し、ＣＰＵ１０は処理開始の準備ＯＫを上流処理
Ｂ１１２に通知して、上流処理Ｂ１１２から処理信号が
入力されてＤＳＰ３０で処理がおこなわれる。
【００７２】すなわち、Ｊｏｂ−ＡとＪｏｂ−Ｂはメモ
リ部５０への格納先も異なり、実際の処理タイミングも
非同期であるため、Ａ／Ｂ系統の信号処理および入力、
出力を非同期でおこなうことが可能となる。図１０は、
プロセッサシステム１０１が非同期の信号処理をする場
合のシーケンス例を示した説明図である。
リ部５０への格納先も異なり、実際の処理タイミングも
非同期であるため、Ａ／Ｂ系統の信号処理および入力、
出力を非同期でおこなうことが可能となる。図１０は、
プロセッサシステム１０１が非同期の信号処理をする場
合のシーケンス例を示した説明図である。
【００７３】図では、処理要求Ａ−１の信号処理中に処
理要求Ｂ−１が通知されたときのシーケンスを表してい
る。この場合、処理要求Ａ−１は既に図８に示したコマ
ンドＩ／Ｆ使用を終えて、信号処理へ移っているため、
処理要求Ｂ−１の指示に従ってＤＳＰ３１へＪｏｂ−Ｂ
プログラムを投入することが可能となり、かつ、その
後、信号処理Ａおよび、信号処理Ｂについてもタイムシ
ェアリングによる並行処理を実現する。
理要求Ｂ−１が通知されたときのシーケンスを表してい
る。この場合、処理要求Ａ−１は既に図８に示したコマ
ンドＩ／Ｆ使用を終えて、信号処理へ移っているため、
処理要求Ｂ−１の指示に従ってＤＳＰ３１へＪｏｂ−Ｂ
プログラムを投入することが可能となり、かつ、その
後、信号処理Ａおよび、信号処理Ｂについてもタイムシ
ェアリングによる並行処理を実現する。
【００７４】ここで説明した例では、処理要求Ａと処理
要求Ｂで、それぞれプログラムがダウンロードされる
が、ＤＳＰ３１が複数系統の入出力Ｉ／Ｆを持ち、ま
た、メイン制御プログラムに従って、処理要求Ａと処理
要求Ｂをそれぞれ独立に処理可能であるので、ＤＳＰ３
１により複数種類の処理を並行しておこなわせることが
できるという効果を奏する。
要求Ｂで、それぞれプログラムがダウンロードされる
が、ＤＳＰ３１が複数系統の入出力Ｉ／Ｆを持ち、ま
た、メイン制御プログラムに従って、処理要求Ａと処理
要求Ｂをそれぞれ独立に処理可能であるので、ＤＳＰ３
１により複数種類の処理を並行しておこなわせることが
できるという効果を奏する。
【００７５】実施の形態３．次に、実施の形態３のプロ
セッサ処理方法について説明する。なお、実施の形態３
では、特に断らない限り、実施の形態１もしくは実施の
形態２と同様の構成部分については、同一の符号を付
し、その説明を省略するものとする。
セッサ処理方法について説明する。なお、実施の形態３
では、特に断らない限り、実施の形態１もしくは実施の
形態２と同様の構成部分については、同一の符号を付
し、その説明を省略するものとする。
【００７６】図１１は、実施の形態３のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。図は、抽象的な処理要求からプログラ
ム部品を選択する場合のＤＳＰ３２とＣＰＵ１０の構成
例を示している。実施の形態３では、Ｈｏｓｔ−ＣＰＵ
１０内部のＲＯＭ２１に格納されたプログラムは、処理
要求単位ではなく、更に細かい処理毎の部品の集まりと
して管理されている。すなわち、実施の形態３では、処
理要求と動作プログラムが１対１でなく、処理要求を充
足させるために、いくつかのプログラムを組み合わせて
処理を実現する。
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。図は、抽象的な処理要求からプログラ
ム部品を選択する場合のＤＳＰ３２とＣＰＵ１０の構成
例を示している。実施の形態３では、Ｈｏｓｔ−ＣＰＵ
１０内部のＲＯＭ２１に格納されたプログラムは、処理
要求単位ではなく、更に細かい処理毎の部品の集まりと
して管理されている。すなわち、実施の形態３では、処
理要求と動作プログラムが１対１でなく、処理要求を充
足させるために、いくつかのプログラムを組み合わせて
処理を実現する。
【００７７】図１２は、処理要求を充足させるのに必要
なプログラムの組を決定する方法の一例を示した説明図
である。まず、処理要求が通知された場合、ＣＰＵ１０
は、処理要求プログラム変換手段にて、処理変換テーブ
ルを参照して、抽象的な要求である処理要求からＤＳＰ
４１にダウンロードすべきプログラムの組み合せとパラ
メータとを決定する。
なプログラムの組を決定する方法の一例を示した説明図
である。まず、処理要求が通知された場合、ＣＰＵ１０
は、処理要求プログラム変換手段にて、処理変換テーブ
ルを参照して、抽象的な要求である処理要求からＤＳＰ
４１にダウンロードすべきプログラムの組み合せとパラ
メータとを決定する。
【００７８】そして、決定したプログラムの組の情報を
ダウンロード手段に伝えて、ＤＳＰ３２のメモリ部５０
内の対応したＪｏｂのプログラムエリアにそのプログラ
ムとパラメータとをダウンロードする。図１３は、処理
変換テーブルの一例を示した説明図である。図示したテ
ーブルにおいて、Ｊｏｂの種類とは、処理要求として入
力される大きな処理概念を示す。Ｊｏｂの種類として
は、たとえば、ＤＳＰ３２が音声処理ＩＣである場合に
は、音が篭っているのでクリアに、低音と高音を協
調して、等の機能的要求が挙げられる。また、ＤＳＰ３
２が、画像処理ＩＣの場合には、絵柄部分を綺麗に、
鉛筆文字を濃く、線を細く綺麗に、等の機能的要求
が挙げられる。
ダウンロード手段に伝えて、ＤＳＰ３２のメモリ部５０
内の対応したＪｏｂのプログラムエリアにそのプログラ
ムとパラメータとをダウンロードする。図１３は、処理
変換テーブルの一例を示した説明図である。図示したテ
ーブルにおいて、Ｊｏｂの種類とは、処理要求として入
力される大きな処理概念を示す。Ｊｏｂの種類として
は、たとえば、ＤＳＰ３２が音声処理ＩＣである場合に
は、音が篭っているのでクリアに、低音と高音を協
調して、等の機能的要求が挙げられる。また、ＤＳＰ３
２が、画像処理ＩＣの場合には、絵柄部分を綺麗に、
鉛筆文字を濃く、線を細く綺麗に、等の機能的要求
が挙げられる。
【００７９】図１３のテーブル中、要求の種類は、Ｊｏ
ｂの種類という大きな要求カテゴリーを細分化したプロ
グラムの組み合せに記したインデックスを表す。たとえ
ば、ディザ処理、γ処理、平滑化フィルタを用いた処理
など、様々なプログラムの組を採用することができる。
実際、プロセッサシステム１０２を応用した機器を使用
するユーザーは、内部の処理一つ一つの組み合せを意識
することなく、抽象的な要求をすることがほとんどであ
り、この手法により抽象的な要求を具体的なプログラム
の組み合せとして管理することが可能となる。
ｂの種類という大きな要求カテゴリーを細分化したプロ
グラムの組み合せに記したインデックスを表す。たとえ
ば、ディザ処理、γ処理、平滑化フィルタを用いた処理
など、様々なプログラムの組を採用することができる。
実際、プロセッサシステム１０２を応用した機器を使用
するユーザーは、内部の処理一つ一つの組み合せを意識
することなく、抽象的な要求をすることがほとんどであ
り、この手法により抽象的な要求を具体的なプログラム
の組み合せとして管理することが可能となる。
【００８０】ここで説明した例では、処理変換テーブル
により、処理要求を充足させるプログラムが何れである
か判断しなくてすみ、ＣＰＵ１０の負荷が低減されると
ともに、複雑なプログラムの組み合せが必要であって
も、ＤＳＰ３２に高速に転送することができるという効
果を奏する。なお、処理変換テーブルをＲＯＭ２１に格
納させておくことで、設計変更の可能性のある要素をす
べて盛り込むことができ、プロセッサシステム１０２の
設計が容易になるという効果を奏する。
により、処理要求を充足させるプログラムが何れである
か判断しなくてすみ、ＣＰＵ１０の負荷が低減されると
ともに、複雑なプログラムの組み合せが必要であって
も、ＤＳＰ３２に高速に転送することができるという効
果を奏する。なお、処理変換テーブルをＲＯＭ２１に格
納させておくことで、設計変更の可能性のある要素をす
べて盛り込むことができ、プロセッサシステム１０２の
設計が容易になるという効果を奏する。
【００８１】実施の形態４．次に、実施の形態４のプロ
セッサ処理方法について説明する。なお、実施の形態４
では、実施の形態１〜実施の形態３までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
セッサ処理方法について説明する。なお、実施の形態４
では、実施の形態１〜実施の形態３までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
【００８２】なお、以降の実施の形態では、初期動作と
各処理要求の固定／変動部分を切り分けて処理要求毎の
ダウンロード量を減らし、並行動作と複数種類の処理要
求レベルに対応し、かつ、ＤＳＰ自体が持つメモリ領域
の使用の最適化や、ダウンロード時間の短縮などを図る
ことのできるプロセッサ処理方法を説明するものであ
る。
各処理要求の固定／変動部分を切り分けて処理要求毎の
ダウンロード量を減らし、並行動作と複数種類の処理要
求レベルに対応し、かつ、ＤＳＰ自体が持つメモリ領域
の使用の最適化や、ダウンロード時間の短縮などを図る
ことのできるプロセッサ処理方法を説明するものであ
る。
【００８３】図１４は、実施の形態４のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０３は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２２と、プログラ
ムを格納するメモリ部５０およびプログラムに従ってデ
ータを処理するプロセッサ部４０を有するＤＳＰ３０
と、を備える。
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０３は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２２と、プログラ
ムを格納するメモリ部５０およびプログラムに従ってデ
ータを処理するプロセッサ部４０を有するＤＳＰ３０
と、を備える。
【００８４】ＲＯＭ２２は、複数のプログラムとプログ
ラムの処理に必要なパラメータとを格納する。たとえ
ば、ＲＯＭ２２は、ＤＳＰ３０に対するダウンロード制
御プログラムや、ＤＳＰ３０にダウンロードするプログ
ラムを複数種類格納している。このプログラムは、図１
３に示したように、たとえば、ダイナミックリンクライ
ブラリのように、小さなプログラムであって、複数のプ
ログラムが組み合わさって処理要求を充足させるような
プログラムである。図では、その類別を表すものとして
アルファベットａ、ｂ、ｃで区別している。
ラムの処理に必要なパラメータとを格納する。たとえ
ば、ＲＯＭ２２は、ＤＳＰ３０に対するダウンロード制
御プログラムや、ＤＳＰ３０にダウンロードするプログ
ラムを複数種類格納している。このプログラムは、図１
３に示したように、たとえば、ダイナミックリンクライ
ブラリのように、小さなプログラムであって、複数のプ
ログラムが組み合わさって処理要求を充足させるような
プログラムである。図では、その類別を表すものとして
アルファベットａ、ｂ、ｃで区別している。
【００８５】ＣＰＵ１０がＤＳＰ３０に対するダウンロ
ード制御をおこなうのは、電源投入時のＢｏｏｔ処理時
や、リセット命令終了後がある。但しプロセッサシステ
ム１０３は、任意に処理要求を受けつけることもできる
構成としている。
ード制御をおこなうのは、電源投入時のＢｏｏｔ処理時
や、リセット命令終了後がある。但しプロセッサシステ
ム１０３は、任意に処理要求を受けつけることもできる
構成としている。
【００８６】ＤＳＰ３０は実際の信号入力／信号処理／
信号出力をおこなうプロセッサ部４０と、プロセッサの
動作を決定するプログラムを内蔵するためのメモリ部５
０より構成され、メモリ部５０にダウンロードされたプ
ログラムに従って、処理をおこなっていく。ここでメモ
リ部５０は図に示したＤＳＰ３０自体が使用するコント
ロール領域と、Ｈｏｓｔ−ＣＰＵ１０より送られるプロ
グラムを格納するプログラム領域からなる。
信号出力をおこなうプロセッサ部４０と、プロセッサの
動作を決定するプログラムを内蔵するためのメモリ部５
０より構成され、メモリ部５０にダウンロードされたプ
ログラムに従って、処理をおこなっていく。ここでメモ
リ部５０は図に示したＤＳＰ３０自体が使用するコント
ロール領域と、Ｈｏｓｔ−ＣＰＵ１０より送られるプロ
グラムを格納するプログラム領域からなる。
【００８７】次に、ＣＰＵ１０からメモリ部５０へのプ
ログラムのダウンロードの流れについて説明する。図１
５は、ＤＳＰの処理に必要なプログラムのダウンロード
の流れを説明する説明図である。まず、要求がＢｏｏ
ｔ、すなわち、電源投入時やリセット動作後のダウンロ
ード要求であった場合、ＣＰＵ１０はＤＳＰ３０のメモ
リ部５０のコントロール領域を初期化し、また、メモリ
部５０のプログラム領域に、メイン制御プログラムをダ
ウンロードする。
ログラムのダウンロードの流れについて説明する。図１
５は、ＤＳＰの処理に必要なプログラムのダウンロード
の流れを説明する説明図である。まず、要求がＢｏｏ
ｔ、すなわち、電源投入時やリセット動作後のダウンロ
ード要求であった場合、ＣＰＵ１０はＤＳＰ３０のメモ
リ部５０のコントロール領域を初期化し、また、メモリ
部５０のプログラム領域に、メイン制御プログラムをダ
ウンロードする。
【００８８】このメイン制御プログラムは、ＤＳＰ３０
の核の動作となるプログラムで後述の処理要求内容など
によらず固定部分であり普遍の動作のため、Ｂｏｏｔ時
やリセット命令終了後に一度だけダウンロードしておけ
ば、後はダウンロードの必要はない。
の核の動作となるプログラムで後述の処理要求内容など
によらず固定部分であり普遍の動作のため、Ｂｏｏｔ時
やリセット命令終了後に一度だけダウンロードしておけ
ば、後はダウンロードの必要はない。
【００８９】次に、プロセッサシステム１０３に対する
要求が処理要求であった場合には、図１５の右側の流れ
が選択される。この場合、上流処理および下流処理など
の周辺の設定とともに、データ処理に必要なプログラム
およびパラメータがＤＳＰ３０のメモリ部５０にダウン
ロードされる。ここで、要求設定がおこなわれる場合、
図１６に示したように、ＣＰＵ１０は、処理要求を自身
のＲＯＭ２２に格納されているプログラム単位に分解
し、どのプログラムの組み合せでダウンロードするかを
決定する。
要求が処理要求であった場合には、図１５の右側の流れ
が選択される。この場合、上流処理および下流処理など
の周辺の設定とともに、データ処理に必要なプログラム
およびパラメータがＤＳＰ３０のメモリ部５０にダウン
ロードされる。ここで、要求設定がおこなわれる場合、
図１６に示したように、ＣＰＵ１０は、処理要求を自身
のＲＯＭ２２に格納されているプログラム単位に分解
し、どのプログラムの組み合せでダウンロードするかを
決定する。
【００９０】そして、プロセッサシステム１０３は、こ
のプログラムをダウンロードする先として、メモリ部５
０のプログラム領域のうち空いているところ、すなわ
ち、メイン制御プログラム以降のアドレスに、順序良く
詰めていくように投入する。
のプログラムをダウンロードする先として、メモリ部５
０のプログラム領域のうち空いているところ、すなわ
ち、メイン制御プログラム以降のアドレスに、順序良く
詰めていくように投入する。
【００９１】図１７は、プロセッサシステム１０３のシ
ーケンス例を示した説明図である。立ち上げ時の設定と
して、電源の投入時、または、リセット終了時に、プロ
セッサシステム１０３の外部よりＣＰＵ１０へ立ち上げ
要求が通知される。ＣＰＵ１０は立ち上げ要求を受け
て、ＤＳＰ３０を含めて、必要な全ての通知先（接続
先）へＢｏｏｔ処理をおこなう。このとき、ＤＳＰ３０
は、メモリ部５０のコントロール領域の初期化をおこな
い、ＲＯＭ２２に格納されたメイン制御プログラムをメ
モリ部５０のプログラム領域へダウンロードする。
ーケンス例を示した説明図である。立ち上げ時の設定と
して、電源の投入時、または、リセット終了時に、プロ
セッサシステム１０３の外部よりＣＰＵ１０へ立ち上げ
要求が通知される。ＣＰＵ１０は立ち上げ要求を受け
て、ＤＳＰ３０を含めて、必要な全ての通知先（接続
先）へＢｏｏｔ処理をおこなう。このとき、ＤＳＰ３０
は、メモリ部５０のコントロール領域の初期化をおこな
い、ＲＯＭ２２に格納されたメイン制御プログラムをメ
モリ部５０のプログラム領域へダウンロードする。
【００９２】その後、ＣＰＵ１０がプロセッサシステム
１０３の外部から処理要求１を受けると、ＣＰＵ１０
は、処理要求１に合致したプログラムをＣＰＵ１０のＲ
ＯＭ２２を参照して、ＤＳＰ３０のメモリ部５０内のプ
ログラム領域のメイン制御プログラム以外の領域に動作
プログラムとしてダウンロードをおこなう。このとき、
図１６に示したように、処理要求に対応した複数のプロ
グラムを組としてダウンロードする。ダウンロード完了
後、ＤＳＰ３０は入力信号待機状態となり、設定完了の
返答をＣＰＵ１０へ返す。ＣＰＵ１０は処理開始の準備
ＯＫを通知する。
１０３の外部から処理要求１を受けると、ＣＰＵ１０
は、処理要求１に合致したプログラムをＣＰＵ１０のＲ
ＯＭ２２を参照して、ＤＳＰ３０のメモリ部５０内のプ
ログラム領域のメイン制御プログラム以外の領域に動作
プログラムとしてダウンロードをおこなう。このとき、
図１６に示したように、処理要求に対応した複数のプロ
グラムを組としてダウンロードする。ダウンロード完了
後、ＤＳＰ３０は入力信号待機状態となり、設定完了の
返答をＣＰＵ１０へ返す。ＣＰＵ１０は処理開始の準備
ＯＫを通知する。
【００９３】上流処理１１は、ＤＳＰ３０へ処理信号を
随時送り、ＤＳＰ３０は受け取った信号を処理して下流
処理１２へ送る。そして全ての処理が終り、外部から処
理要求２が通知されると、ＣＰＵ１０は再び処理要求２
に合致したプログラムをＣＰＵ１０のＲＯＭ２２を参照
して、ＤＳＰ３０のメモリ部５０内のプログラム領域の
メイン制御プログラム以外の領域に動作プログラムとし
てダウンロードをおこなう。
随時送り、ＤＳＰ３０は受け取った信号を処理して下流
処理１２へ送る。そして全ての処理が終り、外部から処
理要求２が通知されると、ＣＰＵ１０は再び処理要求２
に合致したプログラムをＣＰＵ１０のＲＯＭ２２を参照
して、ＤＳＰ３０のメモリ部５０内のプログラム領域の
メイン制御プログラム以外の領域に動作プログラムとし
てダウンロードをおこなう。
【００９４】以降、ＤＳＰ３０より設定完了をＣＰＵ１
０へ返し、ＣＰＵ１０は開始の準備ＯＫを上流処理１１
に通知して、上流処理１１から処理信号が入力されてＤ
ＳＰ３０で処理がおこなわれる。この際、異なる処理要
求１と２のダウンロードについては、メイン制御部分は
最初に投入されて変化しないため、差分である処理プロ
グラム部分だけが選択されてダウンロードされることに
なる。
０へ返し、ＣＰＵ１０は開始の準備ＯＫを上流処理１１
に通知して、上流処理１１から処理信号が入力されてＤ
ＳＰ３０で処理がおこなわれる。この際、異なる処理要
求１と２のダウンロードについては、メイン制御部分は
最初に投入されて変化しないため、差分である処理プロ
グラム部分だけが選択されてダウンロードされることに
なる。
【００９５】実施の形態５．次に、実施の形態５のプロ
セッサ処理方法について説明する。なお、実施の形態５
では、実施の形態１〜実施の形態４までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
セッサ処理方法について説明する。なお、実施の形態５
では、実施の形態１〜実施の形態４までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
【００９６】図１８は、実施の形態５のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０４は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２３およびＲＡＭ
２２と、プログラムを格納するメモリ部５０およびプロ
グラムに従ってデータを処理するプロセッサ部４０を有
するＤＳＰ３０と、を備える。
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０４は、ＣＰＵ
１０と、ＣＰＵ１０に接続するＲＯＭ２３およびＲＡＭ
２２と、プログラムを格納するメモリ部５０およびプロ
グラムに従ってデータを処理するプロセッサ部４０を有
するＤＳＰ３０と、を備える。
【００９７】図１８に示した例は、図１４に示したＤＳ
Ｐへの設定後に、新たに処理要求が生じた場合のメモリ
部５０の内容の変化を示している。具体的には、図１７
で示した処理要求１の設定が完了した後の時点から、次
の処理要求の設定等をおこなう場合を示している。な
お、説明の便宜上、処理要求１についてのプログラムダ
ウンロードが終了した時点のメモリ部５０の内容を５０
Ａと表記し、次の処理要求２についてのプログラムダウ
ンロードが終了した時点のメモリ部５０の内容を５０Ｂ
と表記する。
Ｐへの設定後に、新たに処理要求が生じた場合のメモリ
部５０の内容の変化を示している。具体的には、図１７
で示した処理要求１の設定が完了した後の時点から、次
の処理要求の設定等をおこなう場合を示している。な
お、説明の便宜上、処理要求１についてのプログラムダ
ウンロードが終了した時点のメモリ部５０の内容を５０
Ａと表記し、次の処理要求２についてのプログラムダウ
ンロードが終了した時点のメモリ部５０の内容を５０Ｂ
と表記する。
【００９８】まず、処理要求１に関するプログラムダウ
ンロードに関して、ＤＳＰ３０は、設定完了をＣＰＵ１
０へ通知する。つづいて、ＣＰＵ１０は処理開始の準備
ＯＫを上流処理１１に通知し、上流処理１１は処理信号
を入力し、ＤＳＰ３０では処理要求１に対する設定に基
づき処理がおこなわれる。
ンロードに関して、ＤＳＰ３０は、設定完了をＣＰＵ１
０へ通知する。つづいて、ＣＰＵ１０は処理開始の準備
ＯＫを上流処理１１に通知し、上流処理１１は処理信号
を入力し、ＤＳＰ３０では処理要求１に対する設定に基
づき処理がおこなわれる。
【００９９】このケースでは、ＣＰＵ１０内部のダウン
ロード制御プログラムによって、プログラム領域の特定
の場所にどのプログラムをどういう順番でおこなうか、
プログラムの位置を特定する。たとえば、アドレス情報
やプログラム名等の情報をメモリ部５０のプログラム領
域中の「Ｊｕｍｐ先指定」領域に書き込み、メイン制御
プログラムがプログラム領域に存在する複数のプログラ
ムの何れを、どのような順序で処理するかを示すように
してある。
ロード制御プログラムによって、プログラム領域の特定
の場所にどのプログラムをどういう順番でおこなうか、
プログラムの位置を特定する。たとえば、アドレス情報
やプログラム名等の情報をメモリ部５０のプログラム領
域中の「Ｊｕｍｐ先指定」領域に書き込み、メイン制御
プログラムがプログラム領域に存在する複数のプログラ
ムの何れを、どのような順序で処理するかを示すように
してある。
【０１００】ここで、動作１の処理が終了した後も、Ｃ
ＰＵ１０は、自身の内部に持つＲＡＭ２２に処理要求１
に関するプログラムのダウンロード状況を保持してお
り、次の処理要求２が要求された時点で、過去、すなわ
ち処理要求１との差分を比較する。たとえば、処理要求
２が図１６に示した要求２のプログラムの組み合せであ
った場合には、過去に既にダウンロードされているプロ
グラムであるｂ１とｃ１については再利用し、今までダ
ウンロードされていなかったａ２とｄ２についてのみダ
ウンロードをおこなう。
ＰＵ１０は、自身の内部に持つＲＡＭ２２に処理要求１
に関するプログラムのダウンロード状況を保持してお
り、次の処理要求２が要求された時点で、過去、すなわ
ち処理要求１との差分を比較する。たとえば、処理要求
２が図１６に示した要求２のプログラムの組み合せであ
った場合には、過去に既にダウンロードされているプロ
グラムであるｂ１とｃ１については再利用し、今までダ
ウンロードされていなかったａ２とｄ２についてのみダ
ウンロードをおこなう。
【０１０１】このとき、ＣＰＵ１０は、Ｊｕｍｐ先指定
の領域に、 ａ２→ｂ１→ｃ１→ｄ２ と処理順序についての制御情報を送信し、過去のダウン
ロードプログラムを差分管理して、メモリ部５０の有効
利用する。
の領域に、 ａ２→ｂ１→ｃ１→ｄ２ と処理順序についての制御情報を送信し、過去のダウン
ロードプログラムを差分管理して、メモリ部５０の有効
利用する。
【０１０２】なお、このような差分プログラムをメモリ
部５０のアドレス順に順次書き込んでゆくと、いつしか
プログラム領域が埋まってしまい、空きのプログラム領
域がなくなる可能性がある。そこで、空きのプログラム
領域が不足した場合のダウンロードについて説明する。
図１９は、処理要求２の次に図１６に示した処理要求３
のプログラムの組を格納する様子を示した説明図であ
る。なお、説明の便宜上、処理要求３についてのプログ
ラムダウンロードが終了した時点のメモリ部５０の内容
を５０Ｃと表記する。
部５０のアドレス順に順次書き込んでゆくと、いつしか
プログラム領域が埋まってしまい、空きのプログラム領
域がなくなる可能性がある。そこで、空きのプログラム
領域が不足した場合のダウンロードについて説明する。
図１９は、処理要求２の次に図１６に示した処理要求３
のプログラムの組を格納する様子を示した説明図であ
る。なお、説明の便宜上、処理要求３についてのプログ
ラムダウンロードが終了した時点のメモリ部５０の内容
を５０Ｃと表記する。
【０１０３】処理要求３の内容は、
ａ３→ｂ３→ｃ２→ｄ３
であるので、ＣＰＵ１０は、先ほど説明したのと同様
に、メモリ部５０の空き領域を見つけて差分のプログラ
ムを書き込んでいく。このとき、ａ３，ｂ３，ｃ２と書
き込んだ時点でメモリ領域が埋まってしまう。そこで、
ＣＰＵ１０は、過去にダウンロードしたが、処理要求３
では不要であるプログラムの領域上に、要求されるプロ
グラム、このケースだとｄ３を上書きダウンロードす
る。ＣＰＵ１０は、また、Ｊｕｍｐ先指定の領域に、処
理要求３についてのプログラム順序を指示して設定を完
了する。
に、メモリ部５０の空き領域を見つけて差分のプログラ
ムを書き込んでいく。このとき、ａ３，ｂ３，ｃ２と書
き込んだ時点でメモリ領域が埋まってしまう。そこで、
ＣＰＵ１０は、過去にダウンロードしたが、処理要求３
では不要であるプログラムの領域上に、要求されるプロ
グラム、このケースだとｄ３を上書きダウンロードす
る。ＣＰＵ１０は、また、Ｊｕｍｐ先指定の領域に、処
理要求３についてのプログラム順序を指示して設定を完
了する。
【０１０４】ここで説明した例では、差分のプログラム
をダウンロードして、所定の処理要求を満たすプログラ
ムの組を構成するので、ダウンロード時間を短縮するこ
とができるという効果を奏する。また、ＣＰＵがプログ
ラムの処理順序をメモリ部に伝達するので、処理の混乱
が発生しないという効果を奏する。
をダウンロードして、所定の処理要求を満たすプログラ
ムの組を構成するので、ダウンロード時間を短縮するこ
とができるという効果を奏する。また、ＣＰＵがプログ
ラムの処理順序をメモリ部に伝達するので、処理の混乱
が発生しないという効果を奏する。
【０１０５】実施の形態６．次に、実施の形態６のプロ
セッサ処理方法について説明する。なお、実施の形態６
では、実施の形態１〜実施の形態５までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
セッサ処理方法について説明する。なお、実施の形態６
では、実施の形態１〜実施の形態５までと同様の構成部
分については、同一の符号を付し、その説明を省略する
ものとする。
【０１０６】図２０は、実施の形態６のメモリ部５０の
プログラムダウンロードの様子を説明する説明図であ
る。ここでは、図１６に示した処理要求１から処理要求
２、処理要求３と、順次処理要求がなされた場合のプロ
グラムダウンロードの流れを説明する。処理要求１の設
定が完了した後の時点からの説明をすると、ＤＳＰ３０
は設定完了をＣＰＵ１０へ返し、ＣＰＵ１０は処理開始
の準備ＯＫを上流処理１１に通知し、上流処理１１は信
号（データ）をＤＳＰ３０へ送信し、ＤＳＰはメモリ部
５０に格納されたプログラムに基づきプロセッサ部４０
でデータを処理する。
プログラムダウンロードの様子を説明する説明図であ
る。ここでは、図１６に示した処理要求１から処理要求
２、処理要求３と、順次処理要求がなされた場合のプロ
グラムダウンロードの流れを説明する。処理要求１の設
定が完了した後の時点からの説明をすると、ＤＳＰ３０
は設定完了をＣＰＵ１０へ返し、ＣＰＵ１０は処理開始
の準備ＯＫを上流処理１１に通知し、上流処理１１は信
号（データ）をＤＳＰ３０へ送信し、ＤＳＰはメモリ部
５０に格納されたプログラムに基づきプロセッサ部４０
でデータを処理する。
【０１０７】このケースでは、ＣＰＵ１０内部のダウン
ロード制御プログラムによって、プログラム領域の特定
の場所にどのプログラムをどういう順番でおこなうか、
プログラムの位置を特定する。たとえば、アドレス情報
やプログラム名等の情報領域を「Ｊｕｍｐ先指定」領域
に書き込むことで、メイン制御プログラムがプログラム
領域に存在する複数のプログラムの何れを、どの順序で
処理するかを示すようにしてある。
ロード制御プログラムによって、プログラム領域の特定
の場所にどのプログラムをどういう順番でおこなうか、
プログラムの位置を特定する。たとえば、アドレス情報
やプログラム名等の情報領域を「Ｊｕｍｐ先指定」領域
に書き込むことで、メイン制御プログラムがプログラム
領域に存在する複数のプログラムの何れを、どの順序で
処理するかを示すようにしてある。
【０１０８】ここで、動作１の処理が終了した後もＣＰ
Ｕ１０は自身の内部に持つＲＡＭ２４に、処理要求１で
のプログラムのダウンロード状況を保持しており、次の
処理要求２が要求された時点で、過去、すなわち処理要
求１との差分を比較する。たとえば、処理要求２が図１
６に示した要求２のプログラムの組み合せであった場合
には、過去に既にダウンロードされているプログラムで
あるｂ１とｃ１については再利用し、今までダウンロー
ドされていなかったａ２とｄ２についてのみダウンロー
ドをおこなう。
Ｕ１０は自身の内部に持つＲＡＭ２４に、処理要求１で
のプログラムのダウンロード状況を保持しており、次の
処理要求２が要求された時点で、過去、すなわち処理要
求１との差分を比較する。たとえば、処理要求２が図１
６に示した要求２のプログラムの組み合せであった場合
には、過去に既にダウンロードされているプログラムで
あるｂ１とｃ１については再利用し、今までダウンロー
ドされていなかったａ２とｄ２についてのみダウンロー
ドをおこなう。
【０１０９】このとき、ＣＰＵ１０は、Ｊｕｍｐ先指定
のところに、 ａ２→ｂ１→ｃ１→ｄ２ と処理順序を示すことで過去のダウンロードプログラム
を差分管理して有効利用することが可能となる。
のところに、 ａ２→ｂ１→ｃ１→ｄ２ と処理順序を示すことで過去のダウンロードプログラム
を差分管理して有効利用することが可能となる。
【０１１０】更に、この動作２の設定が終了した時点
で、メイン制御プログラムは処理要求１でのみ使用され
たプログラム、すなわち過去のリソースを消去する。同
様に、処理要求２の後に処理要求３が要請された場合に
は、処理要求２と処理要求３では一致するプログラムが
存在しないため（図１６参照）、図２１の右端に示した
ようなプログラム配置となる。すなわち、新しい処理要
求があった場合に差分を比較するダウンロードプログラ
ム情報は、常に一つ前のプログラムの組に関する情報の
みとなる。
で、メイン制御プログラムは処理要求１でのみ使用され
たプログラム、すなわち過去のリソースを消去する。同
様に、処理要求２の後に処理要求３が要請された場合に
は、処理要求２と処理要求３では一致するプログラムが
存在しないため（図１６参照）、図２１の右端に示した
ようなプログラム配置となる。すなわち、新しい処理要
求があった場合に差分を比較するダウンロードプログラ
ム情報は、常に一つ前のプログラムの組に関する情報の
みとなる。
【０１１１】ここで説明した方法では、ＣＰＵ１０が内
部に保持しておく過去のリソース、すなわち、ダウンロ
ードプログラムの履歴情報の量が、プログラムの組を構
成する最大のプログラム数を超えることがないようにす
ることができる。従って、個々の処理要求から落とし込
まれるプログラムの内容がさほど変化しないケースにお
いては（換言すると同様な処理要求である場合には）、
ダウンロードの量を減らしつつも、管理する過去リソー
スの情報量を抑制することが可能となる。
部に保持しておく過去のリソース、すなわち、ダウンロ
ードプログラムの履歴情報の量が、プログラムの組を構
成する最大のプログラム数を超えることがないようにす
ることができる。従って、個々の処理要求から落とし込
まれるプログラムの内容がさほど変化しないケースにお
いては（換言すると同様な処理要求である場合には）、
ダウンロードの量を減らしつつも、管理する過去リソー
スの情報量を抑制することが可能となる。
【０１１２】従って、メモリ部の容量を小さくすること
ができ、ひいては処理回路の単純化、ＤＳＰ回路の高速
化を図ることができるという効果を奏する。また、たと
えば、本プロセッサシステムを画像処理装置に適用した
場合を考えると、コピー処理は、同種の設定が選択され
る可能性が非常に高いので、特に、処理時間の短縮を図
ることができるという効果を奏する。
ができ、ひいては処理回路の単純化、ＤＳＰ回路の高速
化を図ることができるという効果を奏する。また、たと
えば、本プロセッサシステムを画像処理装置に適用した
場合を考えると、コピー処理は、同種の設定が選択され
る可能性が非常に高いので、特に、処理時間の短縮を図
ることができるという効果を奏する。
【０１１３】実施の形態７．次に、実施の形態７のプロ
セッサ処理方法について説明する。なお、実施の形態７
では、実施の形態１〜実施の形態６までと同様の構成部
分については同一の符号を付し、その説明を省略するも
のとする。
セッサ処理方法について説明する。なお、実施の形態７
では、実施の形態１〜実施の形態６までと同様の構成部
分については同一の符号を付し、その説明を省略するも
のとする。
【０１１４】実施の形態７のプロセッサシステムの構成
は実施の形態２と同様な構成とする。図２１は、図９に
示したシーケンスを例にメモリ部の状態を説明する説明
図である。このシーケンス例では、処理要求Ａ−１とＢ
−１の処理要求の設定および信号処理のタイミングが重
ならない。まず、処理要求Ａ−１の動作中は図１３に示
されているプログラム群に従って処理がなされ、このと
き、プログラム順序に関してはＪｕｍｐ先Ａ指定が示さ
れる。
は実施の形態２と同様な構成とする。図２１は、図９に
示したシーケンスを例にメモリ部の状態を説明する説明
図である。このシーケンス例では、処理要求Ａ−１とＢ
−１の処理要求の設定および信号処理のタイミングが重
ならない。まず、処理要求Ａ−１の動作中は図１３に示
されているプログラム群に従って処理がなされ、このと
き、プログラム順序に関してはＪｕｍｐ先Ａ指定が示さ
れる。
【０１１５】処理要求Ａ−１が終了するとメモリは解放
され、その後、処理要求Ｂ−１に対応するプログラムが
投入される。メイン制御プログラムは図８に示した順序
で動作を割り当てているので、ＪｏｂＡのときにはＪｕ
ｍｐ先Ａ指定を、Ｊｏｂ−ＢのときにはＪｕｍｐ先Ｂ指
定を参照しにいく。
され、その後、処理要求Ｂ−１に対応するプログラムが
投入される。メイン制御プログラムは図８に示した順序
で動作を割り当てているので、ＪｏｂＡのときにはＪｕ
ｍｐ先Ａ指定を、Ｊｏｂ−ＢのときにはＪｕｍｐ先Ｂ指
定を参照しにいく。
【０１１６】図２２は、図１０に示したシーケンスを例
にメモリ部の状態を説明する説明図である。このシーケ
ンス例では、Ａ−１が動作中に処理要求Ｂ−１が要求さ
れるため、メイン制御プログラムはＡ−１について使用
されている領域以外で空いているメモリ領域を見つけ
て、図１３に示されている処理要求Ｂ−１に対応するプ
ログラム群をダウンロードする。また、Ｊｕｍｐ先Ｂ指
定が設定され、処理要求Ｂ−１についての設定を終了
し、ＤＳＰ３０は処理を並列しておこなうことが可能と
なる。
にメモリ部の状態を説明する説明図である。このシーケ
ンス例では、Ａ−１が動作中に処理要求Ｂ−１が要求さ
れるため、メイン制御プログラムはＡ−１について使用
されている領域以外で空いているメモリ領域を見つけ
て、図１３に示されている処理要求Ｂ−１に対応するプ
ログラム群をダウンロードする。また、Ｊｕｍｐ先Ｂ指
定が設定され、処理要求Ｂ−１についての設定を終了
し、ＤＳＰ３０は処理を並列しておこなうことが可能と
なる。
【０１１７】Ｂ−１動作が終了すると、Ｂ−１で使用さ
れていたメモリ領域を解放するため、まだ、動作してい
る処理要求Ａ−１についてのプログラム領域だけが残る
こととなる。このプロセッサ処理方法を、続く第２や第
３の処理要求に適用していくことで、過去のリソースと
の差分でダウンロードの可否を判断することが可能とな
る。
れていたメモリ領域を解放するため、まだ、動作してい
る処理要求Ａ−１についてのプログラム領域だけが残る
こととなる。このプロセッサ処理方法を、続く第２や第
３の処理要求に適用していくことで、過去のリソースと
の差分でダウンロードの可否を判断することが可能とな
る。
【０１１８】実施の形態８．次に、実施の形態８のプロ
セッサ処理方法について説明する。ここでは、ＣＰＵ内
のホストプログラムの動きについて説明し、特に「ソ
フトウェア構成」、「再利用の流れ」、「新規取
得」（メモリ部空き領域へのプログラムのダウンロー
ド）、「上書き取得」（メモリ部へのプログラムの上
書きダウンロード）について、図面を参照しながら説明
する。
セッサ処理方法について説明する。ここでは、ＣＰＵ内
のホストプログラムの動きについて説明し、特に「ソ
フトウェア構成」、「再利用の流れ」、「新規取
得」（メモリ部空き領域へのプログラムのダウンロー
ド）、「上書き取得」（メモリ部へのプログラムの上
書きダウンロード）について、図面を参照しながら説明
する。
【０１１９】ソフトウェア構成について：図２３は、
実施の形態８のプログラムシステムのソフトウェア構成
を説明する説明図である。図２４は、図２３に示したソ
フトウェア構成の大まかなシーケンスを示した説明図で
ある。
実施の形態８のプログラムシステムのソフトウェア構成
を説明する説明図である。図２４は、図２３に示したソ
フトウェア構成の大まかなシーケンスを示した説明図で
ある。
【０１２０】処理要求２３１は、まず制御管理２３２に
送られる。制御管理２３２は、各プログラム部品（プロ
グラムの組を構成するプログラム）の他のソフトウェア
の処理手順や作業を指示する。たとえば、制御管理２３
２は、処理要求２３１から命令を受け取ると、まず、動
作→プログラム変換手段２３３に、処理要求に関する変
換を依頼する。動作→プログラム変換手段２３３は、処
理要求２３１の内容を解釈して、使用するプログラム内
容を処理変換テーブル２３４に問い合わせる。
送られる。制御管理２３２は、各プログラム部品（プロ
グラムの組を構成するプログラム）の他のソフトウェア
の処理手順や作業を指示する。たとえば、制御管理２３
２は、処理要求２３１から命令を受け取ると、まず、動
作→プログラム変換手段２３３に、処理要求に関する変
換を依頼する。動作→プログラム変換手段２３３は、処
理要求２３１の内容を解釈して、使用するプログラム内
容を処理変換テーブル２３４に問い合わせる。
【０１２１】処理変換テーブル２３４は、動作→プログ
ラム変換手段２３３から命令を受け取ると、プログラム
内容（使用するプログラムの組）を返す。動作→プログ
ラム変換手段２３３から制御管理２３２が回答を受け取
ると、次に制御管理はリソース生成／設定手段２３５に
リソースの生成依頼をする。リソース生成／設定手段２
３５はリソース（ダウンロードするプログラムおよびそ
れに関連する情報や制御情報）を生成する（説明の都合
上生成されたリソースをＸとする）。
ラム変換手段２３３から命令を受け取ると、プログラム
内容（使用するプログラムの組）を返す。動作→プログ
ラム変換手段２３３から制御管理２３２が回答を受け取
ると、次に制御管理はリソース生成／設定手段２３５に
リソースの生成依頼をする。リソース生成／設定手段２
３５はリソース（ダウンロードするプログラムおよびそ
れに関連する情報や制御情報）を生成する（説明の都合
上生成されたリソースをＸとする）。
【０１２２】制御管理２３２は、生成されたリソースＸ
の情報をリソース取得手段２３６に伝達し、リソース取
得要求をおこなう。リソース取得手段２３６は、自身が
持つ過去リソース群と比較して、リソースＸの取得が可
能かどうか判断し、その結果（取得結果）を制御管理２
３２に返す。取得結果がＯＫならば、制御管理２３２は
ダウンロード手段２３７にダウンロード要求をおこな
う。ダウンロード手段２３７はソースコードをＤＳＰ２
３８にダウンロードする。
の情報をリソース取得手段２３６に伝達し、リソース取
得要求をおこなう。リソース取得手段２３６は、自身が
持つ過去リソース群と比較して、リソースＸの取得が可
能かどうか判断し、その結果（取得結果）を制御管理２
３２に返す。取得結果がＯＫならば、制御管理２３２は
ダウンロード手段２３７にダウンロード要求をおこな
う。ダウンロード手段２３７はソースコードをＤＳＰ２
３８にダウンロードする。
【０１２３】再利用の流れ：次に、制御管理２３２が
リソース取得手段２３６にリソース取得要求をおこなう
際の詳細について説明する。図２５は、リソースの再利
用のシーケンスの一例を説明する説明図であり、図２６
は、図２５に示したシーケンスに従ってリソースが再利
用される場合の概念図である。
リソース取得手段２３６にリソース取得要求をおこなう
際の詳細について説明する。図２５は、リソースの再利
用のシーケンスの一例を説明する説明図であり、図２６
は、図２５に示したシーケンスに従ってリソースが再利
用される場合の概念図である。
【０１２４】まず、リソース再利用シーケンス１（図２
５）とリソース再利用イメージ１（図２６）について説
明する。リソース取得手段２３６は、自身が持つ過去リ
ソース群と、制御管理２３２から渡されたリソースＸを
比較して、内容が同じものがあるかどうか調べる。リソ
ースＸがリソース３により再利用できる場合、制御管理
２３２はリソースＸを破棄して、リソース３を処理要求
の対象としてダウンロード要求をおこなう。
５）とリソース再利用イメージ１（図２６）について説
明する。リソース取得手段２３６は、自身が持つ過去リ
ソース群と、制御管理２３２から渡されたリソースＸを
比較して、内容が同じものがあるかどうか調べる。リソ
ースＸがリソース３により再利用できる場合、制御管理
２３２はリソースＸを破棄して、リソース３を処理要求
の対象としてダウンロード要求をおこなう。
【０１２５】また、リソース再利用の際のリソースの破
棄の仕方には、別の方法もある。図２７は、リソースの
再利用のシーケンスの他の一例を説明する説明図であ
り、図２８は、図２７に示したシーケンスに従ってリソ
ースが再利用される場合の概念図である。リソースＸが
リソース３により再利用可能な場合、まず、制御管理２
３２は、リソース取得手段２３６にリソース投入要求を
おこなう（また、リソース投入要求がない場合でも、以
降の動作をリソース取得要求に含めてもよい）。リソー
ス取得手段２３６は、過去リソース群にリソースＸを投
入し、また、元のリソース３を過去リソース群から削除
する。
棄の仕方には、別の方法もある。図２７は、リソースの
再利用のシーケンスの他の一例を説明する説明図であ
り、図２８は、図２７に示したシーケンスに従ってリソ
ースが再利用される場合の概念図である。リソースＸが
リソース３により再利用可能な場合、まず、制御管理２
３２は、リソース取得手段２３６にリソース投入要求を
おこなう（また、リソース投入要求がない場合でも、以
降の動作をリソース取得要求に含めてもよい）。リソー
ス取得手段２３６は、過去リソース群にリソースＸを投
入し、また、元のリソース３を過去リソース群から削除
する。
【０１２６】新規取得について：次に、再利用が不可
能であった場合のリソースの取得方法について説明す
る。図２９〜図３１は、リソースの新規取得について説
明する説明図である。まず、制御管理２３２がリソース
取得手段２３６にリソース取得要求をおこなった場合
に、リソース取得手段２３６は、過去リソースが持つメ
モリエリア（主としてＤＳＰのメモリ部から構成されて
いるメモリ領域をいう）の開き領域を調べる。取得しよ
うとするリソースＸに要求されるメモリ領域以上のエリ
アを見つけると、取得可能を返す。
能であった場合のリソースの取得方法について説明す
る。図２９〜図３１は、リソースの新規取得について説
明する説明図である。まず、制御管理２３２がリソース
取得手段２３６にリソース取得要求をおこなった場合
に、リソース取得手段２３６は、過去リソースが持つメ
モリエリア（主としてＤＳＰのメモリ部から構成されて
いるメモリ領域をいう）の開き領域を調べる。取得しよ
うとするリソースＸに要求されるメモリ領域以上のエリ
アを見つけると、取得可能を返す。
【０１２７】制御管理２３２は、リソース取得手段２３
６にリソース投入要求をおこなう（リソース投入要求が
ない場合でも、以下の動作をリソース取得要求に含めて
もよい）リソース取得手段２３６は、過去リソース群に
リソースＸを投入する。
６にリソース投入要求をおこなう（リソース投入要求が
ない場合でも、以下の動作をリソース取得要求に含めて
もよい）リソース取得手段２３６は、過去リソース群に
リソースＸを投入する。
【０１２８】上書き取得について：次にメモリエリア
の再利用と新規取得とがともにできなかった場合のリソ
ース取得方法について説明する。図３２〜図３４は、メ
モリエリアの再利用と新規取得とがともにできなかった
場合のリソースの取得方法について説明する説明図であ
る。制御管理２３２がリソース取得手段２３６にリソー
ス取得要求をおこなった場合に、リソース取得手段２３
６は過去リソースを調べ、もし、過去リソースのエリア
が取得可能な場合（すなわち、現在使用中でなかった場
合）そのエリアを含めて開き領域を調べる。その開き領
域が取得しようとするリソースＸの領域以上であれば取
得する。
の再利用と新規取得とがともにできなかった場合のリソ
ース取得方法について説明する。図３２〜図３４は、メ
モリエリアの再利用と新規取得とがともにできなかった
場合のリソースの取得方法について説明する説明図であ
る。制御管理２３２がリソース取得手段２３６にリソー
ス取得要求をおこなった場合に、リソース取得手段２３
６は過去リソースを調べ、もし、過去リソースのエリア
が取得可能な場合（すなわち、現在使用中でなかった場
合）そのエリアを含めて開き領域を調べる。その開き領
域が取得しようとするリソースＸの領域以上であれば取
得する。
【０１２９】その際、制御管理２３２は、リソース取得
手段２３６にリソース投入要求をおこなう（リソース投
入要求がない場合でも、以下の動作をリソース取得要求
に含めてもよい）。リソース取得手段２３６は、リソー
スＸを過去リソース群に投入し、また、そのリソースＸ
領域に範囲を持つ過去リソースを調べて消去する。
手段２３６にリソース投入要求をおこなう（リソース投
入要求がない場合でも、以下の動作をリソース取得要求
に含めてもよい）。リソース取得手段２３６は、リソー
スＸを過去リソース群に投入し、また、そのリソースＸ
領域に範囲を持つ過去リソースを調べて消去する。
【０１３０】なお、実施の形態８は、プロセッサシステ
ムないしプロセッサシステムに対する処理方法をミドル
ウェア的にとらえたものであり、実施の形態１〜７と重
複する部分がそれぞれ含まれている。
ムないしプロセッサシステムに対する処理方法をミドル
ウェア的にとらえたものであり、実施の形態１〜７と重
複する部分がそれぞれ含まれている。
【０１３１】実施の形態９．これまでの実施の形態で
は、主としてメモリ部の使用状況を踏まえてメモリリソ
ースの有効活用を図るプロセッサ処理方法について説明
した。以降では、プロセッサ部に備わるレジスタの使用
効率をも加味したリソースの有効活用を図るプロセッサ
処理方法について説明する。なお、実施の形態９では、
実施の形態１〜実施の形態８までと同様の構成部分につ
いては、同一の符号を付し、その説明を省略するものと
する。
は、主としてメモリ部の使用状況を踏まえてメモリリソ
ースの有効活用を図るプロセッサ処理方法について説明
した。以降では、プロセッサ部に備わるレジスタの使用
効率をも加味したリソースの有効活用を図るプロセッサ
処理方法について説明する。なお、実施の形態９では、
実施の形態１〜実施の形態８までと同様の構成部分につ
いては、同一の符号を付し、その説明を省略するものと
する。
【０１３２】図３５は、実施の形態９のプロセッサ処理
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０５は、ＤＳＰ
３０のプロセッサ部４０に備わるレジスタ６０の様子も
含めたシステム構成を示した説明図である。図に示した
ように、レジスタ６０は、２０のレジスタから構成さ
れ、演算の方法によって演算処理途中の結果などを保管
するのに用いる。このレジスタ６０は、ＣＰＵ１０のダ
ウンロード制御プログラムにより、適宜制御される。
方法を適用するプロセッサシステムの構成の一例を示し
た概念図である。プロセッサシステム１０５は、ＤＳＰ
３０のプロセッサ部４０に備わるレジスタ６０の様子も
含めたシステム構成を示した説明図である。図に示した
ように、レジスタ６０は、２０のレジスタから構成さ
れ、演算の方法によって演算処理途中の結果などを保管
するのに用いる。このレジスタ６０は、ＣＰＵ１０のダ
ウンロード制御プログラムにより、適宜制御される。
【０１３３】プロセッサシステム１０５に対してシステ
ム外部から処理要求が来た場合、ＣＰＵ１０は、前述し
たように、上流処理および下流処理などの周辺の設定と
ともに、ＤＳＰ３０へのプログラムダウンロードをおこ
なう（図２参照）。ダウンロードに際しては、ＣＰＵ１
０のＲＯＭ２２に格納されたプログラム名を指示して設
定要求がおこなわれる。ＲＯＭ２２のプログラムは、前
述したようにプログラムコンポーネントが多種格納され
ているので、処理にバラエティを持たせることが可能と
なっている。また、メイン制御プログラムを先にダウン
ロードしているため、その都度必要な変動部分のプログ
ラムのみを効率良くダウンロード可能となる。
ム外部から処理要求が来た場合、ＣＰＵ１０は、前述し
たように、上流処理および下流処理などの周辺の設定と
ともに、ＤＳＰ３０へのプログラムダウンロードをおこ
なう（図２参照）。ダウンロードに際しては、ＣＰＵ１
０のＲＯＭ２２に格納されたプログラム名を指示して設
定要求がおこなわれる。ＲＯＭ２２のプログラムは、前
述したようにプログラムコンポーネントが多種格納され
ているので、処理にバラエティを持たせることが可能と
なっている。また、メイン制御プログラムを先にダウン
ロードしているため、その都度必要な変動部分のプログ
ラムのみを効率良くダウンロード可能となる。
【０１３４】プロセッサシステム１０５のシーケンス例
としては、たとえば既に示した図３が挙げられる。Ｂｏ
ｏｔ処理後、ＣＰＵ１０がプロセッサシステム１０５の
外部から処理要求１を受けると、ＣＰＵ１０は、処理要
求１に合致したプログラムをＲＯＭ２２を参照して、メ
モリ部５０内のプログラム領域（メイン制御プログラム
以外の領域）に動作プログラムとしてダウンロードをお
こなう。また、そのプログラム内でレジスタが使用され
ている場合には、そのレジスタも併せて指定してダウン
ロードをおこなう。ダウンロード完了後、ＤＳＰ３０は
入力信号待機状態となり、設定完了の返答をＣＰＵ１０
へ返す。
としては、たとえば既に示した図３が挙げられる。Ｂｏ
ｏｔ処理後、ＣＰＵ１０がプロセッサシステム１０５の
外部から処理要求１を受けると、ＣＰＵ１０は、処理要
求１に合致したプログラムをＲＯＭ２２を参照して、メ
モリ部５０内のプログラム領域（メイン制御プログラム
以外の領域）に動作プログラムとしてダウンロードをお
こなう。また、そのプログラム内でレジスタが使用され
ている場合には、そのレジスタも併せて指定してダウン
ロードをおこなう。ダウンロード完了後、ＤＳＰ３０は
入力信号待機状態となり、設定完了の返答をＣＰＵ１０
へ返す。
【０１３５】ＣＰＵ１０は上流処理１１に処理要求開始
の準備ＯＫを通知する。上流処理１１はＤＳＰ３０へ処
理信号（ＤＳＰで処理すべきデータ）を随時出力し、Ｄ
ＳＰ３０は、受け取った信号を処理して下流処理１２へ
送る。
の準備ＯＫを通知する。上流処理１１はＤＳＰ３０へ処
理信号（ＤＳＰで処理すべきデータ）を随時出力し、Ｄ
ＳＰ３０は、受け取った信号を処理して下流処理１２へ
送る。
【０１３６】図示した例では、処理要求１の処理後にプ
ロセッサシステム１０５の外部から処理要求２が通知さ
れる。ＣＰＵ１０は、処理要求２に合致したプログラム
をＲＯＭ２２内を参照して選択し、メイン制御プログラ
ム以外の領域に動作プログラムとしてダウンロードをお
こなう。このとき、そのプログラムでレジスタが使用さ
れる場合には、そのレジスタも併せて指定してダウンロ
ードをおこなう。以降は、処理要求１と同様に、ＤＳＰ
３０より設定完了をＣＰＵ１０へ返し、ＣＰＵ１０は処
理開始の準備ＯＫを上流処理１１に通知し、上流処理１
１から処理信号が入力されてＤＳＰ３０で処理がおこな
われる。
ロセッサシステム１０５の外部から処理要求２が通知さ
れる。ＣＰＵ１０は、処理要求２に合致したプログラム
をＲＯＭ２２内を参照して選択し、メイン制御プログラ
ム以外の領域に動作プログラムとしてダウンロードをお
こなう。このとき、そのプログラムでレジスタが使用さ
れる場合には、そのレジスタも併せて指定してダウンロ
ードをおこなう。以降は、処理要求１と同様に、ＤＳＰ
３０より設定完了をＣＰＵ１０へ返し、ＣＰＵ１０は処
理開始の準備ＯＫを上流処理１１に通知し、上流処理１
１から処理信号が入力されてＤＳＰ３０で処理がおこな
われる。
【０１３７】この際、異なる処理要求１と２のダウンロ
ードについては、メイン制御部分は最初に投入されて変
化しないため、差分である処理プログラム部分およびレ
ジスタだけが選択されてダウンロードされることにな
る。従って、プロセッサシステム１０５全体を通してみ
ると、処理が短時間におこなわれるという効果を奏する
とともに、処理の種類を豊富にすることができるという
効果も奏する。
ードについては、メイン制御部分は最初に投入されて変
化しないため、差分である処理プログラム部分およびレ
ジスタだけが選択されてダウンロードされることにな
る。従って、プロセッサシステム１０５全体を通してみ
ると、処理が短時間におこなわれるという効果を奏する
とともに、処理の種類を豊富にすることができるという
効果も奏する。
【０１３８】ここで、画像処理の処理要求に際してダウ
ンロードするプログラムと使用するレジスタとの関係を
説明する。図３６は、ダウンロードするプログラムと使
用するレジスタとの関係を示した説明図である。図３７
は、図３６に示した関係をプログラムとレジスタ毎に処
理の推移を示した概念図である。
ンロードするプログラムと使用するレジスタとの関係を
説明する。図３６は、ダウンロードするプログラムと使
用するレジスタとの関係を示した説明図である。図３７
は、図３６に示した関係をプログラムとレジスタ毎に処
理の推移を示した概念図である。
【０１３９】図示したように、Ｐｒｏｇｒａｍ−α、
β、γ、λは、それぞれ右に記述されたレジスタを必要
としている。ここで、画像用と示されているレジスタ
は、いつも処理すべき画像データの保管レジスタとして
使われるため、全てのプログラム（Ｐｒｏｇｒａｍ−
α、β、γ、λ）で共通に使用される。また、αとβの
プログラム間では、αで生成した特徴量をレジスタに格
納し、βでそれを参照することで処理を実現している。
β、γ、λは、それぞれ右に記述されたレジスタを必要
としている。ここで、画像用と示されているレジスタ
は、いつも処理すべき画像データの保管レジスタとして
使われるため、全てのプログラム（Ｐｒｏｇｒａｍ−
α、β、γ、λ）で共通に使用される。また、αとβの
プログラム間では、αで生成した特徴量をレジスタに格
納し、βでそれを参照することで処理を実現している。
【０１４０】この様に、プロセッサシステム１０５はメ
モリリソースとレジスタリソースを考慮してプログラム
および必要なパラメータを分配するので、メモリリソー
スとレジスタリソースの有効利用を図ることが可能とな
る。
モリリソースとレジスタリソースを考慮してプログラム
および必要なパラメータを分配するので、メモリリソー
スとレジスタリソースの有効利用を図ることが可能とな
る。
【０１４１】実施の形態１０．実施の形態１０では、プ
ロセッサ部のレジスタが、ラインメモリ、画像処理また
は音声処理のハードウェアに接続し、当該ラインメモリ
やハードウェアのデータを読み書きするプロセッサ処理
方法について説明する。なお、実施の形態１０では、実
施の形態１〜実施の形態９までと同様の構成部分につい
ては、同一の符号を付し、その説明を省略するものとす
る。
ロセッサ部のレジスタが、ラインメモリ、画像処理また
は音声処理のハードウェアに接続し、当該ラインメモリ
やハードウェアのデータを読み書きするプロセッサ処理
方法について説明する。なお、実施の形態１０では、実
施の形態１〜実施の形態９までと同様の構成部分につい
ては、同一の符号を付し、その説明を省略するものとす
る。
【０１４２】図３８は、実施の形態１０のプロセッサシ
ステムのレジスタの接続状況を示した説明図である。実
施の形態１０のレジスタ６１は、単純なデータ保管だけ
ではなく、他の機能を持ったハードウェアと結び付けら
れている。このような接続により、従前の実施の形態に
示したより更に複雑な処理が可能となる。ここで、メモ
リコントローラ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ）７１
に接続されたメモリＡ（Ｍｅｍｏｒｙ−Ａ）７２はライ
ンメモリを、メモリＢ（Ｍｅｍｏｒｙ−Ｂ）７２はメモ
リＡ７２とは異なる画像保持量を有するラインメモリで
ある。誤差拡散処理部７４は、誤差拡散専用の画像処理
を実現するハードウェアであって、レジスタ１に接続さ
れている。
ステムのレジスタの接続状況を示した説明図である。実
施の形態１０のレジスタ６１は、単純なデータ保管だけ
ではなく、他の機能を持ったハードウェアと結び付けら
れている。このような接続により、従前の実施の形態に
示したより更に複雑な処理が可能となる。ここで、メモ
リコントローラ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ）７１
に接続されたメモリＡ（Ｍｅｍｏｒｙ−Ａ）７２はライ
ンメモリを、メモリＢ（Ｍｅｍｏｒｙ−Ｂ）７２はメモ
リＡ７２とは異なる画像保持量を有するラインメモリで
ある。誤差拡散処理部７４は、誤差拡散専用の画像処理
を実現するハードウェアであって、レジスタ１に接続さ
れている。
【０１４３】これらのレジスタの使用例を図を用いて説
明する。図３９は、ダウンロードするプログラムと使用
するレジスタとの関係を示した説明図である。図４０
は、図３９に示した関係をプログラムとレジスタ毎に処
理の推移を示した概念図である。Ｐｒｏｇｒａｍ−α、
β、γ、λのレジスタには図３８に示したように、画像
用に使用するレジスタ、特徴量用に使用するレジスタ、
演算用に使用するレジスタ以外に、メモリコントローラ
７１（メモリＡに接続するメモリコントローラであるＭ
Ｃｏｎ−Ａ、メモリＢに接続するメモリコントローラで
あるＭＣｏｎ−Ｂ）付きのレジスタや、誤差拡散処理部
７４に接続するレジスタが使用されている。
明する。図３９は、ダウンロードするプログラムと使用
するレジスタとの関係を示した説明図である。図４０
は、図３９に示した関係をプログラムとレジスタ毎に処
理の推移を示した概念図である。Ｐｒｏｇｒａｍ−α、
β、γ、λのレジスタには図３８に示したように、画像
用に使用するレジスタ、特徴量用に使用するレジスタ、
演算用に使用するレジスタ以外に、メモリコントローラ
７１（メモリＡに接続するメモリコントローラであるＭ
Ｃｏｎ−Ａ、メモリＢに接続するメモリコントローラで
あるＭＣｏｎ−Ｂ）付きのレジスタや、誤差拡散処理部
７４に接続するレジスタが使用されている。
【０１４４】たとえば、ＭＣｏｎ−ＡやＭＣｏｎ−Ｂを
介してラインメモリ（メモリＡ７２，メモリＢ７２）を
使用することにより、副走査方向の画像を参照して演算
をおこなうフィルタなどの機能が可能になる。また、誤
差拡散の専用ハードウェア（誤差拡散処理部７４）につ
ながるレジスタ（図３８ではＲｅｇ＿１）の存在によっ
て、過去ラインの誤差データを保持し、尚かつ現ライン
で誤差を計算しながら次の画素にその誤差結果を反映す
るような誤差拡散演算など、ＳＩＭＤ処理では困難であ
った処理にも対応可能となる。
介してラインメモリ（メモリＡ７２，メモリＢ７２）を
使用することにより、副走査方向の画像を参照して演算
をおこなうフィルタなどの機能が可能になる。また、誤
差拡散の専用ハードウェア（誤差拡散処理部７４）につ
ながるレジスタ（図３８ではＲｅｇ＿１）の存在によっ
て、過去ラインの誤差データを保持し、尚かつ現ライン
で誤差を計算しながら次の画素にその誤差結果を反映す
るような誤差拡散演算など、ＳＩＭＤ処理では困難であ
った処理にも対応可能となる。
【０１４５】実施の形態１１．実施の形態１１では、処
理要求が２つある場合（始めの処理要求が終った後に次
の処理要求をおこなう場合と、２つの処理要求を並行に
おこなう場合）についてのプロセッサ処理方法について
説明する。なお、実施の形態１１では、実施の形態１〜
実施の形態１０までと同様の構成部分については、同一
の符号を付し、その説明を省略するものとする。
理要求が２つある場合（始めの処理要求が終った後に次
の処理要求をおこなう場合と、２つの処理要求を並行に
おこなう場合）についてのプロセッサ処理方法について
説明する。なお、実施の形態１１では、実施の形態１〜
実施の形態１０までと同様の構成部分については、同一
の符号を付し、その説明を省略するものとする。
【０１４６】実施の形態１１のプロセッサシステムの構
成は、実施の形態２のプロセッサシステム１０１と同様
であり、２つの処理要求に対する処理を並行しておこな
う構成となっている。なお、ここでは、便宜的に実施の
形態１１のプロセッサシステムをプロセッサシステム１
０７と、レジスタをレジスタ６２と称することとする。
処理要求に対するＤＳＰ３１の処理に必要なプログラム
のダウンロードの流れは、図６に示したとおりである。
成は、実施の形態２のプロセッサシステム１０１と同様
であり、２つの処理要求に対する処理を並行しておこな
う構成となっている。なお、ここでは、便宜的に実施の
形態１１のプロセッサシステムをプロセッサシステム１
０７と、レジスタをレジスタ６２と称することとする。
処理要求に対するＤＳＰ３１の処理に必要なプログラム
のダウンロードの流れは、図６に示したとおりである。
【０１４７】ＤＳＰ３１に対する処理要求が処理要求Ａ
である場合には、図６の右側に示した流れが選択され
る。この場合、上流処理Ａ１１１、上流処理Ｂ１１２お
よび下流処理Ａ１２１および下流処理Ｂ１２２などの周
辺の設定とともに、データ処理に必要なプログラムおよ
びパラメータがＤＳＰ３１のメモリ部５０にダウンロー
ドされる。ダウンロード先としては、ＤＳＰ３１のメモ
リ部５０のプログラム領域として解放された領域にダウ
ンロードがおこなわれる。また、それぞれのプログラム
で使用するレジスタ指示に従って、レジスタの取得もお
こなわれる。
である場合には、図６の右側に示した流れが選択され
る。この場合、上流処理Ａ１１１、上流処理Ｂ１１２お
よび下流処理Ａ１２１および下流処理Ｂ１２２などの周
辺の設定とともに、データ処理に必要なプログラムおよ
びパラメータがＤＳＰ３１のメモリ部５０にダウンロー
ドされる。ダウンロード先としては、ＤＳＰ３１のメモ
リ部５０のプログラム領域として解放された領域にダウ
ンロードがおこなわれる。また、それぞれのプログラム
で使用するレジスタ指示に従って、レジスタの取得もお
こなわれる。
【０１４８】一方、ＤＳＰ３１に対する要求が、処理要
求Ｂであった場合にも、処理要求Ａと同様の動作をする
が、プログラムの投入先としては、ＤＳＰ３１のメモリ
部５０のプログラム領域として解放された領域を探して
ダウンロードがおこなわれる。また、レジスタについて
も同様に空き領域を探してレジスタの取得がなされる。
２つの処理要求（処理要求Ａおよび処理要求Ｂ）に対す
るプログラムのＤＳＰ３０のメモリ部５０とレジスタ６
２への配置例を図４１に示す。
求Ｂであった場合にも、処理要求Ａと同様の動作をする
が、プログラムの投入先としては、ＤＳＰ３１のメモリ
部５０のプログラム領域として解放された領域を探して
ダウンロードがおこなわれる。また、レジスタについて
も同様に空き領域を探してレジスタの取得がなされる。
２つの処理要求（処理要求Ａおよび処理要求Ｂ）に対す
るプログラムのＤＳＰ３０のメモリ部５０とレジスタ６
２への配置例を図４１に示す。
【０１４９】プロセッサシステム１０７のシーケンス例
は図９に示したとおりである。ＣＰＵ１０は、プロセッ
サシステム１０７の外部から処理要求Ａ−１を受ける
と、処理要求Ａ−１に合致したプログラムとレジスタ指
定をＲＯＭ２０を参照してＤＳＰ３１のメモリ部５０内
のＪｏｂ−Ａプログラム領域に動作プログラムとしてダ
ウンロードし、併せてレジスタ６２の設定もおこなう。
動作要求Ｂ−１についても、同様であり、ＣＰＵ１０は
処理要求Ｂ−１に合致したプログラムとレジスタ指定を
ＲＯＭ２０から参照して、ＤＳＰ１３のメモリ部５０内
Ｊｏｂ−Ｂプログラム領域に動作プログラムとしてダウ
ンロードし、併せてレジスタ設定もおこなう。
は図９に示したとおりである。ＣＰＵ１０は、プロセッ
サシステム１０７の外部から処理要求Ａ−１を受ける
と、処理要求Ａ−１に合致したプログラムとレジスタ指
定をＲＯＭ２０を参照してＤＳＰ３１のメモリ部５０内
のＪｏｂ−Ａプログラム領域に動作プログラムとしてダ
ウンロードし、併せてレジスタ６２の設定もおこなう。
動作要求Ｂ−１についても、同様であり、ＣＰＵ１０は
処理要求Ｂ−１に合致したプログラムとレジスタ指定を
ＲＯＭ２０から参照して、ＤＳＰ１３のメモリ部５０内
Ｊｏｂ−Ｂプログラム領域に動作プログラムとしてダウ
ンロードし、併せてレジスタ設定もおこなう。
【０１５０】ここで、このシーケンス１のメモリおよび
レジスタ取得の状態を考える。図４２および図４３は、
シーケンス例１のメモリ部５０の状態変化を示した説明
図である。シーケンス例１では、処理要求Ａ−１とＢ−
１の処理要求の設定および信号処理のタイミングが重な
らない。従って、処理要求Ａ−１の動作中は図４２で示
されているプログラム群、Ｊｕｍｐ先およびレジスタ指
定がなされる（なお図４２では、レジスタ指定について
は図示を省略している）。
レジスタ取得の状態を考える。図４２および図４３は、
シーケンス例１のメモリ部５０の状態変化を示した説明
図である。シーケンス例１では、処理要求Ａ−１とＢ−
１の処理要求の設定および信号処理のタイミングが重な
らない。従って、処理要求Ａ−１の動作中は図４２で示
されているプログラム群、Ｊｕｍｐ先およびレジスタ指
定がなされる（なお図４２では、レジスタ指定について
は図示を省略している）。
【０１５１】処理要求Ａ−１が終了すると、プログラム
領域が一旦解放され、その後、処理要求Ｂ−１に対応す
るプログラムが投入される。メイン制御プログラムは図
８に示す順序で動作を割り当てているので、処理要求が
ＡのときにはＪｕｍｐ先Ａ指定を参照し、処理要求がＢ
のときにはＪｕｍｐ先Ｂ指定を参照しにいく。このとき
のレジスタの使用状況（取得状態）は図４３に示したと
おりである。すなわち、処理要求Ａ−１と処理要求Ｂ−
１は時間的に重ならないため、使用するレジスタの競合
が起こらず、レジスタコントロールを容易におこなうこ
とができる。
領域が一旦解放され、その後、処理要求Ｂ−１に対応す
るプログラムが投入される。メイン制御プログラムは図
８に示す順序で動作を割り当てているので、処理要求が
ＡのときにはＪｕｍｐ先Ａ指定を参照し、処理要求がＢ
のときにはＪｕｍｐ先Ｂ指定を参照しにいく。このとき
のレジスタの使用状況（取得状態）は図４３に示したと
おりである。すなわち、処理要求Ａ−１と処理要求Ｂ−
１は時間的に重ならないため、使用するレジスタの競合
が起こらず、レジスタコントロールを容易におこなうこ
とができる。
【０１５２】上記の例では、処理要求Ａ−１と処理要求
Ｂ−１は、メモリ部５０やレジスタ６２への格納先も異
なり、実際の処理タイミングも非同期であるため、それ
ぞれの信号処理および入力／出力を非同期でおこなうこ
とが可能となる。次に、この非同期処理について述べ
る。すなわち、処理要求Ａ−１と処理要求Ｂ−１が非同
期で入力され、ＤＳＰ３１で並列処理する場合のプロセ
ッサ処理方法について説明する。ここでは、処理要求Ａ
−１の信号処理中に処理要求Ｂ−１が通知された場合に
ついて説明する。プロセッサシステム１０７のシーケン
ス例（便宜的にシーケンス例２とする）は図１０に示し
たとおりであるので、この例を用いて説明する。
Ｂ−１は、メモリ部５０やレジスタ６２への格納先も異
なり、実際の処理タイミングも非同期であるため、それ
ぞれの信号処理および入力／出力を非同期でおこなうこ
とが可能となる。次に、この非同期処理について述べ
る。すなわち、処理要求Ａ−１と処理要求Ｂ−１が非同
期で入力され、ＤＳＰ３１で並列処理する場合のプロセ
ッサ処理方法について説明する。ここでは、処理要求Ａ
−１の信号処理中に処理要求Ｂ−１が通知された場合に
ついて説明する。プロセッサシステム１０７のシーケン
ス例（便宜的にシーケンス例２とする）は図１０に示し
たとおりであるので、この例を用いて説明する。
【０１５３】図４４および図４５は、シーケンス例２の
メモリ部５０の状態変化を示した説明図である。この場
合、処理要求Ａ−１に対する処理が動作中に処理要求Ｂ
−１が要求されるため、制御プログラムは処理要求Ａ−
１に対応して使用しているプログラム領域外で空いてい
るメモリ領域を見つけ、この処理要求Ｂ−１に対応する
プログラム群をダウンロードする（図４４参照）。この
とき、Ｊｕｍｐ先Ｂ指定を設定して、処理要求Ｂ−１設
定を終了し、処理を続行する。処理要求Ｂ−１に対する
処理動作が終了すると、Ｂ−１で使用されていたメモリ
領域が解放され、まだ、動作している処理要求Ａ−１だ
けが残る。
メモリ部５０の状態変化を示した説明図である。この場
合、処理要求Ａ−１に対する処理が動作中に処理要求Ｂ
−１が要求されるため、制御プログラムは処理要求Ａ−
１に対応して使用しているプログラム領域外で空いてい
るメモリ領域を見つけ、この処理要求Ｂ−１に対応する
プログラム群をダウンロードする（図４４参照）。この
とき、Ｊｕｍｐ先Ｂ指定を設定して、処理要求Ｂ−１設
定を終了し、処理を続行する。処理要求Ｂ−１に対する
処理動作が終了すると、Ｂ−１で使用されていたメモリ
領域が解放され、まだ、動作している処理要求Ａ−１だ
けが残る。
【０１５４】また、図４５に示したように、図４４の格
段段階に対応して、処理要求Ｂ−１が処理要求Ａ−１に
対する処理中にあった場合でも、レジスタ６２の空き領
域を探して使用するので並列処理が可能となる。なお、
処理要求Ｂ−１に対応して確保されたレジスタを図では
太線で囲っている。
段段階に対応して、処理要求Ｂ−１が処理要求Ａ−１に
対する処理中にあった場合でも、レジスタ６２の空き領
域を探して使用するので並列処理が可能となる。なお、
処理要求Ｂ−１に対応して確保されたレジスタを図では
太線で囲っている。
【０１５５】この様に、プロセッサシステム１０７は、
空きの領域を探してメモリリソースとレジスタリソース
の有効利用を図るとともに、複数の処理要求を同時に処
理することができる。換言すると、プロセッサシステム
１０７は、効率的な並行処理が可能となる。
空きの領域を探してメモリリソースとレジスタリソース
の有効利用を図るとともに、複数の処理要求を同時に処
理することができる。換言すると、プロセッサシステム
１０７は、効率的な並行処理が可能となる。
【０１５６】実施の形態１２．実施の形態１２では、Ｃ
ＰＵからＤＳＰへのプログラム等の転送タイミングにつ
いて説明する。なお、実施の形態１２では、実施の形態
１〜実施の形態１１までと同一の符号を付してある要素
であって特にその説明の無いものは、従前に説明した要
素と同一であるものとしてその説明を省略する。
ＰＵからＤＳＰへのプログラム等の転送タイミングにつ
いて説明する。なお、実施の形態１２では、実施の形態
１〜実施の形態１１までと同一の符号を付してある要素
であって特にその説明の無いものは、従前に説明した要
素と同一であるものとしてその説明を省略する。
【０１５７】図４６は、実施の形態１２のプロセッサシ
ステム１０８のレジスタの接続状況を示した説明図であ
る。ＣＰＵ１０は内部に制御プログラムを格納したＲＯ
Ｍ２０を持ち、このＲＯＭ２０内にＤＳＰ３１へのダウ
ンロード制御プログラムや、ＤＳＰ３１へダウンロード
するプログラムを複数種類格納している。ＣＰＵ１０が
ＤＳＰ３１へダウンロードを行なうのは、電源投入時の
Ｂｏｏｔ処理時や、リセット命令終了後の他、任意に動
作要求を受けつけておこなう。
ステム１０８のレジスタの接続状況を示した説明図であ
る。ＣＰＵ１０は内部に制御プログラムを格納したＲＯ
Ｍ２０を持ち、このＲＯＭ２０内にＤＳＰ３１へのダウ
ンロード制御プログラムや、ＤＳＰ３１へダウンロード
するプログラムを複数種類格納している。ＣＰＵ１０が
ＤＳＰ３１へダウンロードを行なうのは、電源投入時の
Ｂｏｏｔ処理時や、リセット命令終了後の他、任意に動
作要求を受けつけておこなう。
【０１５８】ＤＳＰ３１は、図４に示したのと同様に、
信号処理の入力として２系統、出力として２系統のＩ／
Ｆを持つプロセッサ構成となっている。ＤＳＰ３１は、
プロセッサ部４１内にレジスタ６０と付随するメモリ部
５０とからなっている。プロセッサ部４１は、演算器な
どを用いて実際の信号入力／信号処理／信号出力を行な
い、メモリ部５０は、プロセッサ部４１の動作を決定す
るプログラムを内蔵する。メモリ部５０にダウンロード
（転送）されたプログラムにより、ＤＳＰ３１は順次様
々な処理を行なっていく。また、図示したように、レジ
スタ６０は複数のレジスタ６１からなり、演算の方法に
よって演算処理途中の結果などを保管するのに用いられ
る。
信号処理の入力として２系統、出力として２系統のＩ／
Ｆを持つプロセッサ構成となっている。ＤＳＰ３１は、
プロセッサ部４１内にレジスタ６０と付随するメモリ部
５０とからなっている。プロセッサ部４１は、演算器な
どを用いて実際の信号入力／信号処理／信号出力を行な
い、メモリ部５０は、プロセッサ部４１の動作を決定す
るプログラムを内蔵する。メモリ部５０にダウンロード
（転送）されたプログラムにより、ＤＳＰ３１は順次様
々な処理を行なっていく。また、図示したように、レジ
スタ６０は複数のレジスタ６１からなり、演算の方法に
よって演算処理途中の結果などを保管するのに用いられ
る。
【０１５９】ここで、レジスタとプログラムの関係につ
いて説明し、次に、プログラムのダウンロードのタイミ
ングについて説明する。図４７は、ダウンロードされた
プログラムとレジスタの関係を２つの処理要求を用いて
説明した説明図である。このうち図４７ａは、動作要求
Ａの例としてＰｒｏｇｒａｍ−α／β／γがそれぞれそ
の下に記述されるレジスタを必要としている場合を示し
た図である。同様に、図４７ｂは、動作要求Ｂの例とし
てＰｒｏｇｒａｍ−γ／η／Φがそれぞれその下に記述
されるレジスタを必要としている場合を示した図であ
る。なお、本実施例においても、図９および図１０を用
いて説明したように、２つのシーケンス例（図９、図１
０と同様のシーケンス例をシーケンス１、シーケンス２
とする）を考えることが出来る。
いて説明し、次に、プログラムのダウンロードのタイミ
ングについて説明する。図４７は、ダウンロードされた
プログラムとレジスタの関係を２つの処理要求を用いて
説明した説明図である。このうち図４７ａは、動作要求
Ａの例としてＰｒｏｇｒａｍ−α／β／γがそれぞれそ
の下に記述されるレジスタを必要としている場合を示し
た図である。同様に、図４７ｂは、動作要求Ｂの例とし
てＰｒｏｇｒａｍ−γ／η／Φがそれぞれその下に記述
されるレジスタを必要としている場合を示した図であ
る。なお、本実施例においても、図９および図１０を用
いて説明したように、２つのシーケンス例（図９、図１
０と同様のシーケンス例をシーケンス１、シーケンス２
とする）を考えることが出来る。
【０１６０】図４８は、図４７で示したプログラムとレ
ジスタとの関係を、その使用レジスタを明示した配置例
により説明した説明図である。このうち、図４８ａは図
４２に示したのと同様な処理要求Ａ−１動作中の配置で
あり、図４８ｂは図４４に示したのと同様な処理要求Ｂ
−１動作中の配置である。詳細な説明は他の実施の形態
で説明したので省略するが、図示したように、処理要求
に応じてレジスタが一部重複して使用されているのが分
かる。
ジスタとの関係を、その使用レジスタを明示した配置例
により説明した説明図である。このうち、図４８ａは図
４２に示したのと同様な処理要求Ａ−１動作中の配置で
あり、図４８ｂは図４４に示したのと同様な処理要求Ｂ
−１動作中の配置である。詳細な説明は他の実施の形態
で説明したので省略するが、図示したように、処理要求
に応じてレジスタが一部重複して使用されているのが分
かる。
【０１６１】次に、ＤＳＰ３１のリソースの取得判断と
実際のダウンロード手順について、図４９を用いて説明
する。ＣＰＵ１０は、ＤＳＰ３１が稼働中のリソース取
得状態を把握しており、処理要求がきた場合にＤＳＰ３
１へプログラムの組や必要なパラメータのダウンロード
の可否判断を行なう。すなわち、ＣＰＵ１０は、処理要
求を遂行するのに必要なプログラムとデータをダウンロ
ード可能かどうか、現在のレジスタ６０やメモリ部５０
の稼働状態から判断する。
実際のダウンロード手順について、図４９を用いて説明
する。ＣＰＵ１０は、ＤＳＰ３１が稼働中のリソース取
得状態を把握しており、処理要求がきた場合にＤＳＰ３
１へプログラムの組や必要なパラメータのダウンロード
の可否判断を行なう。すなわち、ＣＰＵ１０は、処理要
求を遂行するのに必要なプログラムとデータをダウンロ
ード可能かどうか、現在のレジスタ６０やメモリ部５０
の稼働状態から判断する。
【０１６２】処理要求Ａが動作中に、処理要求Ｂがあっ
た場合、図４７に示したように必要なリソースはＰｒｏ
ｇｒａｍ−λ／η／Φとそれらに付属するレジスタであ
る。この時、ダウンロード制御プログラムは、先ずλに
関して、Ｐｒｏｇｒａｍ−λとＭＣｏｎ−Ａ付きレジス
タ２つ、演算用レジスタ１つ、画像用レジスタ１つの転
送配置が可能かどうかを判断し、可能であればそれらリ
ソースをダウンロードし設定を行なう。次にηに関して
Ｐｒｏｇｒａｍ−ηとＭＣｏｎ−Ｂ付きレジスタ１つ、
演算用レジスタ１つ、画像用レジスタ１つの転送配置が
可能かどうか判断し、可能であればそれらリソースをダ
ウンロードし各種設定を行なう。次に、Φに関しても同
様にダウンロードし各種設定を行なう。
た場合、図４７に示したように必要なリソースはＰｒｏ
ｇｒａｍ−λ／η／Φとそれらに付属するレジスタであ
る。この時、ダウンロード制御プログラムは、先ずλに
関して、Ｐｒｏｇｒａｍ−λとＭＣｏｎ−Ａ付きレジス
タ２つ、演算用レジスタ１つ、画像用レジスタ１つの転
送配置が可能かどうかを判断し、可能であればそれらリ
ソースをダウンロードし設定を行なう。次にηに関して
Ｐｒｏｇｒａｍ−ηとＭＣｏｎ−Ｂ付きレジスタ１つ、
演算用レジスタ１つ、画像用レジスタ１つの転送配置が
可能かどうか判断し、可能であればそれらリソースをダ
ウンロードし各種設定を行なう。次に、Φに関しても同
様にダウンロードし各種設定を行なう。
【０１６３】ここで、処理要求Ａに必要なリソースは満
たされたため、設定は完了する。なお、ダウンロードの
可否判断で否と判断された場合には、その途中で動作要
求に対して不可の判断を行ないその後の処理を中止す
る。このとき、必要な警告を上流処理および下流処理に
出力しても良い。図５０は、以上のダウンロードのタイ
ミングを示した説明図である。図示したように、ダウン
ロードは、処理要求を充足させるのに必要な個々のプロ
グラムが決定される毎にその都度おこなわれる。これに
より、プログラム投入の汎用性が向上する。なお、この
とき、必要なパラメータもその都度ダウンロードする態
様であってもよい。
たされたため、設定は完了する。なお、ダウンロードの
可否判断で否と判断された場合には、その途中で動作要
求に対して不可の判断を行ないその後の処理を中止す
る。このとき、必要な警告を上流処理および下流処理に
出力しても良い。図５０は、以上のダウンロードのタイ
ミングを示した説明図である。図示したように、ダウン
ロードは、処理要求を充足させるのに必要な個々のプロ
グラムが決定される毎にその都度おこなわれる。これに
より、プログラム投入の汎用性が向上する。なお、この
とき、必要なパラメータもその都度ダウンロードする態
様であってもよい。
【０１６４】実施の形態１３．実施の形態１３では、複
数のＤＳＰを有するプロセッサシステムの構成を説明
し、続いて、ＣＰＵからＤＳＰへのプログラム等の転送
タイミングについて説明する。なお、実施の形態１３で
は、実施の形態１〜実施の形態１２までと同一の符号を
付してある要素であって特にその説明の無いものは、従
前に説明した要素と同一であるものとしてその説明を省
略する。
数のＤＳＰを有するプロセッサシステムの構成を説明
し、続いて、ＣＰＵからＤＳＰへのプログラム等の転送
タイミングについて説明する。なお、実施の形態１３で
は、実施の形態１〜実施の形態１２までと同一の符号を
付してある要素であって特にその説明の無いものは、従
前に説明した要素と同一であるものとしてその説明を省
略する。
【０１６５】図５１は、実施の形態１３のプロセッサ処
理方法を適用するプロセッサシステムの構成の一例を示
した概念図である。プロセッサシステム１０９は、ＤＳ
Ｐ３１を複数備えたシステムである。以降では、上流処
理側にあるＤＳＰをＤＳＰ３１ａ、下流処理側にあるＤ
ＳＰをＤＳＰ３１ｂと称することとする。
理方法を適用するプロセッサシステムの構成の一例を示
した概念図である。プロセッサシステム１０９は、ＤＳ
Ｐ３１を複数備えたシステムである。以降では、上流処
理側にあるＤＳＰをＤＳＰ３１ａ、下流処理側にあるＤ
ＳＰをＤＳＰ３１ｂと称することとする。
【０１６６】ＣＰＵ１０は、上流処理Ａ１１１、上流処
理Ｂ１１２、下流処理Ａ１２１、下流処理Ｂ１２２に対
して必要な設定を行ない、また、ＤＳＰ３１ａ及びＤＳ
Ｐ３１ｂには処理要求に応じてプログラムのダウンロー
ドやレジスタの設定を行なう。上流処理Ａ１１１及び上
流処理Ｂ１１２はＣＰＵ１０から設定を受け取り、動作
要求があった時には必要な動作を行なって、ＤＳＰ３１
ａへ信号ないしデータを出力する。下流処理Ａ１２１及
び下流処理Ｂ１２２はＣＰＵ１０より設定を受け取り、
つづいてＤＳＰ３１ｂから信号ないしデータを受け取っ
て必要な下流動作を行なう。
理Ｂ１１２、下流処理Ａ１２１、下流処理Ｂ１２２に対
して必要な設定を行ない、また、ＤＳＰ３１ａ及びＤＳ
Ｐ３１ｂには処理要求に応じてプログラムのダウンロー
ドやレジスタの設定を行なう。上流処理Ａ１１１及び上
流処理Ｂ１１２はＣＰＵ１０から設定を受け取り、動作
要求があった時には必要な動作を行なって、ＤＳＰ３１
ａへ信号ないしデータを出力する。下流処理Ａ１２１及
び下流処理Ｂ１２２はＣＰＵ１０より設定を受け取り、
つづいてＤＳＰ３１ｂから信号ないしデータを受け取っ
て必要な下流動作を行なう。
【０１６７】ＤＳＰ３１ａは、ＣＰＵ１０よりプログラ
ムのダウンロードがなされるとともにレジスタの設定が
なされ、上流処理Ａ１１１と上流処理Ｂ１１２から信号
を受け取って、ダウンロードされたプログラムに従って
信号処理をおこなう。ＤＳＰ３２ｂは、ＣＰＵ１０より
プログラムのダウンロードがなされるとともにレジスタ
の設定がなされ、ＤＳＰ３１ａで処理された信号ないし
データを受け取って、ダウンロードされたプログラムに
従って信号処理を行ない、処理された信号ないしデータ
を下流処理Ａ１２１と下流処理Ｂ１２２いずれか一方も
しくは両方へ出力する。
ムのダウンロードがなされるとともにレジスタの設定が
なされ、上流処理Ａ１１１と上流処理Ｂ１１２から信号
を受け取って、ダウンロードされたプログラムに従って
信号処理をおこなう。ＤＳＰ３２ｂは、ＣＰＵ１０より
プログラムのダウンロードがなされるとともにレジスタ
の設定がなされ、ＤＳＰ３１ａで処理された信号ないし
データを受け取って、ダウンロードされたプログラムに
従って信号処理を行ない、処理された信号ないしデータ
を下流処理Ａ１２１と下流処理Ｂ１２２いずれか一方も
しくは両方へ出力する。
【０１６８】次に、ＤＳＰ３１のリソースの取得判断と
実際のダウンロード手順について、図５２を用いて説明
する。ＣＰＵ１０は、ＤＳＰ３１が稼働中のリソース取
得状態を把握しており、処理要求があった場合にＤＳＰ
３１へプログラムの組や必要なパラメータのダウンロー
ドの可否判断を行なう。すなわち、ＣＰＵ１０は、処理
要求を遂行するのに必要なプログラムとデータをダウン
ロード可能かどうか、そのときのＤＳＰ３１の内部状態
から判断することになる。
実際のダウンロード手順について、図５２を用いて説明
する。ＣＰＵ１０は、ＤＳＰ３１が稼働中のリソース取
得状態を把握しており、処理要求があった場合にＤＳＰ
３１へプログラムの組や必要なパラメータのダウンロー
ドの可否判断を行なう。すなわち、ＣＰＵ１０は、処理
要求を遂行するのに必要なプログラムとデータをダウン
ロード可能かどうか、そのときのＤＳＰ３１の内部状態
から判断することになる。
【０１６９】この場合、プロセッサシステム１０９で
は、どちらのＤＳＰに何をダウンロードするか全て決定
してからダウンロード処理を実行させる。図５３は、プ
ログラムの転送タイミングを説明した図である。処理要
求Ａが動作中に処理要求Ｂが発生した場合、必要なリソ
ースはＰｒｏｇｒａｍ−λ／η／Φとそれらに付属する
レジスタである。
は、どちらのＤＳＰに何をダウンロードするか全て決定
してからダウンロード処理を実行させる。図５３は、プ
ログラムの転送タイミングを説明した図である。処理要
求Ａが動作中に処理要求Ｂが発生した場合、必要なリソ
ースはＰｒｏｇｒａｍ−λ／η／Φとそれらに付属する
レジスタである。
【０１７０】この時、ダウンロード制御プログラムは、
先ずλに関してＰｒｏｇｒａｍ−λとＭＣｏｎ−Ａ付き
レジスタ２つ、演算用レジスタ１つ、画像用レジスタ１
つの転送配置が出来るかどうかを判断し、可能であれ
ば、次にηに関してＰｒｏｇｒａｍ−ηとＭＣｏｎ−Ｂ
付きレジスタ１つ、演算用レジスタ１つ、画像用レジス
タ１つの転送配置が出来るかどうか判断し、更にΦに関
しても同様に判定を行なう。そして、全てのリソースが
取得可能な状態と判定出来た場合にはじめて、全てのプ
ログラムとレジスタに関してダウンロード／設定を行な
う。なお、もしダウンロードの可否判断で否と判断され
た場合には、ＤＳＰ３１へのダウンロードを一切行なう
ことなく処理を中止する。
先ずλに関してＰｒｏｇｒａｍ−λとＭＣｏｎ−Ａ付き
レジスタ２つ、演算用レジスタ１つ、画像用レジスタ１
つの転送配置が出来るかどうかを判断し、可能であれ
ば、次にηに関してＰｒｏｇｒａｍ−ηとＭＣｏｎ−Ｂ
付きレジスタ１つ、演算用レジスタ１つ、画像用レジス
タ１つの転送配置が出来るかどうか判断し、更にΦに関
しても同様に判定を行なう。そして、全てのリソースが
取得可能な状態と判定出来た場合にはじめて、全てのプ
ログラムとレジスタに関してダウンロード／設定を行な
う。なお、もしダウンロードの可否判断で否と判断され
た場合には、ＤＳＰ３１へのダウンロードを一切行なう
ことなく処理を中止する。
【０１７１】この様な、処理要求に係るプログラムおよ
び必要なパラメータの全ての転送が可能かまとめて判断
するプロセッサの制御方法は、例えばプログラムのサイ
ズが大きく、ＤＳＰ３１へのダウンロード負荷が大きく
時間的に制約となる場合に有効である。また、特に、複
数のＤＳＰが用いられる場合に有効である。
び必要なパラメータの全ての転送が可能かまとめて判断
するプロセッサの制御方法は、例えばプログラムのサイ
ズが大きく、ＤＳＰ３１へのダウンロード負荷が大きく
時間的に制約となる場合に有効である。また、特に、複
数のＤＳＰが用いられる場合に有効である。
【０１７２】以上の実施の形態で説明したプロセッサ処
理方法については、様々な汎用性を考慮する必要があ
る。一方で、ＤＳＰに投入されるプログラムはそのプロ
セッサの形式や内容によりカスタマイズして利用される
必要がある。すなわち、ＤＳＰに特異な動作などが要求
される場合には、一般的によく知られた言語以外や、抽
象度の低いアセンブラなどで記述する場合がある。ま
た、そのコンパイラの内容によっては、望んだ機能を満
たさないためにダウンロード時にＣＰＵの制御ソフトに
よってその機能を補完する場合もある。
理方法については、様々な汎用性を考慮する必要があ
る。一方で、ＤＳＰに投入されるプログラムはそのプロ
セッサの形式や内容によりカスタマイズして利用される
必要がある。すなわち、ＤＳＰに特異な動作などが要求
される場合には、一般的によく知られた言語以外や、抽
象度の低いアセンブラなどで記述する場合がある。ま
た、そのコンパイラの内容によっては、望んだ機能を満
たさないためにダウンロード時にＣＰＵの制御ソフトに
よってその機能を補完する場合もある。
【０１７３】例えば、上述したようにプログラムとレジ
スタの投入先を自由に決定する場合、プログラム内で予
め想定された指定レジスタが使用できないケースが出て
くる。したがって、このような場合、ＣＰＵのＲＯＭに
投入した後に、プログラムのレジスタ設定を変更する必
要が生じる。これをＣＰＵのプログラムダウンロード時
にコード変換部によって行なうことでダウンロードの自
由度を確保できる。図５４は、このときのコード変換を
概念的に示した説明図である。この処理は、プログラム
をプロセッサで予め変換してＤＳＰへダウンロード（転
送）する方法であるといえる。
スタの投入先を自由に決定する場合、プログラム内で予
め想定された指定レジスタが使用できないケースが出て
くる。したがって、このような場合、ＣＰＵのＲＯＭに
投入した後に、プログラムのレジスタ設定を変更する必
要が生じる。これをＣＰＵのプログラムダウンロード時
にコード変換部によって行なうことでダウンロードの自
由度を確保できる。図５４は、このときのコード変換を
概念的に示した説明図である。この処理は、プログラム
をプロセッサで予め変換してＤＳＰへダウンロード（転
送）する方法であるといえる。
【０１７４】また、Ｈｏｓｔ−ＣＰＵを入れ替えて使用
する状況下では、ＣＰＵメーカーによってはデータのビ
ットの位置が異なる。したがって、ビット変換のパター
ンを準備しておき、上述したコード変換時に認識させる
ことで、ＣＰＵの形式を意識することなく、ＤＳＰにダ
ウンロードするプログラムを再利用することが可能とな
る。図５５は、このときのＣＰＵ対応を概念的に示した
説明図である。プロセッサによる変換が、ＣＰＵに依存
するコード形式に対応させてあるので、Ｈｏｓｔ−ＣＰ
Ｕのコード形式に依存しない汎用的なシステム構築が可
能となる。
する状況下では、ＣＰＵメーカーによってはデータのビ
ットの位置が異なる。したがって、ビット変換のパター
ンを準備しておき、上述したコード変換時に認識させる
ことで、ＣＰＵの形式を意識することなく、ＤＳＰにダ
ウンロードするプログラムを再利用することが可能とな
る。図５５は、このときのＣＰＵ対応を概念的に示した
説明図である。プロセッサによる変換が、ＣＰＵに依存
するコード形式に対応させてあるので、Ｈｏｓｔ−ＣＰ
Ｕのコード形式に依存しない汎用的なシステム構築が可
能となる。
【０１７５】
【発明の効果】以上説明したように、本発明のプロセッ
サ処理方法（請求項１）は、ＣＰＵと、ＣＰＵに接続す
るＲＯＭと、プログラムを格納するメモリ部およびプロ
グラムに従ってデータを処理するプロセッサ部を有する
ＤＳＰと、を備えるプロセッサシステムに適用するプロ
セッサ処理方法であって、前記ＲＯＭが、複数のプログ
ラムとプログラムの処理に必要なパラメータとを格納
し、前記ＣＰＵが、電源投入時にＤＳＰ用の初期プログ
ラムをＲＯＭからＤＳＰのメモリ部に投入し、以降は、
プロセッサシステム外部から処理要求が来る毎に当該処
理要求に応じたプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送し、前記ＤＳＰが、プロ
セッサシステム外部から処理すべきデータを入力し、メ
モリ部に転送されたプログラムとパラメータに基づいて
当該データをプロセッサ部で処理してプロセッサシステ
ム外部へ出力するので、ＲＯＭを取り替えるだけで設計
変更に容易に対応でき、これにより、ＤＳＰによる処理
のバラエティを増やすことができる。
サ処理方法（請求項１）は、ＣＰＵと、ＣＰＵに接続す
るＲＯＭと、プログラムを格納するメモリ部およびプロ
グラムに従ってデータを処理するプロセッサ部を有する
ＤＳＰと、を備えるプロセッサシステムに適用するプロ
セッサ処理方法であって、前記ＲＯＭが、複数のプログ
ラムとプログラムの処理に必要なパラメータとを格納
し、前記ＣＰＵが、電源投入時にＤＳＰ用の初期プログ
ラムをＲＯＭからＤＳＰのメモリ部に投入し、以降は、
プロセッサシステム外部から処理要求が来る毎に当該処
理要求に応じたプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送し、前記ＤＳＰが、プロ
セッサシステム外部から処理すべきデータを入力し、メ
モリ部に転送されたプログラムとパラメータに基づいて
当該データをプロセッサ部で処理してプロセッサシステ
ム外部へ出力するので、ＲＯＭを取り替えるだけで設計
変更に容易に対応でき、これにより、ＤＳＰによる処理
のバラエティを増やすことができる。
【０１７６】また、本発明のプロセッサ処理方法（請求
項２）は、請求項１に記載のプロセッサ処理方法におい
て、前記ＲＯＭが、処理要求の種類に応じたプログラム
を複数格納し、前記ＣＰＵが、処理要求を任意のタイミ
ングで受け付け、それぞれの処理要求に応じたプログラ
ムと必要なパラメータとをＲＯＭからＤＳＰのメモリ部
に転送し、前記ＤＳＰが、前記データに対する入出力Ｉ
／Ｆを複数有し、前記データを前記複数の入出力Ｉ／Ｆ
からそれぞれ取り込み、メモリ部に転送されたプログラ
ムとパラメータに基づいて当該データをプロセッサ部で
処理してプロセッサ外部へ前記複数の入出力Ｉ／Ｆから
出力するので、処理要求を即座に受け入れることがで
き、これにより、ＤＳＰにより複数種類の処理を並行し
ておこなわせることができる。
項２）は、請求項１に記載のプロセッサ処理方法におい
て、前記ＲＯＭが、処理要求の種類に応じたプログラム
を複数格納し、前記ＣＰＵが、処理要求を任意のタイミ
ングで受け付け、それぞれの処理要求に応じたプログラ
ムと必要なパラメータとをＲＯＭからＤＳＰのメモリ部
に転送し、前記ＤＳＰが、前記データに対する入出力Ｉ
／Ｆを複数有し、前記データを前記複数の入出力Ｉ／Ｆ
からそれぞれ取り込み、メモリ部に転送されたプログラ
ムとパラメータに基づいて当該データをプロセッサ部で
処理してプロセッサ外部へ前記複数の入出力Ｉ／Ｆから
出力するので、処理要求を即座に受け入れることがで
き、これにより、ＤＳＰにより複数種類の処理を並行し
ておこなわせることができる。
【０１７７】また、本発明のプロセッサ処理方法（請求
項３）は、請求項２に記載のプロセッサ処理方法におい
て、処理要求と処理要求を充足させるのに必要なプログ
ラムの組とを対応づけるテーブルを有し、前記ＣＰＵ
が、処理要求に従って、前記テーブルを参照することに
より、ＤＳＰに転送すべきプログラムの組と必要なパラ
メータとを決定するので、処理要求を充足させるプログ
ラムが何れであるか判断しなくてすみ、これにより、複
雑なプログラムの組み合せが必要である場合であって
も、ＣＰＵがＤＳＰに対してプログラムの組を全体とし
て高速に転送可能とすることができる。
項３）は、請求項２に記載のプロセッサ処理方法におい
て、処理要求と処理要求を充足させるのに必要なプログ
ラムの組とを対応づけるテーブルを有し、前記ＣＰＵ
が、処理要求に従って、前記テーブルを参照することに
より、ＤＳＰに転送すべきプログラムの組と必要なパラ
メータとを決定するので、処理要求を充足させるプログ
ラムが何れであるか判断しなくてすみ、これにより、複
雑なプログラムの組み合せが必要である場合であって
も、ＣＰＵがＤＳＰに対してプログラムの組を全体とし
て高速に転送可能とすることができる。
【０１７８】また、本発明のプロセッサ処理方法（請求
項４）は、請求項３に記載のプロセッサ処理方法におい
て、前記テーブルを前記ＲＯＭに格納したので、ＲＯＭ
の１チップに設計変更の可能性のある要素をすべて盛り
込むことができ、これにより、ＤＳＰによる処理のバラ
エティを簡便に増やすことができる。
項４）は、請求項３に記載のプロセッサ処理方法におい
て、前記テーブルを前記ＲＯＭに格納したので、ＲＯＭ
の１チップに設計変更の可能性のある要素をすべて盛り
込むことができ、これにより、ＤＳＰによる処理のバラ
エティを簡便に増やすことができる。
【０１７９】また、本発明のプロセッサ処理方法（請求
項５）は、請求項１〜４のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵが、ＤＳＰのメモリ
部におけるメモリ使用状況を認識し、プロセッサシステ
ム外部から処理要求が来る毎に当該処理要求に応じたプ
ログラムと必要なパラメータとをＲＯＭからＤＳＰのメ
モリ部の空き領域を探して転送するので、メモリリソー
スの有効利用を図ることができる。
項５）は、請求項１〜４のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵが、ＤＳＰのメモリ
部におけるメモリ使用状況を認識し、プロセッサシステ
ム外部から処理要求が来る毎に当該処理要求に応じたプ
ログラムと必要なパラメータとをＲＯＭからＤＳＰのメ
モリ部の空き領域を探して転送するので、メモリリソー
スの有効利用を図ることができる。
【０１８０】また、本発明のプロセッサ処理方法（請求
項６）は、請求項３または４に記載のプロセッサ処理方
法において、前記ＣＰＵが、処理要求の履歴を保持し、
プロセッサシステム外部から処理要求が来る毎に、従前
の処理要求と一致するか否かを判断し、一致しない場合
には、前記テーブルを参照して処理要求を充足させるの
に必要な差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送し、前記ＤＳＰが、最新
の処理要求が従前の処理要求と一致する場合には、従前
にメモリ部に転送されたプログラムとパラメータを利用
してデータをプロセッサ部で処理してプロセッサシステ
ム外部へ出力し、差分のプログラムとパラメータが転送
された場合には、当該差分のプログラムとパラメータお
よび従前にメモリ部に転送されていたプログラムとパラ
メータに基づいてデータをプロセッサ部で処理してプロ
セッサシステム外部へ出力するので、転送時間を短縮す
ることができ、これにより、ＤＳＰにおける処理時間を
短縮させることができる。
項６）は、請求項３または４に記載のプロセッサ処理方
法において、前記ＣＰＵが、処理要求の履歴を保持し、
プロセッサシステム外部から処理要求が来る毎に、従前
の処理要求と一致するか否かを判断し、一致しない場合
には、前記テーブルを参照して処理要求を充足させるの
に必要な差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送し、前記ＤＳＰが、最新
の処理要求が従前の処理要求と一致する場合には、従前
にメモリ部に転送されたプログラムとパラメータを利用
してデータをプロセッサ部で処理してプロセッサシステ
ム外部へ出力し、差分のプログラムとパラメータが転送
された場合には、当該差分のプログラムとパラメータお
よび従前にメモリ部に転送されていたプログラムとパラ
メータに基づいてデータをプロセッサ部で処理してプロ
セッサシステム外部へ出力するので、転送時間を短縮す
ることができ、これにより、ＤＳＰにおける処理時間を
短縮させることができる。
【０１８１】また、本発明のプロセッサ処理方法（請求
項７）は、請求項６に記載のプロセッサ処理方法におい
て、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使
用状況を認識し、差分のプログラムと必要なパラメータ
とをＲＯＭからＤＳＰのメモリ部の空き領域を探して転
送し、空き領域がなければ、処理要求の履歴を参照し
て、不要な領域の開放をＤＳＰに指示し、不要な領域の
開放後、差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送するので、転送時間を短
縮することができ、これにより、ＤＳＰにおける処理時
間を短縮させることができる。
項７）は、請求項６に記載のプロセッサ処理方法におい
て、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ使
用状況を認識し、差分のプログラムと必要なパラメータ
とをＲＯＭからＤＳＰのメモリ部の空き領域を探して転
送し、空き領域がなければ、処理要求の履歴を参照し
て、不要な領域の開放をＤＳＰに指示し、不要な領域の
開放後、差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部に転送するので、転送時間を短
縮することができ、これにより、ＤＳＰにおける処理時
間を短縮させることができる。
【０１８２】また、本発明のプロセッサ処理方法（請求
項８）は、請求項１〜４のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵが、ＤＳＰのメモリ
部におけるメモリ使用状況とプロセッサ部に備わるレジ
スタにおけるレジスタ使用状況とを認識し、プロセッサ
システム外部から処理要求が来る毎に、ＲＯＭから当該
処理要求に応じたプログラムと必要なパラメータとをＤ
ＳＰのメモリ部の空き領域とプロセッサ部のレジスタの
空き領域とに分配して転送するので、メモリリソースと
レジスタリソースの有効利用を図ることができる。
項８）は、請求項１〜４のいずれか一つに記載のプロセ
ッサ処理方法において、前記ＣＰＵが、ＤＳＰのメモリ
部におけるメモリ使用状況とプロセッサ部に備わるレジ
スタにおけるレジスタ使用状況とを認識し、プロセッサ
システム外部から処理要求が来る毎に、ＲＯＭから当該
処理要求に応じたプログラムと必要なパラメータとをＤ
ＳＰのメモリ部の空き領域とプロセッサ部のレジスタの
空き領域とに分配して転送するので、メモリリソースと
レジスタリソースの有効利用を図ることができる。
【０１８３】また、本発明のプロセッサ処理方法（請求
項９）は、請求項３または４に記載のプロセッサ処理方
法において、前記ＣＰＵが、処理要求の履歴を保持し、
プロセッサシステム外部から処理要求が来る毎に、従前
の処理要求と一致するか否かを判断し、一致しない場合
には、前記テーブルを参照して処理要求を充足させるの
に必要な差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部およびプロセッサ部のレジスタ
に分配して転送し、前記ＤＳＰが、最新の処理要求が従
前の処理要求と一致する場合には、従前に転送されたプ
ログラムとパラメータを利用してデータをプロセッサ部
で処理してプロセッサシステム外部へ出力し、差分のプ
ログラムとパラメータが転送された場合には、当該差分
のプログラムとパラメータおよび従前に転送されていた
プログラムとパラメータに基づいてデータをプロセッサ
部で処理してプロセッサシステム外部へ出力するので、
転送時間を短縮することができ、これにより、ＤＳＰに
おける処理時間を短縮させることができる。
項９）は、請求項３または４に記載のプロセッサ処理方
法において、前記ＣＰＵが、処理要求の履歴を保持し、
プロセッサシステム外部から処理要求が来る毎に、従前
の処理要求と一致するか否かを判断し、一致しない場合
には、前記テーブルを参照して処理要求を充足させるの
に必要な差分のプログラムと必要なパラメータとをＲＯ
ＭからＤＳＰのメモリ部およびプロセッサ部のレジスタ
に分配して転送し、前記ＤＳＰが、最新の処理要求が従
前の処理要求と一致する場合には、従前に転送されたプ
ログラムとパラメータを利用してデータをプロセッサ部
で処理してプロセッサシステム外部へ出力し、差分のプ
ログラムとパラメータが転送された場合には、当該差分
のプログラムとパラメータおよび従前に転送されていた
プログラムとパラメータに基づいてデータをプロセッサ
部で処理してプロセッサシステム外部へ出力するので、
転送時間を短縮することができ、これにより、ＤＳＰに
おける処理時間を短縮させることができる。
【０１８４】また、本発明のプロセッサ処理方法（請求
項１０）は、請求項９に記載のプロセッサ処理方法にお
いて、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ
使用状況とプロセッサ部に備わるレジスタにおけるレジ
スタ使用状況とを認識し、差分のプログラムと必要なパ
ラメータとをＲＯＭからＤＳＰのメモリ部の空き領域と
プロセッサ部のレジスタの空き領域とに分配して転送
し、空き領域がなければ、処理要求の履歴を参照して、
不要な領域の開放をＤＳＰに指示し、不要な領域の開放
後、差分のプログラムと必要なパラメータとをＲＯＭか
らＤＳＰのメモリ部とプロセッサ部のレジスタに転送す
るので、転送時間を短縮することができ、これにより、
ＤＳＰにおける処理時間を短縮させることができる。
項１０）は、請求項９に記載のプロセッサ処理方法にお
いて、前記ＣＰＵが、ＤＳＰのメモリ部におけるメモリ
使用状況とプロセッサ部に備わるレジスタにおけるレジ
スタ使用状況とを認識し、差分のプログラムと必要なパ
ラメータとをＲＯＭからＤＳＰのメモリ部の空き領域と
プロセッサ部のレジスタの空き領域とに分配して転送
し、空き領域がなければ、処理要求の履歴を参照して、
不要な領域の開放をＤＳＰに指示し、不要な領域の開放
後、差分のプログラムと必要なパラメータとをＲＯＭか
らＤＳＰのメモリ部とプロセッサ部のレジスタに転送す
るので、転送時間を短縮することができ、これにより、
ＤＳＰにおける処理時間を短縮させることができる。
【０１８５】また、本発明のプロセッサ処理方法（請求
項１１）は、請求項６、７、９または１０に記載のプロ
セッサ処理方法において、前記ＣＰＵが、処理要求の履
歴を過去１回分保持するので、ルーチンワークがなされ
る場合に、ＤＳＰによる処理時間を短縮させることがで
きる。
項１１）は、請求項６、７、９または１０に記載のプロ
セッサ処理方法において、前記ＣＰＵが、処理要求の履
歴を過去１回分保持するので、ルーチンワークがなされ
る場合に、ＤＳＰによる処理時間を短縮させることがで
きる。
【０１８６】また、本発明のプロセッサ処理方法（請求
項１２）は、請求項８、９または１０に記載のプロセッ
サ処理方法において、前記プロセッサ部のレジスタが、
ラインメモリ、画像処理または音声処理のハードウェア
に接続し、当該ラインメモリやハードウェアのデータを
読み書きするので、複雑な処理を高速かつ簡便におこな
うことが可能となる。
項１２）は、請求項８、９または１０に記載のプロセッ
サ処理方法において、前記プロセッサ部のレジスタが、
ラインメモリ、画像処理または音声処理のハードウェア
に接続し、当該ラインメモリやハードウェアのデータを
読み書きするので、複雑な処理を高速かつ簡便におこな
うことが可能となる。
【０１８７】また、本発明のプロセッサ処理方法（請求
項１３）は、請求項５〜１０のいずれか一つに記載のプ
ロセッサ処理方法において、前記ＣＰＵからＤＳＰへの
プログラムおよび必要なパラメータの転送を、処理要求
を充足させるのに必要な個々のプログラムが決定される
毎にその都度おこなうので、プログラム投入の汎用性を
高めることができ、これにより、複雑なプログラムの組
み合せが必要である場合であっても、ＣＰＵがＤＳＰに
対してプログラムの組を全体として高速に転送可能とす
ることができる。
項１３）は、請求項５〜１０のいずれか一つに記載のプ
ロセッサ処理方法において、前記ＣＰＵからＤＳＰへの
プログラムおよび必要なパラメータの転送を、処理要求
を充足させるのに必要な個々のプログラムが決定される
毎にその都度おこなうので、プログラム投入の汎用性を
高めることができ、これにより、複雑なプログラムの組
み合せが必要である場合であっても、ＣＰＵがＤＳＰに
対してプログラムの組を全体として高速に転送可能とす
ることができる。
【０１８８】また、本発明のプロセッサ処理方法（請求
項１４）は、請求項５〜１０のいずれか一つに記載のプ
ロセッサ処理方法において、前記ＣＰＵからＤＳＰへの
プログラムおよび必要なパラメータの転送を、処理要求
を充足させるのに必要なプログラムの組が決定された後
に一括しておこなうため、プログラム投入の汎用性を高
めることができ、これにより、複雑なプログラムの組み
合せが必要である場合であっても、ＣＰＵがＤＳＰに対
してプログラムの組を全体として高速に転送可能とする
ことができる。
項１４）は、請求項５〜１０のいずれか一つに記載のプ
ロセッサ処理方法において、前記ＣＰＵからＤＳＰへの
プログラムおよび必要なパラメータの転送を、処理要求
を充足させるのに必要なプログラムの組が決定された後
に一括しておこなうため、プログラム投入の汎用性を高
めることができ、これにより、複雑なプログラムの組み
合せが必要である場合であっても、ＣＰＵがＤＳＰに対
してプログラムの組を全体として高速に転送可能とする
ことができる。
【０１８９】また、本発明のプロセッサシステム（請求
項１５）は、ＣＰＵとＤＳＰとから構成され、データに
対して複数の処理を施して用途に応じた機能を実現する
プロセッサシステムであって、前記ＣＰＵが、複数の処
理のそれぞれに対応したプログラムと、プログラムで使
用するパラメータとを格納するＲＯＭに接続し、機能実
現へ向けた処理を開始させる処理要求を入力する処理要
求入力手段と、前記処理要求入力手段により入力された
処理要求に従って、前記ＤＳＰで処理させるべき処理の
組み合せおよび必要なパラメータを決定する決定手段
と、前記ＲＯＭに格納されたプログラムとパラメータの
中から、前記決定手段により決定された処理の組み合せ
にかかるプログラムおよびパラメータを前記ＤＳＰに転
送する転送手段と、を備え、前記ＤＳＰが、前記データ
を入力するデータ入力手段と、前記ＣＰＵから転送され
たプログラムとパラメータを格納するＲＡＭと、前記デ
ータ入力手段により入力されたデータに対して、前記Ｒ
ＡＭに格納されたプログラムとパラメータに基づいて一
連の処理を施し、前記用途に応じた機能を実現する処理
手段と、を備えたので、ＲＯＭを取り替えるだけで設計
変更に容易に対応できるとともにＤＳＰを用いた柔軟な
処理が可能となり、これにより、ＤＳＰによる処理のバ
ラエティを増やすことができる。
項１５）は、ＣＰＵとＤＳＰとから構成され、データに
対して複数の処理を施して用途に応じた機能を実現する
プロセッサシステムであって、前記ＣＰＵが、複数の処
理のそれぞれに対応したプログラムと、プログラムで使
用するパラメータとを格納するＲＯＭに接続し、機能実
現へ向けた処理を開始させる処理要求を入力する処理要
求入力手段と、前記処理要求入力手段により入力された
処理要求に従って、前記ＤＳＰで処理させるべき処理の
組み合せおよび必要なパラメータを決定する決定手段
と、前記ＲＯＭに格納されたプログラムとパラメータの
中から、前記決定手段により決定された処理の組み合せ
にかかるプログラムおよびパラメータを前記ＤＳＰに転
送する転送手段と、を備え、前記ＤＳＰが、前記データ
を入力するデータ入力手段と、前記ＣＰＵから転送され
たプログラムとパラメータを格納するＲＡＭと、前記デ
ータ入力手段により入力されたデータに対して、前記Ｒ
ＡＭに格納されたプログラムとパラメータに基づいて一
連の処理を施し、前記用途に応じた機能を実現する処理
手段と、を備えたので、ＲＯＭを取り替えるだけで設計
変更に容易に対応できるとともにＤＳＰを用いた柔軟な
処理が可能となり、これにより、ＤＳＰによる処理のバ
ラエティを増やすことができる。
【０１９０】また、本発明のプロセッサシステム（請求
項１６）は、ＣＰＵとＤＳＰとから構成され、データに
対して複数の処理を施して用途に応じた機能を実現する
プロセッサシステムであって、前記ＣＰＵが、複数の処
理のそれぞれに対応したプログラムと、プログラムで使
用するパラメータとを格納するＲＯＭに接続し、機能実
現へ向けた処理を開始させる処理要求を入力する処理要
求入力手段と、前記処理要求入力手段により入力された
処理要求に従って、前記ＤＳＰで処理させるべき処理の
組み合せおよび必要なパラメータを決定する決定手段
と、前記ＲＯＭに格納されたプログラムとパラメータの
中から、前記決定手段により決定された処理の組み合せ
にかかるプログラムおよびパラメータを前記ＤＳＰに転
送する転送手段と、を備え、前記ＤＳＰが、前記データ
を入力するデータ入力手段と、前記ＣＰＵから転送され
たプログラムとパラメータを格納するＲＡＭおよびレジ
スタと、前記データ入力手段により入力されたデータに
対して、前記ＲＡＭに格納されたプログラムとパラメー
タに基づいて前記レジスタを介して一連の処理を施し、
前記用途に応じた機能を実現する処理手段と、を備えた
ので、ＲＯＭを取り替えるだけで設計変更に容易に対応
できるとともにＤＳＰを用いた柔軟な処理が可能とな
り、これにより、ＤＳＰによる処理のバラエティを増や
すことができる。
項１６）は、ＣＰＵとＤＳＰとから構成され、データに
対して複数の処理を施して用途に応じた機能を実現する
プロセッサシステムであって、前記ＣＰＵが、複数の処
理のそれぞれに対応したプログラムと、プログラムで使
用するパラメータとを格納するＲＯＭに接続し、機能実
現へ向けた処理を開始させる処理要求を入力する処理要
求入力手段と、前記処理要求入力手段により入力された
処理要求に従って、前記ＤＳＰで処理させるべき処理の
組み合せおよび必要なパラメータを決定する決定手段
と、前記ＲＯＭに格納されたプログラムとパラメータの
中から、前記決定手段により決定された処理の組み合せ
にかかるプログラムおよびパラメータを前記ＤＳＰに転
送する転送手段と、を備え、前記ＤＳＰが、前記データ
を入力するデータ入力手段と、前記ＣＰＵから転送され
たプログラムとパラメータを格納するＲＡＭおよびレジ
スタと、前記データ入力手段により入力されたデータに
対して、前記ＲＡＭに格納されたプログラムとパラメー
タに基づいて前記レジスタを介して一連の処理を施し、
前記用途に応じた機能を実現する処理手段と、を備えた
ので、ＲＯＭを取り替えるだけで設計変更に容易に対応
できるとともにＤＳＰを用いた柔軟な処理が可能とな
り、これにより、ＤＳＰによる処理のバラエティを増や
すことができる。
【図１】実施の形態１のプロセッサ処理方法を適用する
プロセッサシステムの構成の一例を示した概念図であ
る。
プロセッサシステムの構成の一例を示した概念図であ
る。
【図２】実施の形態１のＤＳＰの処理に必要なプログラ
ムのダウンロードの流れを説明する説明図である。
ムのダウンロードの流れを説明する説明図である。
【図３】実施の形態１のプロセッサシステムのシーケン
ス例を示した説明図である。
ス例を示した説明図である。
【図４】実施の形態２のプロセッサ処理方法を適用する
プロセッサシステムの構成の一例を示した概念図であ
る。
プロセッサシステムの構成の一例を示した概念図であ
る。
【図５】実施の形態２のプロセッサ処理方法を適用する
プロセッサシステムの一例を示したシステム構成図であ
る。
プロセッサシステムの一例を示したシステム構成図であ
る。
【図６】実施の形態２のＤＳＰの処理に必要なプログラ
ムのダウンロードの流れを説明する説明図である。
ムのダウンロードの流れを説明する説明図である。
【図７】処理要求Ａおよび処理要求Ｂに対するプログラ
ムのＤＳＰのメモリ部への配置例を示した説明図であ
る。
ムのＤＳＰのメモリ部への配置例を示した説明図であ
る。
【図８】実施の形態２のメイン制御プログラムの動作概
念を説明した図である。
念を説明した図である。
【図９】プロセッサシステム１０１のシーケンス例を示
した説明図である。
した説明図である。
【図１０】プロセッサシステムが非同期の信号処理をす
る場合のシーケンス例を示した説明図である。
る場合のシーケンス例を示した説明図である。
【図１１】実施の形態３のプロセッサ処理方法を適用す
るプロセッサシステムの構成の一例を示した概念図であ
る。
るプロセッサシステムの構成の一例を示した概念図であ
る。
【図１２】処理要求を充足させるのに必要なプログラム
の組を決定する方法の一例を示した説明図である。
の組を決定する方法の一例を示した説明図である。
【図１３】処理変換テーブルの一例を示した説明図であ
る。
る。
【図１４】実施の形態４のプロセッサ処理方法を適用す
るプロセッサシステムの構成の一例を示した概念図であ
る。
るプロセッサシステムの構成の一例を示した概念図であ
る。
【図１５】ＤＳＰの処理に必要なプログラムのダウンロ
ードの流れを説明する説明図である。
ードの流れを説明する説明図である。
【図１６】ＣＰＵが、処理要求を自身のＲＯＭに格納さ
れているプログラム単位に分解し、どのプログラムの組
み合せでダウンロードするかを決定する説明図である。
れているプログラム単位に分解し、どのプログラムの組
み合せでダウンロードするかを決定する説明図である。
【図１７】プロセッサシステムのシーケンス例を示した
説明図である。
説明図である。
【図１８】実施の形態５のプロセッサ処理方法を適用す
るプロセッサシステムの構成の一例を示した概念図であ
る。
るプロセッサシステムの構成の一例を示した概念図であ
る。
【図１９】処理要求２の次に図１６に示した処理要求３
のプログラムの組を格納する様子を示した説明図であ
る。
のプログラムの組を格納する様子を示した説明図であ
る。
【図２０】実施の形態６のメモリ部のプログラムダウン
ロードの様子を説明する説明図である。
ロードの様子を説明する説明図である。
【図２１】図９に示したシーケンスを例にメモリ部の状
態を説明する説明図である。
態を説明する説明図である。
【図２２】図１０に示したシーケンスを例にメモリ部の
状態を説明する説明図である。
状態を説明する説明図である。
【図２３】実施の形態８のプログラムシステムのソフト
ウェア構成を説明する説明図である。
ウェア構成を説明する説明図である。
【図２４】図２３に示したソフトウェア構成の大まかな
シーケンスを示した説明図である。
シーケンスを示した説明図である。
【図２５】リソースの再利用のシーケンスの一例を説明
する説明図である。
する説明図である。
【図２６】図２５に示したシーケンスに従ってリソース
が再利用される場合の概念図である。
が再利用される場合の概念図である。
【図２７】リソースの再利用のシーケンスの他の一例を
説明する説明図である。
説明する説明図である。
【図２８】図２７に示したシーケンスに従ってリソース
が再利用される場合の概念図である。
が再利用される場合の概念図である。
【図２９】リソースの新規取得について説明する説明図
である。
である。
【図３０】リソースの新規取得について説明する説明図
である。
である。
【図３１】リソースの新規取得について説明する説明図
である。
である。
【図３２】メモリエリアの再利用と新規取得とがともに
できなかった場合のリソースの取得方法について説明す
る説明図である。
できなかった場合のリソースの取得方法について説明す
る説明図である。
【図３３】メモリエリアの再利用と新規取得とがともに
できなかった場合のリソースの取得方法について説明す
る説明図である。
できなかった場合のリソースの取得方法について説明す
る説明図である。
【図３４】メモリエリアの再利用と新規取得とがともに
できなかった場合のリソースの取得方法について説明す
る説明図である。
できなかった場合のリソースの取得方法について説明す
る説明図である。
【図３５】実施の形態９のプロセッサ処理方法を適用す
るプロセッサシステムの構成の一例を示した概念図であ
る。
るプロセッサシステムの構成の一例を示した概念図であ
る。
【図３６】実施の形態９のプロセッサシステムにおい
て、ダウンロードするプログラムと使用するレジスタと
の関係を示した説明図である。
て、ダウンロードするプログラムと使用するレジスタと
の関係を示した説明図である。
【図３７】図３６に示した関係をプログラムとレジスタ
毎に示した概念図である。
毎に示した概念図である。
【図３８】実施の形態１０のプロセッサシステムのレジ
スタの接続状況を示した説明図である。
スタの接続状況を示した説明図である。
【図３９】実施の形態１０において、ダウンロードする
プログラムと使用するレジスタとの関係を示した説明図
である。
プログラムと使用するレジスタとの関係を示した説明図
である。
【図４０】図３９に示した関係をプログラムとレジスタ
毎に示した概念図である。
毎に示した概念図である。
【図４１】２つの処理要求（処理要求Ａおよび処理要求
Ｂ）に対するプログラムのＤＳＰのメモリ部への配置例
を示した図である。
Ｂ）に対するプログラムのＤＳＰのメモリ部への配置例
を示した図である。
【図４２】実施の形態１１のプロセッサシステムにおい
て、シーケンス例１のメモリ部の状態変化を示した説明
図である。
て、シーケンス例１のメモリ部の状態変化を示した説明
図である。
【図４３】実施の形態１１のプロセッサシステムにおい
て、シーケンス例１のメモリ部の状態変化を示した説明
図である。
て、シーケンス例１のメモリ部の状態変化を示した説明
図である。
【図４４】実施の形態１１のプロセッサシステムにおい
て、シーケンス例２のメモリ部の状態変化を示した説明
図である。
て、シーケンス例２のメモリ部の状態変化を示した説明
図である。
【図４５】実施の形態１１のプロセッサシステムにおい
て、シーケンス例２のメモリ部の状態変化を示した説明
図である。
て、シーケンス例２のメモリ部の状態変化を示した説明
図である。
【図４６】実施の形態１２のプロセッサシステムのレジ
スタの接続状況を示した説明図である。
スタの接続状況を示した説明図である。
【図４７】実施の形態１２のプロセッサシステムにおい
て、ダウンロードされたプログラムとレジスタの関係を
２つの処理要求を用いて説明した説明図である。
て、ダウンロードされたプログラムとレジスタの関係を
２つの処理要求を用いて説明した説明図である。
【図４８】図４７で示したプログラムとレジスタとの関
係を、その使用レジスタを明示した配置例により説明し
た説明図である。
係を、その使用レジスタを明示した配置例により説明し
た説明図である。
【図４９】実施の形態１２のプロセッサシステムにおい
て、ダウンロードの手順例を示した説明図である。
て、ダウンロードの手順例を示した説明図である。
【図５０】実施の形態１２のプロセッサシステムにおい
て、ダウンロードのタイミングを示した説明図である。
て、ダウンロードのタイミングを示した説明図である。
【図５１】実施の形態１３のプロセッサ処理方法を適用
するプロセッサシステムの構成の一例を示した概念図で
ある。
するプロセッサシステムの構成の一例を示した概念図で
ある。
【図５２】実施の形態１３のプロセッサシステムにおい
て、ダウンロードの手順例を示した説明図である。
て、ダウンロードの手順例を示した説明図である。
【図５３】実施の形態１３のプロセッサシステムにおい
て、ダウンロードのタイミングを示した説明図である。
て、ダウンロードのタイミングを示した説明図である。
【図５４】コード変換を概念的に示した説明図である。
【図５５】ＣＰＵ対応を概念的に示した説明図である。
【図５６】ＤＳＰシステムの構成を示す説明図である。
【図５７】ＣＰＵとＤＳＰの構成の一例を示した説明図
である。
である。
【図５８】ＣＰＵによる設定処理の流れを示した説明図
である。
である。
【図５９】図３５に示したのシステムが実際に動作する
シーケンスを示した説明図である。
シーケンスを示した説明図である。
１００，１０１，１０２，１０３，１０４，１０５，１
０６，１０７，１０８，１０９ プロセッサシステム ４０，４１ プロセッサ部 ５０ メモリ部 ６０，６１，６２ レジスタ ２３１ 処理要求 ２３２ 制御管理 ２３３ 動作→プログラム変換手段 ２３４ 処理変換テーブル ２３５ リソース生成／設定手段 ２３６ リソース取得手段 ２３７ ダウンロード手段
０６，１０７，１０８，１０９ プロセッサシステム ４０，４１ プロセッサ部 ５０ メモリ部 ６０，６１，６２ レジスタ ２３１ 処理要求 ２３２ 制御管理 ２３３ 動作→プログラム変換手段 ２３４ 処理変換テーブル ２３５ リソース生成／設定手段 ２３６ リソース取得手段 ２３７ ダウンロード手段
Claims (16)
- 【請求項１】 ＣＰＵと、ＣＰＵに接続するＲＯＭと、
プログラムを格納するメモリ部およびプログラムに従っ
てデータを処理するプロセッサ部を有するＤＳＰと、を
備えるプロセッサシステムに適用するプロセッサ処理方
法であって、 前記ＲＯＭは、複数のプログラムとプログラムの処理に
必要なパラメータとを格納し、 前記ＣＰＵは、電源投入時にＤＳＰ用の初期プログラム
をＲＯＭからＤＳＰのメモリ部に投入し、以降は、プロ
セッサシステム外部から処理要求が来る毎に当該処理要
求に応じたプログラムと必要なパラメータとをＲＯＭか
らＤＳＰのメモリ部に転送し、 前記ＤＳＰは、プロセッサシステム外部から処理すべき
データを入力し、メモリ部に転送されたプログラムとパ
ラメータに基づいて当該データをプロセッサ部で処理し
てプロセッサシステム外部へ出力することを特徴とする
プロセッサ処理方法。 - 【請求項２】 前記ＲＯＭは、処理要求の種類に応じた
プログラムを複数格納し、 前記ＣＰＵは、処理要求を任意のタイミングで受け付
け、それぞれの処理要求に応じたプログラムと必要なパ
ラメータとをＲＯＭからＤＳＰのメモリ部に転送し、 前記ＤＳＰは、前記データに対する入出力Ｉ／Ｆを複数
有し、前記データを前記複数の入出力Ｉ／Ｆからそれぞ
れ取り込み、メモリ部に転送されたプログラムとパラメ
ータに基づいて当該データをプロセッサ部で処理してプ
ロセッサ外部へ前記複数の入出力Ｉ／Ｆから出力するこ
とを特徴とする請求項１に記載のプロセッサ処理方法。 - 【請求項３】 処理要求と処理要求を充足させるのに必
要なプログラムの組とを対応づけるテーブルを有し、 前記ＣＰＵは、処理要求に従って、前記テーブルを参照
することにより、ＤＳＰに転送すべきプログラムの組と
必要なパラメータとを決定することを特徴とする請求項
２に記載のプロセッサ処理方法。 - 【請求項４】 前記テーブルを前記ＲＯＭに格納したこ
とを特徴とする請求項３に記載のプロセッサ処理方法。 - 【請求項５】 前記ＣＰＵは、ＤＳＰのメモリ部におけ
るメモリ使用状況を認識し、プロセッサシステム外部か
ら処理要求が来る毎に当該処理要求に応じたプログラム
と必要なパラメータとをＲＯＭからＤＳＰのメモリ部の
空き領域を探して転送することを特徴とする請求項１〜
４のいずれか一つに記載のプロセッサ処理方法。 - 【請求項６】 前記ＣＰＵは、処理要求の履歴を保持
し、プロセッサシステム外部から処理要求が来る毎に、
従前の処理要求と一致するか否かを判断し、一致しない
場合には、前記テーブルを参照して処理要求を充足させ
るのに必要な差分のプログラムと必要なパラメータとを
ＲＯＭからＤＳＰのメモリ部に転送し、 前記ＤＳＰは、最新の処理要求が従前の処理要求と一致
する場合には、従前にメモリ部に転送されたプログラム
とパラメータを利用してデータをプロセッサ部で処理し
てプロセッサシステム外部へ出力し、差分のプログラム
とパラメータが転送された場合には、当該差分のプログ
ラムとパラメータおよび従前にメモリ部に転送されてい
たプログラムとパラメータに基づいてデータをプロセッ
サ部で処理してプロセッサシステム外部へ出力すること
を特徴とする請求項３または４に記載のプロセッサ処理
方法。 - 【請求項７】 前記ＣＰＵは、ＤＳＰのメモリ部におけ
るメモリ使用状況を認識し、差分のプログラムと必要な
パラメータとをＲＯＭからＤＳＰのメモリ部の空き領域
を探して転送し、空き領域がなければ、処理要求の履歴
を参照して、不要な領域の開放をＤＳＰに指示し、不要
な領域の開放後、差分のプログラムと必要なパラメータ
とをＲＯＭからＤＳＰのメモリ部に転送することを特徴
とする請求項６に記載のプロセッサ処理方法。 - 【請求項８】 前記ＣＰＵは、ＤＳＰのメモリ部におけ
るメモリ使用状況とプロセッサ部に備わるレジスタにお
けるレジスタ使用状況とを認識し、プロセッサシステム
外部から処理要求が来る毎に、ＲＯＭから当該処理要求
に応じたプログラムと必要なパラメータとをＤＳＰのメ
モリ部の空き領域とプロセッサ部のレジスタの空き領域
とに分配して転送することを特徴とする請求項１〜４の
いずれか一つに記載のプロセッサ処理方法。 - 【請求項９】 前記ＣＰＵは、処理要求の履歴を保持
し、プロセッサシステム外部から処理要求が来る毎に、
従前の処理要求と一致するか否かを判断し、一致しない
場合には、前記テーブルを参照して処理要求を充足させ
るのに必要な差分のプログラムと必要なパラメータとを
ＲＯＭからＤＳＰのメモリ部およびプロセッサ部のレジ
スタに分配して転送し、 前記ＤＳＰは、最新の処理要求が従前の処理要求と一致
する場合には、従前に転送されたプログラムとパラメー
タを利用してデータをプロセッサ部で処理してプロセッ
サシステム外部へ出力し、差分のプログラムとパラメー
タが転送された場合には、当該差分のプログラムとパラ
メータおよび従前に転送されていたプログラムとパラメ
ータに基づいてデータをプロセッサ部で処理してプロセ
ッサシステム外部へ出力することを特徴とする請求項３
または４に記載のプロセッサ処理方法。 - 【請求項１０】 前記ＣＰＵは、ＤＳＰのメモリ部にお
けるメモリ使用状況とプロセッサ部に備わるレジスタに
おけるレジスタ使用状況とを認識し、差分のプログラム
と必要なパラメータとをＲＯＭからＤＳＰのメモリ部の
空き領域とプロセッサ部のレジスタの空き領域とに分配
して転送し、空き領域がなければ、処理要求の履歴を参
照して、不要な領域の開放をＤＳＰに指示し、不要な領
域の開放後、差分のプログラムと必要なパラメータとを
ＲＯＭからＤＳＰのメモリ部とプロセッサ部のレジスタ
に転送することを特徴とする請求項９に記載のプロセッ
サ処理方法。 - 【請求項１１】 前記ＣＰＵは、処理要求の履歴を過去
１回分保持することを特徴とする請求項６、７、９また
は１０に記載のプロセッサ処理方法。 - 【請求項１２】 前記プロセッサ部のレジスタは、ライ
ンメモリ、画像処理または音声処理のハードウェアに接
続し、当該ラインメモリやハードウェアのデータを読み
書きすることを特徴とする請求項８、９または１０に記
載のプロセッサ処理方法。 - 【請求項１３】 前記ＣＰＵからＤＳＰへのプログラム
および必要なパラメータの転送を、処理要求を充足させ
るのに必要な個々のプログラムが決定される毎にその都
度おこなうことを特徴とする請求項５〜１０のいずれか
一つに記載のプロセッサ処理方法。 - 【請求項１４】 前記ＣＰＵからＤＳＰへのプログラム
および必要なパラメータの転送を、処理要求を充足させ
るのに必要なプログラムの組が決定された後に一括して
おこなうことを特徴とする請求項５〜１０のいずれか一
つに記載のプロセッサ処理方法。 - 【請求項１５】 ＣＰＵとＤＳＰとから構成され、デー
タに対して複数の処理を施して用途に応じた機能を実現
するプロセッサシステムであって、 前記ＣＰＵは、 複数の処理のそれぞれに対応したプログラムと、プログ
ラムで使用するパラメータとを格納するＲＯＭに接続
し、 機能実現へ向けた処理を開始させる処理要求を入力する
処理要求入力手段と、 前記処理要求入力手段により入力された処理要求に従っ
て、前記ＤＳＰで処理させるべき処理の組み合せおよび
必要なパラメータを決定する決定手段と、 前記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、 を備え、 前記ＤＳＰは、 前記データを入力するデータ入力手段と、 前記ＣＰＵから転送されたプログラムとパラメータを格
納するＲＡＭと、 前記データ入力手段により入力されたデータに対して、
前記ＲＡＭに格納されたプログラムとパラメータに基づ
いて一連の処理を施し、前記用途に応じた機能を実現す
る処理手段と、 を備えたことを特徴とするプロセッサシステム。 - 【請求項１６】 ＣＰＵとＤＳＰとから構成され、デー
タに対して複数の処理を施して用途に応じた機能を実現
するプロセッサシステムであって、 前記ＣＰＵは、 複数の処理のそれぞれに対応したプログラムと、プログ
ラムで使用するパラメータとを格納するＲＯＭに接続
し、 機能実現へ向けた処理を開始させる処理要求を入力する
処理要求入力手段と、 前記処理要求入力手段により入力された処理要求に従っ
て、前記ＤＳＰで処理させるべき処理の組み合せおよび
必要なパラメータを決定する決定手段と、 前記ＲＯＭに格納されたプログラムとパラメータの中か
ら、前記決定手段により決定された処理の組み合せにか
かるプログラムおよびパラメータを前記ＤＳＰに転送す
る転送手段と、 を備え、 前記ＤＳＰは、 前記データを入力するデータ入力手段と、 前記ＣＰＵから転送されたプログラムとパラメータを格
納するＲＡＭおよびレジスタと、 前記データ入力手段により入力されたデータに対して、
前記ＲＡＭに格納されたプログラムとパラメータに基づ
いて前記レジスタを介して一連の処理を施し、前記用途
に応じた機能を実現する処理手段と、 を備えたことを特徴とするプロセッサシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001402073A JP2003167751A (ja) | 2001-04-24 | 2001-12-28 | プロセッサ処理方法およびプロセッサシステム |
| US10/128,366 US6981134B2 (en) | 2001-04-24 | 2002-04-24 | Method and system for processing using a CPU and digital signal processor |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-126656 | 2001-04-24 | ||
| JP2001126656 | 2001-04-24 | ||
| JP2001-290273 | 2001-09-21 | ||
| JP2001290273 | 2001-09-21 | ||
| JP2001402073A JP2003167751A (ja) | 2001-04-24 | 2001-12-28 | プロセッサ処理方法およびプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167751A true JP2003167751A (ja) | 2003-06-13 |
| JP2003167751A5 JP2003167751A5 (ja) | 2006-03-02 |
Family
ID=27346602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001402073A Pending JP2003167751A (ja) | 2001-04-24 | 2001-12-28 | プロセッサ処理方法およびプロセッサシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6981134B2 (ja) |
| JP (1) | JP2003167751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287460A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 情報処理装置および方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152432A (ja) * | 2000-11-08 | 2002-05-24 | Fuji Photo Film Co Ltd | 画像処理装置及びその制御方法 |
| US20050097140A1 (en) * | 2002-03-22 | 2005-05-05 | Patrik Jarl | Method for processing data streams divided into a plurality of process steps |
| TW581951B (en) * | 2002-06-07 | 2004-04-01 | Mediatek Inc | Method and architecture of digital signal processor using CPU to assist in querying parameter tables |
| JP2004252948A (ja) * | 2003-01-31 | 2004-09-09 | Ricoh Co Ltd | 情報処理制御方法、画像処理制御方法、画像処理制御装置、画像形成装置、プログラム及び記録媒体 |
| JP2005223653A (ja) * | 2004-02-05 | 2005-08-18 | Ricoh Co Ltd | 不正複写防止システム、不正複写防止方法、および不正複写防止プログラム |
| US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| JP4579786B2 (ja) * | 2004-09-17 | 2010-11-10 | 株式会社リコー | 画像処理装置、画像処理方法、および画像処理プログラム |
| US8014887B2 (en) * | 2006-03-22 | 2011-09-06 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus |
| CN101479718B (zh) * | 2006-06-27 | 2011-04-06 | 日本电气株式会社 | 多处理器系统以及使用它的便携式终端 |
| US7941560B1 (en) * | 2006-07-14 | 2011-05-10 | Intuit Inc. | Client caching of target addresses for network requests |
| JP5008392B2 (ja) * | 2006-12-27 | 2012-08-22 | 富士通株式会社 | ファームウェア改版方法、および改版プログラム |
| KR100825816B1 (ko) * | 2007-01-25 | 2008-04-29 | 삼성전자주식회사 | 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 |
| US8126860B2 (en) * | 2007-07-17 | 2012-02-28 | Ricoh Company, Limited | Method and apparatus for processing data |
| US8515052B2 (en) | 2007-12-17 | 2013-08-20 | Wai Wu | Parallel signal processing system and method |
| JP5949904B2 (ja) * | 2012-03-29 | 2016-07-13 | ソニー株式会社 | 情報処理装置、情報処理方法、サーバ装置、検索方法および情報処理システム |
| JP6303670B2 (ja) * | 2014-03-19 | 2018-04-04 | 日本電気株式会社 | 複数ｃｐｕの起動回路、複数ｃｐｕの起動方法及び複数ｃｐｕの起動回路のプログラム |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4322795A (en) * | 1980-01-24 | 1982-03-30 | Honeywell Information Systems Inc. | Cache memory utilizing selective clearing and least recently used updating |
| US5285264A (en) * | 1990-03-30 | 1994-02-08 | Kabushiki Kaisha Toshiba | Image reproduction apparatus with plural program processing |
| JP3194193B2 (ja) * | 1990-10-31 | 2001-07-30 | カシオ計算機株式会社 | 信号処理装置 |
| US5325494A (en) * | 1991-06-21 | 1994-06-28 | Kabushiki Kaisha Toshiba | Computer |
| EP0676691A3 (en) * | 1994-04-06 | 1996-12-11 | Hewlett Packard Co | Device for register registration and transfer in a digital computer. |
| US5959231A (en) * | 1995-09-12 | 1999-09-28 | Yamaha Corporation | Electronic musical instrument and signal processor having a tonal effect imparting function |
| US6031916A (en) * | 1996-02-28 | 2000-02-29 | Kabushiki Kaisha Kawai Gakki Seisakusho | Sound effect adding device using DSP |
| US5757690A (en) * | 1997-04-23 | 1998-05-26 | Exponential Technology, Inc. | Embedded ROM with RAM valid bits for fetching ROM-code updates from external memory |
| JP3052891B2 (ja) * | 1997-05-26 | 2000-06-19 | 日本電気株式会社 | 信号処理システム |
| US6002996A (en) * | 1997-11-26 | 1999-12-14 | The Johns Hopkins University | Networked sensor system |
| US6205522B1 (en) * | 1998-04-15 | 2001-03-20 | Diamond Multimedia Systems, Inc. | DSP code swapping with continuous DSP execution |
| JP3407859B2 (ja) * | 1998-04-24 | 2003-05-19 | 富士通株式会社 | コーデック |
| JP2000242489A (ja) * | 1998-12-21 | 2000-09-08 | Casio Comput Co Ltd | 信号処理装置の資源管理装置、プログラム転送方法、及び記録媒体 |
| JP2001014454A (ja) * | 1999-06-29 | 2001-01-19 | Sharp Corp | 画像処理装置 |
| JP2002162999A (ja) * | 2000-11-28 | 2002-06-07 | Sharp Corp | 音声処理システム |
| US6862359B2 (en) * | 2001-12-18 | 2005-03-01 | Gn Resound A/S | Hearing prosthesis with automatic classification of the listening environment |
-
2001
- 2001-12-28 JP JP2001402073A patent/JP2003167751A/ja active Pending
-
2002
- 2002-04-24 US US10/128,366 patent/US6981134B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287460A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 情報処理装置および方法 |
| US8281314B2 (en) | 2007-05-17 | 2012-10-02 | Sony Corporation | Information processing device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6981134B2 (en) | 2005-12-27 |
| US20030009656A1 (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003167751A (ja) | プロセッサ処理方法およびプロセッサシステム | |
| JP4164467B2 (ja) | 画像処理装置、画像処理制御方法、及びプログラム | |
| JP2571757B2 (ja) | 信号処理装置及び該装置を使用する | |
| US8041153B2 (en) | Processing device, processing method and computer readable medium | |
| US20040103263A1 (en) | Clustered vliw coprocessor with runtime reconfigurable inter-cluster bus | |
| US20070250682A1 (en) | Method and apparatus for operating a computer processor array | |
| JPH11272631A (ja) | データ処理システムおよびその方法 | |
| US6675289B1 (en) | System and method for executing hybridized code on a dynamically configurable hardware environment | |
| CN114416150A (zh) | 可编程数据平面在运行时的更新方法及装置 | |
| JP2015158894A (ja) | 画像形成装置、画像形成処理用データ転送制御方法、及び画像形成処理用データ転送制御プログラム | |
| JPH03229352A (ja) | プログラム変更方法 | |
| US6539537B1 (en) | System synthesizer | |
| EP2336883B1 (en) | Programming system in multi-core environment, and method and program of the same | |
| CN118964272A (zh) | 虚拟外围器件互联扩展设备实现系统、设备及集群 | |
| US8429672B2 (en) | Method for carrying out the data transfer between program elements of a process, buffer object for carrying out the data transfer, and printing system | |
| WO2002093390A1 (fr) | Processeur de donnees et procede pour mettre a jour une table de donnees | |
| CN117908950A (zh) | 基于多核芯片的外设接口重构方法、装置、设备和介质 | |
| JP6160317B2 (ja) | 画像処理装置及びプログラム | |
| CN114968339A (zh) | 基于有向无环图特性进行软件基础设施资源部署的方法 | |
| CN114064225A (zh) | 一种自适应调度方法、装置、计算机存储介质及系统 | |
| EP1550950A1 (en) | Semiconductor device | |
| JP3696626B2 (ja) | データ駆動型情報処理装置 | |
| US5864691A (en) | Central processing unit with a selector that bypasses circuits where processing is not required | |
| JP4967555B2 (ja) | マルチプロセッサシステム | |
| JP4278580B2 (ja) | プログラム変更方法、プログラマブルコントローラおよびプログラム編集装置。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |