JP2003234649A - 入出力バッファ回路 - Google Patents

入出力バッファ回路

Info

Publication number
JP2003234649A
JP2003234649A JP2002032500A JP2002032500A JP2003234649A JP 2003234649 A JP2003234649 A JP 2003234649A JP 2002032500 A JP2002032500 A JP 2002032500A JP 2002032500 A JP2002032500 A JP 2002032500A JP 2003234649 A JP2003234649 A JP 2003234649A
Authority
JP
Japan
Prior art keywords
input
output
signal
circuit
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002032500A
Other languages
English (en)
Other versions
JP3615189B2 (ja
Inventor
Toshihide Nagatome
俊秀 永留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002032500A priority Critical patent/JP3615189B2/ja
Priority to US10/254,644 priority patent/US6816417B2/en
Publication of JP2003234649A publication Critical patent/JP2003234649A/ja
Application granted granted Critical
Publication of JP3615189B2 publication Critical patent/JP3615189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】クロックを停止する低消費電力モード時におい
てもシステム全体における消費電流の増大を押さえるこ
とができる入出力バッファ回路を提供することにある。 【解決手段】データの入出力を行う入出力端子１０を有
し、ライトイネーブル信号ＷＲがアクティブ状態のとき
入出力端子１０に信号を出力し、リードイネーブル信号
ＲＤがアクティブ状態のとき入出力端子１０からデータ
を受け取る入出力バッファ回路において、ライトイネー
ブル信号ＲＤおよびリードイネーブル信号ＷＲが両者と
も非アクティブ状態のとき、入出力バッファに与えられ
る信号のいずれかに基づいた信号を出力する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】この発明は、マイクロコンピ
ュータなどにおいて、入出力端子に接続される外部バス
を制御する入出力バッファ回路に関するものである。
【０００２】
【従来の技術】マイクロコンピュータなどにおいては、
外部バスを制御する入出力バッファ回路が設けられてい
る。この入出力バッファ回路は、入出力端子に接続され
るデータバスに接続され、主にリードイネーブル信号Ｒ
Ｄ及びライトイネーブルＷＲにより制御されている。デ
ータバスは双方向バスのため、入出力制御が必要であ
る。
【０００３】一般に、入力を許可する制御信号としては
リードイネーブル信号ＲＤまたはそれに類似したタイミ
ングの信号を使用する。出力を許可する制御信号として
はライトイネーブル信号ＷＲ またはそれに類似したタ
イミングの信号を使用する。また、入力を許可する制御
信号が無く、常に入力を許可して、出力を許可する制御
信号としてのみライトイネーブル信号ＷＲまたはそれに
類似したタイミングの信号を使用する場合もある。
【０００４】しかしながら、上記構成の入出力バッファ
回路では、外部へアクセスしない時間は出力を許可する
制御信号としてのライトイネーブル信号ＷＲまたはそれ
に類似したタイミングの信号がアクティブとならないた
め、データバスの出力はハイインピーダンスＨｉｚとな
る。また、ライトイネーブル信号ＷＲがアクティブのと
き、リードイネーブル信号ＲＤはネガティブとなるた
め、入出力端子に接続している外部部品からもデータバ
スへの出力が無い場合データバスはハイインピーダンス
Ｈｉｚとなる。
【０００５】
【発明が解決しようとする課題】一般的な外部接続部品
は、マイクロコンピュータ側の入出力端子に接続されて
いるデータバスがハイインピーダンスＨｉｚになると、
外部接続部品の入力ゲートに貫通電流が流れるものがあ
る。このため、マイクロコンピュータ及び外部接続部品
を含むシステムの消費電流が増加する問題があった。特
にクロックを停止する低消費電力モード時には、この問
題が大きな問題となり、その対策としてデータバスをプ
ルアップまたはプルダウンする、または、バスホールド
回路を外付けすることでデータバスがハイインピーダン
スＨｉｚとならない対策をとる場合がある。しかしなが
ら、この対策はデータバス動作時の消費電流をかえって
増加する問題があった。
【０００６】この発明の目的は、クロックを停止する低
消費電力モード時においてもシステム全体における消費
電流の増大を押さえることができる入出力バッファ回路
を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本願発明は、データの入出力を行う入出力端子を有
し、ライトイネーブル信号がアクティブ状態のとき前記
入出力端子に信号を出力し、リードイネーブル信号がア
クティブ状態のとき入出力端子からデータを受け取る入
出力バッファを前提としている。そして、本願発明の入
出力バッファでは、ライトイネーブル信号およびリード
イネーブル信号が両者とも非アクティブ状態のとき、入
出力バッファに与えられる信号のいずれかに基づいた信
号を出力することを特徴としている。
【０００８】
【発明の実施の形態】図１は、この発明の第１の実施例
を示す回路図である。入出力端子１０に接続される第１
の実施例の入出力バッファ回路は、イネーブル端子付き
バッファ回路１２、インバータ１４、第１ＡＮＤ回路１
６及び第２ＡＮＤ回路１８から構成される。第１ＡＮＤ
回路１６の第１入力には入出力端子１０が接続され、第
２入力にはリードイネーブル信号ＲＤが与えられる。第
１ＡＮＤ回路１６の出力は入力データとして回路の内部
へ伝達される。
【０００９】第２ＡＮＤ回路１８の第１入力には回路内
部からの出力データが与えられ、第２入力にはライトイ
ネーブル信号ＷＲが与えられる。第２ＡＮＤ回路１８の
出力は、ライトイネーブル信号ＷＤがＨレベル（アクテ
ィブレベル）のときのみ、出力データを出力する。
【００１０】イネーブル端子付きバッファ回路１２の入
力は第２ＡＮＤ回路１８の出力に接続され、その回路１
２の出力は入出力端子１０に接続される。イネーブル端
子付きバッファ回路１２のイネーブル端子にはリードイ
ネーブル信号ＲＤがインバータ１４によって反転された
信号が与えられる。
【００１１】イネーブル端子付きバッファ回路１２は、
イネーブル端子にアクティブレベルの信号が入力した場
合のみ入力で受け取った信号を出力し、イネーブル端子
にディスエーブルレベルの信号を受け取った場合は、そ
の入力で受け取った信号のレベルに関係なく出力をハイ
インピーダンスＨｉｚにする回路である。
【００１２】イネーブル端子付きバッファ回路１２の具
体的回路としては、図２に示されるような回路が例とし
てあげられる。図２に示したバッファ回路は、ＰＭＯＳ
トランジスタ２２、ＮＭＯＳトランジスタ２４、ＮＡＮ
Ｄ回路２６、ＮＯＲ回路２８、及びインバータ３０から
構成される。ＰＭＯＳトランジスタ２２とＮＭＯＳトラ
ンジスタ２４は、電源ＶＤＤと接地間に直列に接続さ
れ、それらの接続点には入出力端子１０が接続されてい
る。
【００１３】ＮＡＮＤ回路２６の第１入力には、回路内
部からの出力データが与えられ、第２入力にはイネーブ
ル端子に与えられる信号（ここではイネーブル信号Ｅｎ
ａｂｌｅと現している）をインバータ３０によって反転
した信号が与えられる。ＮＯＲ回路２８の第１入力に
は、回路内部からの出力データが与えられ、第２入力に
はイネーブル信号Ｅｎａｂｌｅが与えられる。ＮＡＮＤ
回路２６の出力は、ＰＭＯＳトランジスタ２２のゲート
に接続され、ＮＯＲ回路２８の出力はＮＭＯＳトランジ
スタ２４のゲートに接続される。
【００１４】図２に示したイネーブル端子付きバッファ
回路１２は、イネーブル信号ＥｎａｂｌｅがＨレベル
（アクティブレベル）のときは出力データを入出力端子
１０に出力する。しかしながら、イネーブル信号Ｅｎａ
ｂｌｅがＬレベルのとき、このイネーブル端子付きバッ
ファ回路１２の出力はハイインピーダンスとなる。
【００１５】なお、イネーブル端子付きバッファ回路１
２としては、図２に示した回路以外にもさまざまな回路
が存在する。この発明ではイネーブル信号Ｅｎａｂｌｅ
によってハイインピーダンス状態もしくは通常出力状態
が切り替えられる回路ならば、図２以外の回路でも利用
することができる。
【００１６】次に、図１に示した入出力バッファ回路に
ついて、その動作を説明する。
【００１７】入力状態のときリードイネーブル信号ＲＤ
はＨレベル（アクティブレベル）になるため、入出力端
子１０に外部接続回路から与えられた信号はＡＮＤ回路
１６を介して内部へと伝達される。一方、イネーブル端
子付きバッファ回路１２には、リードイネーブル信号Ｒ
Ｄがインバータ１４によって反転した信号（Ｌレベルの
信号）が与えられるため、イネーブル端子付きバッファ
回路１２はその入力信号に関係なくハイインピーダンス
状態となる。したがって、入出力端子１０に与えられる
信号は、イネーブル端子付きバッファ回路１２によって
干渉されない。
【００１８】出力状態のときリードイネーブル信号ＲＤ
はＬレベル（非アクティブレベル）になる。したがっ
て、イネーブル端子付きバッファ回路１２には、リード
イネーブル信号ＲＤがインバータ１４によって反転した
信号（Ｈレベルの信号）が与えられるため、イネーブル
端子付きバッファ回路１２はその入力信号を出力する。
一方、ライトイネーブル信号ＷＲはＨレベル（アクティ
ブレベル）になるため、ＡＮＤ回路１８に与えられた出
力データは、イネーブル端子付きバッファ回路１２に送
られる。したがって、入出力端子１０には出力データが
伝達される。
【００１９】出力状態および入力状態でもない期間にお
いては、リードイネーブル信号ＲＤ及びライトイネーブ
ル信号ＷＲはＬレベル（非アクティブレベル）になる。
したがって、イネーブル端子付きバッファ回路１２に
は、リードイネーブル信号ＲＤがインバータ１４によっ
て反転した信号（Ｈレベルの信号）が与えられるため、
イネーブル端子付きバッファ回路１２はその入力信号を
出力する。しかしながら、ライトイネーブル信号ＷＲは
Ｌレベル（非アクティブレベル）になるため、ＡＮＤ回
路１８の出力はＬレベルに固定されている。したがっ
て、イネーブル端子付きバッファ回路１２はＬレベルの
信号を出力するのである。
【００２０】以上説明したように、この発明の第１の実
施例の入出力バッファ回路は、出力状態および入力状態
でもない期間においてもＬレベルの信号が出力されるた
め、入出力端子１０に接続される外部装置の入力バッフ
ァにもＬレベルの信号が与えられる。したがって、入出
力端子１０に接続される外部装置の入力バッファがハイ
インピーダンスの入力を受けて貫通電流が発生するとい
うことが防止できる。
【００２１】図３はこの発明の第２の実施例の入出力バ
ッファ回路を示す回路図である。第２の実施例の入出力
バッファ回路が第１の入出力バッファ回路と異なる点
は、ＡＮＤ回路１６に代えてバッファ回路３６が設けら
れている点である。バッファ回路３６は、リードイネー
ブル信号ＲＤによって制御されていないため、入出力端
子１０の信号を常に内部へ伝える。したがって、入力状
態のときは第１の実施例と同様に動作する。出力状態の
ときは、イネーブル端子付きバッファ回路１２の出力信
号をそのまま内部回路に伝える。また、出力状態および
入力状態でもない期間においても、イネーブル端子付き
バッファ回路１２の出力信号をそのまま内部回路に伝え
るが、イネーブル端子付きバッファ回路１２の出力信号
がＬレベルであるため、第１の実施例と同様な動作にな
る。
【００２２】第２の実施例の入出力バッファは、出力状
態において出力データがそのまま内部へ入力データとし
て入力される以外は、第１の実施例と同様に動作する。
したがって、第２の実施例の入出力バッファは、第１の
実施例の入出力バッファの利点に加えて、出力状態にお
ける出力データの内部への取り込みを行えるという利点
がある。
【００２３】図４はこの発明の第３の実施例の入出力バ
ッファ回路を示す回路図である。第３の実施例の入出力
バッファ回路が第１の入出力バッファ回路と異なる点
は、イネーブル端子付きバッファ回路４２のイネーブル
端子に、リードイネーブル信号ＲＤ、ライトイネーブル
信号ＷＲ及び一次機能信号の論理を取った信号が与えら
れる点、及びイネーブル端子付きバッファ回路４２の入
力に、出力データ、一次データ及びライトイネーブル信
号ＷＲの論理を取った信号が与えられる点である。
【００２４】具体的には、出力データとライトイネーブ
ル信号ＷＲが第１のＡＮＤ回路５０の入力に与えられ、
その出力が第１のＯＲ回路４８の一方の入力に接続され
る。一次データとライトイネーブル信号ＷＲを第１のイ
ンバータで反転した信号が第２のＡＮＤ回路５２の入力
に与えられ、その出力が第１のＯＲ回路４８の他方の入
力に接続される。第１のＯＲ回路４８の出力は、イネー
ブル端子付きバッファ回路４２の入力に接続される。
【００２５】第３のＡＮＤ回路５８は３つの入力を有し
ている。その第１入力には一次機能信号が、第２入力に
はリードイネーブル信号ＲＤを第２のインバータ６２に
よって反転した信号が、第３入力にはライトイネーブル
信号ＷＲが第３のインバータ６０で反転された信号が与
えられる。この第３のＡＮＤ回路５８の出力は第２のＯ
Ｒ回路５６の一方の入力に接続される。第２のＯＲ回路
５６の他方の入力には、ライトイネーブル信号ＷＲが与
えられ、その回路５０の出力はイネーブル端子付きバッ
ファ回路４２のイネーブル入力に接続される。
【００２６】第３の実施例の入出力バッファにおいて、
入力状態ではイネーブル端子付きバッファ回路４２のイ
ネーブル入力にライトイネーブル信号ＲＤの反転信号が
他の信号に関係なく入力されるため、第１の実施例と同
じ動作になる。
【００２７】また、出力状態においては、ライトイネー
ブル信号ＷＲがＨレベルであるので第１のＡＮＤ回路５
０は出力データを、第２のＡＮＤ回路５２は一次データ
にかかわらずＬレベル信号を出力する。したがって、第
１のＯＲ回路４８は出力データを出力することになる。
一方、第２のＯＲ回路５６は一方の入力（第３のＡＮＤ
回路５８の出力）にかかわらず、ライトイネーブル信号
ＷＲのＨレベルを出力する。したがって、やはり第１の
実施例と同様な動作となる。
【００２８】出力状態および入力状態でもない期間にお
いては、リードイネーブル信号ＲＤ及びライトイネーブ
ル信号ＷＲはＬレベル（非アクティブレベル）になる。
したがって、第１のＡＮＤ回路５０は出力データにかか
わらずＬレベル信号を、第２のＡＮＤ回路５２は一次デ
ータを出力する。したがって、第１のＯＲ回路４８は一
次データを出力することになる。
【００２９】一方、第３のＡＮＤ回路５８は、一次機能
信号を出力し、第２のＯＲ回路５６もこの一次機能信号
を通過させるため、イネーブル端子付きバッファ回路４
２は、一次機能信号がＨレベルならば一次データを出力
し、一次機能信号がＬレベルならばハイインピーダンス
状態となる。したがって、出力状態および入力状態でも
ない期間においては、イネーブル端子付きバッファ回路
４２は、ハイインピーダンス状態になるか一次データを
出力するかを一次機能信号によって制御されることにな
る。
【００３０】
【発明の効果】以上詳細に説明したように、本願発明に
よれば出力状態および入力状態でもない期間においても
入出力端子からＬレベルの信号が出力されるため、入出
力端子に接続される外部装置の入力バッファの貫通電流
発生を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に関わる入出力バッファ
示す回路図である。
【図２】イネーブル端子付きバッファ回路の回路例を示
す図である。
【図３】本発明の第２の実施例に関わる入出力バッファ
示す回路図である。
【図４】本発明の第２の実施例に関わる入出力バッファ
示す回路図である。
【符号の説明】
１０ 入出力端子 １２、４２ イネーブル端子付きバッファ回路 １６、１８、５０、５２、５８ ＡＮＤ回路 ４８、５６ ＯＲ回路 １４、５４、６０、６２ インバータ ＲＤ リードイネーブル信号 ＷＲ ライトイネーブル信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】データの入出力を行う入出力端子を有し、
    ライトイネーブル信号がアクティブ状態のとき前記入出
    力端子に信号を出力し、リードイネーブル信号がアクテ
    ィブ状態のとき入出力端子からデータを受け取る入出力
    バッファ回路において、前記ライトイネーブル信号およ
    びリードイネーブル信号が両者とも非アクティブ状態の
    とき、前記入出力バッファに与えられる信号のいずれか
    に基づいた信号を出力することを特徴とする入出力バッ
    ファ回路。
  2. 【請求項２】前記ライトイネーブル信号およびリードイ
    ネーブル信号が両者とも非アクティブ状態のときは非ア
    クティブのライトイネーブル信号を出力することを特徴
    とする請求項１記載の入出力バッファ回路。
  3. 【請求項３】前記入出力バッファ回路は、イネーブル端
    子付きバッファ回路を有し、このイネーブル端子付きの
    バッファ回路のイネーブル端子には、前記リードイネー
    ブル信号の反転信号が入力される請求項１記載の入出力
    バッファ回路。
  4. 【請求項４】前記入出力バッファ回路は、前記ライトイ
    ネーブル信号がアクティブ状態のときは出力データを前
    記イネーブル端子付きのバッファ回路に出力し、前記ラ
    イトイネーブル信号が非アクティブ状態のときは一次デ
    ータを前記イネーブル端子付きのバッファ回路に出力す
    る論理回路をさらに有する請求項３記載の入出力バッフ
    ァ回路。
  5. 【請求項５】前記入出力バッファ回路は、前記ライトイ
    ネーブル信号およびリードイネーブル信号が両者とも非
    アクティブ状態のとき、一次機能信号を前記イネーブル
    端子付きバッファ回路のイネーブル端子に出力する論理
    回路をさらに有する請求項３または４記載の入出力バッ
    ファ回路。
JP2002032500A 2002-02-08 2002-02-08 入出力バッファ回路 Expired - Fee Related JP3615189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002032500A JP3615189B2 (ja) 2002-02-08 2002-02-08 入出力バッファ回路
US10/254,644 US6816417B2 (en) 2002-02-08 2002-09-26 Input/output buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032500A JP3615189B2 (ja) 2002-02-08 2002-02-08 入出力バッファ回路

Publications (2)

Publication Number Publication Date
JP2003234649A true JP2003234649A (ja) 2003-08-22
JP3615189B2 JP3615189B2 (ja) 2005-01-26

Family

ID=27654823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032500A Expired - Fee Related JP3615189B2 (ja) 2002-02-08 2002-02-08 入出力バッファ回路

Country Status (2)

Country Link
US (1) US6816417B2 (ja)
JP (1) JP3615189B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403036B2 (en) 2005-03-28 2008-07-22 Oki Electric Industry Co., Ltd. Interface circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684413B (zh) * 2013-12-08 2017-07-14 杭州国芯科技股份有限公司 一种带反馈的io电路
US11264989B1 (en) * 2020-08-07 2022-03-01 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04214290A (ja) * 1990-12-12 1992-08-05 Mitsubishi Electric Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403036B2 (en) 2005-03-28 2008-07-22 Oki Electric Industry Co., Ltd. Interface circuit

Also Published As

Publication number Publication date
US20030151954A1 (en) 2003-08-14
JP3615189B2 (ja) 2005-01-26
US6816417B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
KR100447771B1 (ko) 반도체 집적 회로
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US6363031B2 (en) Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
US6996023B2 (en) Semiconductor memory device capable of reducing current consumption in active mode
US7081784B2 (en) Data output circuit of memory device
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
JP2006319316A (ja) 複数の機能を制御するための単一ピン
JP4494390B2 (ja) チップ及びシステム
US6101144A (en) Integrated circuit memory devices having automatically induced standby modes and methods of operating same
KR20060087716A (ko) 메모리 장치
JP3615189B2 (ja) 入出力バッファ回路
US6094376A (en) Data output buffer control circuit for a semiconductor memory device
JP2010186529A (ja) 半導体メモリ装置
US7834675B2 (en) Clock control circuit and semiconductor memory device using the same
US8134405B2 (en) Semiconductor device and timing control method for the same
JPH0756660A (ja) バス回路における消費電力削減制御方法および回路
US8461866B2 (en) Device for storing pulse latch with logic circuit
US6990033B2 (en) Buffer device for a clock enable signal used in a memory device
US7800431B2 (en) Internal voltage generation circuit
JP2006173889A (ja) レベルシフト回路
KR100583834B1 (ko) 논 파워다운 모드에서 전류 소모 감소를 위한 반도체 메모리 장치 및 상기 메모리 장치를 이용한 메모리 시스템
JP2005197478A (ja) 信号出力回路及び半導体装置
KR100354873B1 (ko) 모드 레지스터 세팅 제어장치
KR100418399B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 입출력 기준신호출력방법
KR100265593B1 (ko) 반도체 메모리 소자의 어드레스 버퍼링 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041028

R150 Certificate of patent or registration of utility model

Ref document number: 3615189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060906

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees