JPH0883137A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPH0883137A JPH0883137A JP6220316A JP22031694A JPH0883137A JP H0883137 A JPH0883137 A JP H0883137A JP 6220316 A JP6220316 A JP 6220316A JP 22031694 A JP22031694 A JP 22031694A JP H0883137 A JPH0883137 A JP H0883137A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- microprocessor
- mode
- electronic circuit
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】回路を構成する電子部品を破壊すること無く、
消費電流の少ない回路を得る。 【構成】マイクロプロセッサが外部ＲＯＭを使用しない
場合にはプロセッサモードを切り替えて外部ＲＯＭにＬ
ＯＷの出力を行った後に外部ＲＯＭの電源を切るように
した。
消費電流の少ない回路を得る。 【構成】マイクロプロセッサが外部ＲＯＭを使用しない
場合にはプロセッサモードを切り替えて外部ＲＯＭにＬ
ＯＷの出力を行った後に外部ＲＯＭの電源を切るように
した。
Description
【０００１】
【産業上の利用分野】この発明は、ＲＯＭ内蔵マイクロ
プロセッサとマイクロプロセッサに接続されたＲＯＭ
と、電源として電池を使用する電子回路において、電池
の電流消費を少なくすることを特徴とするマイクロプロ
セッサによる電子回路の低消費電流駆動手段に関するも
のである。
プロセッサとマイクロプロセッサに接続されたＲＯＭ
と、電源として電池を使用する電子回路において、電池
の電流消費を少なくすることを特徴とするマイクロプロ
セッサによる電子回路の低消費電流駆動手段に関するも
のである。
【０００２】
【従来の技術】図１０は、従来使用されている、マイク
ロプロセッサとＲＯＭを使用しその電源として電池を使
用する電子回路のブロック図に示したものである。ま
た、図４は、ＲＯＭを使用しない時にはマイクロプロセ
ッサがＲＯＭの電源を切る機能を備えた電子回路のブロ
ック図を示したものである。これは図１０に示す電子回
路の改良技術であり、実開昭６３−２９３９０号公報の
記載内容から導き出されるものである。更に、図３はマ
イクロプロセッサのメモリマップを示した図、図１１は
マイクロプロセッサとＲＯＭの消費電流を示したもので
ある。
ロプロセッサとＲＯＭを使用しその電源として電池を使
用する電子回路のブロック図に示したものである。ま
た、図４は、ＲＯＭを使用しない時にはマイクロプロセ
ッサがＲＯＭの電源を切る機能を備えた電子回路のブロ
ック図を示したものである。これは図１０に示す電子回
路の改良技術であり、実開昭６３−２９３９０号公報の
記載内容から導き出されるものである。更に、図３はマ
イクロプロセッサのメモリマップを示した図、図１１は
マイクロプロセッサとＲＯＭの消費電流を示したもので
ある。
【０００３】図１０において、１はＲＯＭ内蔵のマイク
ロプロセッサ、２はマイクロプロセッサの外部に設けら
れたＲＯＭ、３は電源として使用されている電池、４は
電池３の電圧から一定の電圧を作るレギュレータＩＣで
ある。５ａ、５ｂ、５ｃはレギュレータＩＣ４から作ら
れた電源である。８はマイクロプロセッサ１から出力さ
れＲＯＭ２に入力されるアドレスバス、９はマイクロプ
ロセッサ１から出力されＲＯＭ２に入力されるチップイ
ネーブル信号、１０はＲＯＭ２から出力され、マイクロ
プロセッサ１に入力されるデータバス、１２はマイクロ
プロセッサ１に接続されたスイッチ、１３はマイクロプ
ロセッサ１の外部割り込み入力端子である。
ロプロセッサ、２はマイクロプロセッサの外部に設けら
れたＲＯＭ、３は電源として使用されている電池、４は
電池３の電圧から一定の電圧を作るレギュレータＩＣで
ある。５ａ、５ｂ、５ｃはレギュレータＩＣ４から作ら
れた電源である。８はマイクロプロセッサ１から出力さ
れＲＯＭ２に入力されるアドレスバス、９はマイクロプ
ロセッサ１から出力されＲＯＭ２に入力されるチップイ
ネーブル信号、１０はＲＯＭ２から出力され、マイクロ
プロセッサ１に入力されるデータバス、１２はマイクロ
プロセッサ１に接続されたスイッチ、１３はマイクロプ
ロセッサ１の外部割り込み入力端子である。
【０００４】図４において、１はＲＯＭ内蔵のマイクロ
プロセッサ、２はマイクロプロセッサの外部に設けられ
たＲＯＭ、３は電源として使用される電池、４、６は電
池３の電圧から一定の電圧を作るレギュレータＩＣであ
る。５ａ、５ｂはレギュレータＩＣ４から作られた電源
である。７ａ、７ｂはレギュレータＩＣ６から作られた
電源で、８はマイクロプロセッサ１から出力されＲＯＭ
２に入力されるアドレスバス、９はマイクロプロセッサ
１から出力されＲＯＭ２に入力されるチップイネーブル
信号、１０はＲＯＭ２から出力され、マイクロプロセッ
サ１に入力されるデータバス、１１はマイクロプロセッ
サ１とレギュレータＩＣ間の制御線、１２はマイクロプ
ロセッサ１に接続されたスイッチ、１３はマイクロプロ
セッサ１の外部割り込み入力端子である。
プロセッサ、２はマイクロプロセッサの外部に設けられ
たＲＯＭ、３は電源として使用される電池、４、６は電
池３の電圧から一定の電圧を作るレギュレータＩＣであ
る。５ａ、５ｂはレギュレータＩＣ４から作られた電源
である。７ａ、７ｂはレギュレータＩＣ６から作られた
電源で、８はマイクロプロセッサ１から出力されＲＯＭ
２に入力されるアドレスバス、９はマイクロプロセッサ
１から出力されＲＯＭ２に入力されるチップイネーブル
信号、１０はＲＯＭ２から出力され、マイクロプロセッ
サ１に入力されるデータバス、１１はマイクロプロセッ
サ１とレギュレータＩＣ間の制御線、１２はマイクロプ
ロセッサ１に接続されたスイッチ、１３はマイクロプロ
セッサ１の外部割り込み入力端子である。
【０００５】図３において、１４はマイクロプロセッサ
１の内蔵周辺装置の設定を行うレジスタが設置されてい
るＳＦＲ領域、１５はＲＡＭ領域、１６は未使用領域す
なわち未定義領域、１７は内蔵ＲＯＭ領域、１８は外部
ＲＯＭ領域である。
１の内蔵周辺装置の設定を行うレジスタが設置されてい
るＳＦＲ領域、１５はＲＡＭ領域、１６は未使用領域す
なわち未定義領域、１７は内蔵ＲＯＭ領域、１８は外部
ＲＯＭ領域である。
【０００６】次に、動作について説明する。マイクロプ
ロセッサ１は、ＲＯＭを内蔵している。さらにプログラ
ム容量が内蔵のＲＯＭだけでは足りないので、マイクロ
プロセッサ１にＲＯＭ２を接続して内蔵のＲＯＭに入ら
ないプログラムは外部のＲＯＭに格納している。マイク
ロプロセッサ１には、プロセッサモードとして、シング
ルチップモード、メモリ拡張モード、マイクロプロセッ
サモードの３つのモードが用意されている。シングルチ
ップモードは、外部ＲＯＭは使用せずに内部のＲＯＭに
書き込まれたプログラムにより動作するモードである。
また、メモリ拡張モードは、マイクロプロセッサの外部
にＲＯＭを接続して内部のＲＯＭと外部のＲＯＭを両方
使用するモードである。マイクロプロセッサモードは、
内蔵ＲＯＭは使用せず外部のＲＯＭに書き込まれたプロ
グラムにて動作するモードである。この場合、内蔵ＲＯ
Ｍに相当するアドレスは外部ＲＯＭに割り当てられる。
ロセッサ１は、ＲＯＭを内蔵している。さらにプログラ
ム容量が内蔵のＲＯＭだけでは足りないので、マイクロ
プロセッサ１にＲＯＭ２を接続して内蔵のＲＯＭに入ら
ないプログラムは外部のＲＯＭに格納している。マイク
ロプロセッサ１には、プロセッサモードとして、シング
ルチップモード、メモリ拡張モード、マイクロプロセッ
サモードの３つのモードが用意されている。シングルチ
ップモードは、外部ＲＯＭは使用せずに内部のＲＯＭに
書き込まれたプログラムにより動作するモードである。
また、メモリ拡張モードは、マイクロプロセッサの外部
にＲＯＭを接続して内部のＲＯＭと外部のＲＯＭを両方
使用するモードである。マイクロプロセッサモードは、
内蔵ＲＯＭは使用せず外部のＲＯＭに書き込まれたプロ
グラムにて動作するモードである。この場合、内蔵ＲＯ
Ｍに相当するアドレスは外部ＲＯＭに割り当てられる。
【０００７】図１０の構成においては、マイクロプロセ
ッサ１の内蔵ＲＯＭと外部に接続したＲＯＭ２の両者を
使用するので、プロセッサモードはメモリ拡張モードに
設定して使用する。また、図４の構成で使用する場合の
マイクロプロセッサ１のメモリマップは図３の通りであ
る。また、マイクロプロセッサ１のアドレスバス８及び
データバス１０に使用するポートは、シングルチップモ
ードの時は汎用入出力ポートとなる。
ッサ１の内蔵ＲＯＭと外部に接続したＲＯＭ２の両者を
使用するので、プロセッサモードはメモリ拡張モードに
設定して使用する。また、図４の構成で使用する場合の
マイクロプロセッサ１のメモリマップは図３の通りであ
る。また、マイクロプロセッサ１のアドレスバス８及び
データバス１０に使用するポートは、シングルチップモ
ードの時は汎用入出力ポートとなる。
【０００８】この回路の電源は電池３を使用している。
この電池３の電圧をレギュレータＩＣ４で一定の電圧に
変換して、マイクロプロセッサ１及びＲＯＭ２に供給し
ている。この回路のように、電池を電源とする装置にお
いては、駆動する時間をできるだけ長くするため動作時
の消費電流を極力少なくする。その一つの方策として、
マイクロプロセッサ１は、その動作を必要としない時に
は、ストップモードとなるようにそのプログラムの設計
を行う。ストップモードに入ったマイクロプロセッサ１
は、例えばマイクロプロセッサ１の外部割り込み入力ポ
ート１３に接続されたスイッチ１２が押されたとき、ま
たはマイクロプロセッサ１内蔵のタイマーの割り込み等
が発生したときには、ストップモードが解除されるよう
に設定される。
この電池３の電圧をレギュレータＩＣ４で一定の電圧に
変換して、マイクロプロセッサ１及びＲＯＭ２に供給し
ている。この回路のように、電池を電源とする装置にお
いては、駆動する時間をできるだけ長くするため動作時
の消費電流を極力少なくする。その一つの方策として、
マイクロプロセッサ１は、その動作を必要としない時に
は、ストップモードとなるようにそのプログラムの設計
を行う。ストップモードに入ったマイクロプロセッサ１
は、例えばマイクロプロセッサ１の外部割り込み入力ポ
ート１３に接続されたスイッチ１２が押されたとき、ま
たはマイクロプロセッサ１内蔵のタイマーの割り込み等
が発生したときには、ストップモードが解除されるよう
に設定される。
【０００９】図１１は、マイクロプロセッサ１とＲＯＭ
２の消費電流を示したものである。マイクロプロセッサ
１がストップモードに入り低消費電流モードになった時
は、マイクロプロセッサ１が動作している時の約１／５
８００となる。更に、図４は、ＲＯＭ２を使用しない時
にはマイクロプロセッサ１がＲＯＭ２の電源を切る機能
を備えた電子回路のブロック図で、レギュレータＩＣを
２個使用し、レギュレータＩＣ４はマイクロプロセッサ
１の電源を、レギュレータＩＣ６はＲＯＭ２の電源を作
り、またマイクロプロセッサ１は制御線１１によりレギ
ュレータＩＣ６の出力をＯＦＦされることができるよう
にしたものである。マイクロプロセッサ１はＲＯＭ２の
動作の必要が無い場合には制御線１１にてレギュレータ
ＩＣ６の出力７ａ、７ｂを止める。すると、ＲＯＭ２の
電源はなくなるので、ＲＯＭ２の電源からの出力電流消
費は無くなる。
２の消費電流を示したものである。マイクロプロセッサ
１がストップモードに入り低消費電流モードになった時
は、マイクロプロセッサ１が動作している時の約１／５
８００となる。更に、図４は、ＲＯＭ２を使用しない時
にはマイクロプロセッサ１がＲＯＭ２の電源を切る機能
を備えた電子回路のブロック図で、レギュレータＩＣを
２個使用し、レギュレータＩＣ４はマイクロプロセッサ
１の電源を、レギュレータＩＣ６はＲＯＭ２の電源を作
り、またマイクロプロセッサ１は制御線１１によりレギ
ュレータＩＣ６の出力をＯＦＦされることができるよう
にしたものである。マイクロプロセッサ１はＲＯＭ２の
動作の必要が無い場合には制御線１１にてレギュレータ
ＩＣ６の出力７ａ、７ｂを止める。すると、ＲＯＭ２の
電源はなくなるので、ＲＯＭ２の電源からの出力電流消
費は無くなる。
【００１０】
【発明が解決しようとする課題】コードレス電話の子機
や携帯電話といった電池を電源とする装置においては、
電池での動作する時間を長くする必要があり、そのため
には装置内の回路が消費する電流を極力少なくしなけれ
ばならない。ところが、図４のような回路を構成した場
合、マイクロプロセッサ１は内部ＲＯＭで動作する時も
アドレスバス８からアドレスを出力する。従って、電源
７ｂをオフしてもマイクロプロセッサ１が動作した時に
は、アドレスバス８からＲＯＭ２を経由して流れ込む電
流発生しその分の電流消費は発生してしまうという課
題、また、この電流により、最悪の場合、ＲＯＭ２の破
壊を引き起してしまうという課題があった。
や携帯電話といった電池を電源とする装置においては、
電池での動作する時間を長くする必要があり、そのため
には装置内の回路が消費する電流を極力少なくしなけれ
ばならない。ところが、図４のような回路を構成した場
合、マイクロプロセッサ１は内部ＲＯＭで動作する時も
アドレスバス８からアドレスを出力する。従って、電源
７ｂをオフしてもマイクロプロセッサ１が動作した時に
は、アドレスバス８からＲＯＭ２を経由して流れ込む電
流発生しその分の電流消費は発生してしまうという課
題、また、この電流により、最悪の場合、ＲＯＭ２の破
壊を引き起してしまうという課題があった。
【００１１】この発明では、電池で動作する時間を長く
する目的で、マイクロプロセッサがＲＯＭ回路の消費電
流を少なくする手段としてＲＯＭの電源を切る場合、マ
イクロプロセッサからＲＯＭに流れ込む電流によってＲ
ＯＭが破壊されるのを防ぐのを目的とする。
する目的で、マイクロプロセッサがＲＯＭ回路の消費電
流を少なくする手段としてＲＯＭの電源を切る場合、マ
イクロプロセッサからＲＯＭに流れ込む電流によってＲ
ＯＭが破壊されるのを防ぐのを目的とする。
【００１２】第１の発明は、電源の電力消費を適切に減
少することができる電子回路を得ることを目的とする。
少することができる電子回路を得ることを目的とする。
【００１３】第２の発明は、電源の電力消費を更に適切
に減少することができる電子回路を得ることを目的とす
る。
に減少することができる電子回路を得ることを目的とす
る。
【００１４】第３の発明は、電源の電力消費を一層適切
に減少することができる電子回路を得ることを目的とす
る。
に減少することができる電子回路を得ることを目的とす
る。
【００１５】第４の発明は、電源の電力消費を減少する
ためのモード切替えを的確に行うことができる電子回路
を得ることを目的とする。
ためのモード切替えを的確に行うことができる電子回路
を得ることを目的とする。
【００１６】第５の発明は、電源の電力消費を減少する
ためのモード切替えを更に的確に行うことができる電子
回路を得ることを目的とする。
ためのモード切替えを更に的確に行うことができる電子
回路を得ることを目的とする。
【００１７】第６の発明は、電源の電力消費を減少する
ためのモード切替えを一層的確に行うことができる電子
回路を得ることを目的とする。
ためのモード切替えを一層的確に行うことができる電子
回路を得ることを目的とする。
【００１８】第７の発明は、第２のＲＯＭすなわち外部
ＲＯＭが動作する時間を的確に減少し、消費電力の少な
い電子回路を得ることを目的とする。
ＲＯＭが動作する時間を的確に減少し、消費電力の少な
い電子回路を得ることを目的とする。
【００１９】第８の発明は、第２のＲＯＭすなわち外部
ＲＯＭが動作する時間を更に的確に減少し、消費電力の
少ない電子回路を得ることを目的とする。
ＲＯＭが動作する時間を更に的確に減少し、消費電力の
少ない電子回路を得ることを目的とする。
【００２０】第９の発明は、第２のＲＯＭすなわち外部
ＲＯＭが動作する時間を一層的確に減少し、消費電力の
少ない電子回路を得ることを目的とする。
ＲＯＭが動作する時間を一層的確に減少し、消費電力の
少ない電子回路を得ることを目的とする。
【００２１】
【課題を解決するための手段】第１の発明では、マイク
ロプロセッサは、そのストップモードへの移行に際し
て、プロセッサモードを第２のＲＯＭが少なくとも使用
されるモードから第１のＲＯＭのみが使用されるモード
に切替える。
ロプロセッサは、そのストップモードへの移行に際し
て、プロセッサモードを第２のＲＯＭが少なくとも使用
されるモードから第１のＲＯＭのみが使用されるモード
に切替える。
【００２２】第２の発明では、マイクロプロセッサは、
そのストップモードへの移行に際して、プロセッサモー
ドを前記第１および第２のＲＯＭが使用されるメモリ拡
張モードから第１のＲＯＭが使用されるシングルチップ
モードに切替える。
そのストップモードへの移行に際して、プロセッサモー
ドを前記第１および第２のＲＯＭが使用されるメモリ拡
張モードから第１のＲＯＭが使用されるシングルチップ
モードに切替える。
【００２３】第３の発明では、マイクロプロセッサは、
そのストップモードへの移行に際して、プロセッサモー
ドを前記第２のＲＯＭが使用されるマイクロプロセッサ
モードから第１のＲＯＭが使用されるシングルチップモ
ードに切替える。
そのストップモードへの移行に際して、プロセッサモー
ドを前記第２のＲＯＭが使用されるマイクロプロセッサ
モードから第１のＲＯＭが使用されるシングルチップモ
ードに切替える。
【００２４】第４の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが少なくと
も使用されるモードと第１のＲＯＭのみが使用されるモ
ードとの間で切替える。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが少なくと
も使用されるモードと第１のＲＯＭのみが使用されるモ
ードとの間で切替える。
【００２５】第５の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第１および第２のＲＯＭ
が使用されるメモリ拡張モードから第１のＲＯＭが使用
されるシングルチップモードに切替える。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第１および第２のＲＯＭ
が使用されるメモリ拡張モードから第１のＲＯＭが使用
されるシングルチップモードに切替える。
【００２６】第６の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが使用され
るマイクロプロセッサモードメモリ拡張モードから第１
のＲＯＭが使用されるシングルチップモードに切替え
る。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが使用され
るマイクロプロセッサモードメモリ拡張モードから第１
のＲＯＭが使用されるシングルチップモードに切替え
る。
【００２７】第７の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを少なくとも第２のＲＯＭ
が使用されるモードと第１のＲＯＭのみが使用されモー
ドとの切替えを行うとともに、プログラムの個々のブロ
ックが実行される時間の量によりそれぞれのブロックを
第１のＲＯＭと第２のＲＯＭとに分けて割り当てる。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを少なくとも第２のＲＯＭ
が使用されるモードと第１のＲＯＭのみが使用されモー
ドとの切替えを行うとともに、プログラムの個々のブロ
ックが実行される時間の量によりそれぞれのブロックを
第１のＲＯＭと第２のＲＯＭとに分けて割り当てる。
【００２８】第８の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第１および第２のＲＯＭ
が使用されるメモリ拡張モードモードと第１のＲＯＭが
使用されるシングルチップモードモードとの切替えを行
うとともに、プログラムの個々のブロックが実行される
時間の量によりそれぞれのブロックを第１のＲＯＭと第
２のＲＯＭとに分けて割り当てる。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第１および第２のＲＯＭ
が使用されるメモリ拡張モードモードと第１のＲＯＭが
使用されるシングルチップモードモードとの切替えを行
うとともに、プログラムの個々のブロックが実行される
時間の量によりそれぞれのブロックを第１のＲＯＭと第
２のＲＯＭとに分けて割り当てる。
【００２９】第９の発明では、マイクロプロセッサは、
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが使用され
るマイクロプロセッサモードと第１のＲＯＭが使用され
るシングルチップモードとの切替えを行うとともに、プ
ログラムの個々のブロックが実行される時間の量により
それぞれのブロックを第１のＲＯＭと第２のＲＯＭとに
分けて割り当てる。
その動作するプログラムのアドレスが第１のＲＯＭまた
は第２のＲＯＭにそれぞれ替わるときに、この切替えに
応じてそのプロセッサモードを第２のＲＯＭが使用され
るマイクロプロセッサモードと第１のＲＯＭが使用され
るシングルチップモードとの切替えを行うとともに、プ
ログラムの個々のブロックが実行される時間の量により
それぞれのブロックを第１のＲＯＭと第２のＲＯＭとに
分けて割り当てる。
【００３０】そして、この発明では、具体的に次の手段
を採用する。マイクロプロセッサのプロセッサモードを
メモリ拡張モードで使用する回路において、マイクロプ
ロセッサの動作を必要としない場合には外部ＲＯＭの電
源を切るようにした。更に、その時には、マイクロプロ
セッサのプロセッサモードをメモリ拡張モードからシン
グルチップモードに切り替え、外部ＲＯＭと接続されて
いるアドレスバス、チップイネーブルを汎用入出力ポー
トにし、その汎用入出力ポートの出力をＬＯＷにしてか
ら外部ＲＯＭの電源を切ることとした。
を採用する。マイクロプロセッサのプロセッサモードを
メモリ拡張モードで使用する回路において、マイクロプ
ロセッサの動作を必要としない場合には外部ＲＯＭの電
源を切るようにした。更に、その時には、マイクロプロ
セッサのプロセッサモードをメモリ拡張モードからシン
グルチップモードに切り替え、外部ＲＯＭと接続されて
いるアドレスバス、チップイネーブルを汎用入出力ポー
トにし、その汎用入出力ポートの出力をＬＯＷにしてか
ら外部ＲＯＭの電源を切ることとした。
【００３１】マイクロプロセッサのプロセッサモードを
メモリ拡張モードで動作させる回路において、マクロプ
ロセッサの内蔵ＲＯＭで動作する時には外部ＲＯＭの電
源を切るようにした。更に、その時には、マイクロプロ
セッサのプロセッサモードをメモリ拡張モードからシン
グルチップモードに切り替え、外部ＲＯＭと接続されて
いるアドレスバス、チップイネーブルを汎用入出力ポー
トにし、その汎用入出力ポートの出力をＬＯＷにしてか
ら外部ＲＯＭの電源を切ることとした。
メモリ拡張モードで動作させる回路において、マクロプ
ロセッサの内蔵ＲＯＭで動作する時には外部ＲＯＭの電
源を切るようにした。更に、その時には、マイクロプロ
セッサのプロセッサモードをメモリ拡張モードからシン
グルチップモードに切り替え、外部ＲＯＭと接続されて
いるアドレスバス、チップイネーブルを汎用入出力ポー
トにし、その汎用入出力ポートの出力をＬＯＷにしてか
ら外部ＲＯＭの電源を切ることとした。
【００３２】マイクロプロセッサのプロセッサモードを
マイクロプロセッサモードで動作する回路において、マ
イクロプロセッサの内蔵ＲＯＭには、マイクロプロセッ
サの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容のプ
ログラムを格納し、回路がマイクロプロセッサの動作を
必要としない場合には、マイクロプロセッサのプロセッ
サモードをマイクロプロセッサモードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることとした。
マイクロプロセッサモードで動作する回路において、マ
イクロプロセッサの内蔵ＲＯＭには、マイクロプロセッ
サの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容のプ
ログラムを格納し、回路がマイクロプロセッサの動作を
必要としない場合には、マイクロプロセッサのプロセッ
サモードをマイクロプロセッサモードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることとした。
【００３３】マイクロプロセッサのプロセッサモードを
マイクロプロセッサモードで動作させる回路において、
マイクロプロセッサの内蔵ＲＯＭには、マイクロプロセ
ッサの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容の
プログラムを格納し、外部ＲＯＭの内蔵ＲＯＭと同じア
ドレスのプログラムが動作する時には、マイクロプロセ
ッサのプロセッサモードをマイクロプロセッサモードか
らシングルチップモードに切り替え、外部ＲＯＭと接続
されているアドレスバス、チップイネーブルを汎用入出
力ポートにし、その汎用入出力ポートの出力をＬＯＷに
してから外部ＲＯＭの電源を切ることとした。
マイクロプロセッサモードで動作させる回路において、
マイクロプロセッサの内蔵ＲＯＭには、マイクロプロセ
ッサの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容の
プログラムを格納し、外部ＲＯＭの内蔵ＲＯＭと同じア
ドレスのプログラムが動作する時には、マイクロプロセ
ッサのプロセッサモードをマイクロプロセッサモードか
らシングルチップモードに切り替え、外部ＲＯＭと接続
されているアドレスバス、チップイネーブルを汎用入出
力ポートにし、その汎用入出力ポートの出力をＬＯＷに
してから外部ＲＯＭの電源を切ることとした。
【００３４】マイクロプロセッサのプロセッサモードを
メモリ拡張モードで動作させる回路において、マイクロ
プロセッサの内蔵ＲＯＭで動作する時には外部ＲＯＭの
電源を切るようにした。また、その時には、マイクロプ
ロセッサのプロセッサモードをメモリ拡張モードからシ
ングルチップモードに切り替え、外部ＲＯＭと接続され
ているアドレスバス、チップイネーブルを汎用入出力ポ
ートにし、その汎用入出力ポートの出力をＬＯＷにして
から外部ＲＯＭの電源を切ることとした。更に、マイク
ロプロセッサ内蔵ＲＯＭと外部ＲＯＭに格納するプログ
ラムを、プログラムの実行時間の量により分類し、実行
時間のかかるプログラムを内蔵ＲＯＭ、実行時間のかか
らないプログラムを外部ＲＯＭに割り当てることとし
た。
メモリ拡張モードで動作させる回路において、マイクロ
プロセッサの内蔵ＲＯＭで動作する時には外部ＲＯＭの
電源を切るようにした。また、その時には、マイクロプ
ロセッサのプロセッサモードをメモリ拡張モードからシ
ングルチップモードに切り替え、外部ＲＯＭと接続され
ているアドレスバス、チップイネーブルを汎用入出力ポ
ートにし、その汎用入出力ポートの出力をＬＯＷにして
から外部ＲＯＭの電源を切ることとした。更に、マイク
ロプロセッサ内蔵ＲＯＭと外部ＲＯＭに格納するプログ
ラムを、プログラムの実行時間の量により分類し、実行
時間のかかるプログラムを内蔵ＲＯＭ、実行時間のかか
らないプログラムを外部ＲＯＭに割り当てることとし
た。
【００３５】マイクロプロセッサのプロセッサモードを
マイクロプロセッサモードで動作させる回路において、
マイクロプロセッサの内蔵ＲＯＭには、マイクロプロセ
ッサの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容の
プログラムを格納し、外部ＲＯＭのマイクロプロセッサ
の内蔵ＲＯＭと同じアドレスのプログラムが動作する時
には、マイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードからシングルチップモード切り替
え、外部ＲＯＭと接続されているアドレスバス、チップ
イネーブルを汎用入出力ポートにし、その汎用入出力ポ
ートの出力をＬＯＷにしてから外部ＲＯＭの電源を切る
こととした。更に、外部ＲＯＭのマイクロプロセッサの
内蔵ＲＯＭと同じアドレスと異なるアドレスとに格納す
るプログラムを、プログラムの実行時間の量により分類
し、実行時間のかかるプログラムを内蔵ＲＯＭと同じア
ドレスに、実行時間のかからないプログラムを内蔵ＲＯ
Ｍと異なるアドレスに格納することとした。
マイクロプロセッサモードで動作させる回路において、
マイクロプロセッサの内蔵ＲＯＭには、マイクロプロセ
ッサの内蔵ＲＯＭと同じアドレスの外部ＲＯＭの内容の
プログラムを格納し、外部ＲＯＭのマイクロプロセッサ
の内蔵ＲＯＭと同じアドレスのプログラムが動作する時
には、マイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードからシングルチップモード切り替
え、外部ＲＯＭと接続されているアドレスバス、チップ
イネーブルを汎用入出力ポートにし、その汎用入出力ポ
ートの出力をＬＯＷにしてから外部ＲＯＭの電源を切る
こととした。更に、外部ＲＯＭのマイクロプロセッサの
内蔵ＲＯＭと同じアドレスと異なるアドレスとに格納す
るプログラムを、プログラムの実行時間の量により分類
し、実行時間のかかるプログラムを内蔵ＲＯＭと同じア
ドレスに、実行時間のかからないプログラムを内蔵ＲＯ
Ｍと異なるアドレスに格納することとした。
【００３６】
【作用】第１の発明においては、マイクロプロセッサ
は、そのストップモードへの移行に際して、プロセッサ
モードを第２のＲＯＭが少なくとも使用されるモードか
ら第１のＲＯＭのみが使用されるモードに切替える。
は、そのストップモードへの移行に際して、プロセッサ
モードを第２のＲＯＭが少なくとも使用されるモードか
ら第１のＲＯＭのみが使用されるモードに切替える。
【００３７】第２の発明においては、マイクロプロセッ
サは、そのストップモードへの移行に際して、プロセッ
サモードを前記第１および第２のＲＯＭが使用されるメ
モリ拡張モードから第１のＲＯＭが使用されるシングル
チップモードに切替える。
サは、そのストップモードへの移行に際して、プロセッ
サモードを前記第１および第２のＲＯＭが使用されるメ
モリ拡張モードから第１のＲＯＭが使用されるシングル
チップモードに切替える。
【００３８】第３の発明においては、マイクロプロセッ
サは、そのストップモードへの移行に際して、プロセッ
サモードを前記第２のＲＯＭが使用されるマイクロプロ
セッサモードから第１のＲＯＭが使用されるシングルチ
ップモードに切替える。
サは、そのストップモードへの移行に際して、プロセッ
サモードを前記第２のＲＯＭが使用されるマイクロプロ
セッサモードから第１のＲＯＭが使用されるシングルチ
ップモードに切替える。
【００３９】第４の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが少
なくとも使用されるモードと第１のＲＯＭのみが使用さ
れるモードとの間で切替えを行う。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが少
なくとも使用されるモードと第１のＲＯＭのみが使用さ
れるモードとの間で切替えを行う。
【００４０】第５の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第１のＲＯＭと第
２のＲＯＭが使用されるメモリ拡張モードから第１のＲ
ＯＭが使用されるシングルチップモード切替える。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第１のＲＯＭと第
２のＲＯＭが使用されるメモリ拡張モードから第１のＲ
ＯＭが使用されるシングルチップモード切替える。
【００４１】第６の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが使
用されるマイクロプロセッサモードから第１のＲＯＭが
使用されるシングルチップモードに切替える。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが使
用されるマイクロプロセッサモードから第１のＲＯＭが
使用されるシングルチップモードに切替える。
【００４２】第７の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを少なくとも第２の
ＲＯＭが使用されるモードと第１のＲＯＭのみが使用さ
れるモードとの切替えを行うとともに、プログラムの個
々のブロックが実行される時間の量によりそれぞれのブ
ロックを第１のＲＯＭと第２のＲＯＭとに分けて割り当
てる。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを少なくとも第２の
ＲＯＭが使用されるモードと第１のＲＯＭのみが使用さ
れるモードとの切替えを行うとともに、プログラムの個
々のブロックが実行される時間の量によりそれぞれのブ
ロックを第１のＲＯＭと第２のＲＯＭとに分けて割り当
てる。
【００４３】第８の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第１および第２の
ＲＯＭが使用されるメモリ拡張モードモードと第１のＲ
ＯＭが使用されるシングルチップモードモードとの間で
切替えを行うとともに、プログラムの個々のブロックが
実行される時間の量により、それぞれのブロックを第１
のＲＯＭと第２のＲＯＭとに分けて割り当てる。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第１および第２の
ＲＯＭが使用されるメモリ拡張モードモードと第１のＲ
ＯＭが使用されるシングルチップモードモードとの間で
切替えを行うとともに、プログラムの個々のブロックが
実行される時間の量により、それぞれのブロックを第１
のＲＯＭと第２のＲＯＭとに分けて割り当てる。
【００４４】第９の発明においては、マイクロプロセッ
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが使
用されるプロセッサモードと第１のＲＯＭが使用される
シングルチップモードとの間で切替えを行うとともに、
プログラムの個々のブロックが実行される時間の量によ
り、それぞれのブロックを第１のＲＯＭと第２のＲＯＭ
とに分けて割り当てる。
サは、その動作するプログラムのアドレスが第１のＲＯ
Ｍまたは第２のＲＯＭにそれぞれ替わるときに、この切
替えに応じてそのプロセッサモードを第２のＲＯＭが使
用されるプロセッサモードと第１のＲＯＭが使用される
シングルチップモードとの間で切替えを行うとともに、
プログラムの個々のブロックが実行される時間の量によ
り、それぞれのブロックを第１のＲＯＭと第２のＲＯＭ
とに分けて割り当てる。
【００４５】そして、この発明においては、具体的に次
の作用を行う。この発明による電子回路は、ＲＯＭ内蔵
のマイクロプロセッサと外部ＲＯＭを使用したシステム
において、マイクロプロセッサの処理を必要としない場
合においては、マイクロプロセッサが内蔵のＲＯＭで動
作するようにした後、外部に設けられたＲＯＭの電源を
切り、更にマイクロプロセッサからＲＯＭに電流が流れ
ないようにしたので、ＲＯＭを破壊すること無く電子回
路の消費電流を少なくすることができ、電池での動作時
間が従来よりも長い装置を得ることができた。
の作用を行う。この発明による電子回路は、ＲＯＭ内蔵
のマイクロプロセッサと外部ＲＯＭを使用したシステム
において、マイクロプロセッサの処理を必要としない場
合においては、マイクロプロセッサが内蔵のＲＯＭで動
作するようにした後、外部に設けられたＲＯＭの電源を
切り、更にマイクロプロセッサからＲＯＭに電流が流れ
ないようにしたので、ＲＯＭを破壊すること無く電子回
路の消費電流を少なくすることができ、電池での動作時
間が従来よりも長い装置を得ることができた。
【００４６】更に、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサのプロセッサモードをメモリ
拡張モードで動作するマイクロプロセッサと外部ＲＯＭ
を使用したシステムにおいて、マイクロプロセッサが外
部のＲＯＭのプログラムを実行する時以外は、外部ＲＯ
Ｍの電源を切り、更にマイクロプロセッサからＲＯＭに
電流が流れないようにしたので、ＲＯＭを破壊すること
無く電子回路の消費電流を少なくすることができ、電池
での動作時間が従来よりも長い装置を得ることができ
た。
内蔵のマイクロプロセッサのプロセッサモードをメモリ
拡張モードで動作するマイクロプロセッサと外部ＲＯＭ
を使用したシステムにおいて、マイクロプロセッサが外
部のＲＯＭのプログラムを実行する時以外は、外部ＲＯ
Ｍの電源を切り、更にマイクロプロセッサからＲＯＭに
電流が流れないようにしたので、ＲＯＭを破壊すること
無く電子回路の消費電流を少なくすることができ、電池
での動作時間が従来よりも長い装置を得ることができ
た。
【００４７】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードで動作するマイクロプロセッサと外
部ＲＯＭを使用したシステムにおいて、マイクロプロセ
ッサの処理を必要としない場合においては、マイクロプ
ロセッサの外部に設けられたＲＯＭの電源を切り更にマ
イクロプロセッサからＲＯＭに電流が流れないようにし
たので、ＲＯＭを破壊すること無く電子回路の消費電流
を少なくすることができ、電池での動作時間が従来より
も長い装置を得ることができた。
内蔵のマイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードで動作するマイクロプロセッサと外
部ＲＯＭを使用したシステムにおいて、マイクロプロセ
ッサの処理を必要としない場合においては、マイクロプ
ロセッサの外部に設けられたＲＯＭの電源を切り更にマ
イクロプロセッサからＲＯＭに電流が流れないようにし
たので、ＲＯＭを破壊すること無く電子回路の消費電流
を少なくすることができ、電池での動作時間が従来より
も長い装置を得ることができた。
【００４８】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサと外部ＲＯＭを使用したシス
テムにおいて、マイクロプロセッサが外部のＲＯＭのプ
ログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、ＲＯＭを破壊すること無く電子回路
の消費電流を少なくすることができ、電池での動作時間
が従来よりも長い装置を得ることができた。
内蔵のマイクロプロセッサと外部ＲＯＭを使用したシス
テムにおいて、マイクロプロセッサが外部のＲＯＭのプ
ログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、ＲＯＭを破壊すること無く電子回路
の消費電流を少なくすることができ、電池での動作時間
が従来よりも長い装置を得ることができた。
【００４９】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサをメモリ拡張モードで動作す
るマイクロプロセッサと外部ＲＯＭを使用したシステム
において、マイクロプロセッサが外部のＲＯＭのプログ
ラムを実行する時以外は、外部ＲＯＭの電源を切り、更
にマイクロプロセッサからＲＯＭに電流が流れないよう
にしたので、ＲＯＭを破壊すること無く電子回路の消費
電流を少なくすることができ、電池での動作時間が従来
よりも長い装置を得ることができた。
内蔵のマイクロプロセッサをメモリ拡張モードで動作す
るマイクロプロセッサと外部ＲＯＭを使用したシステム
において、マイクロプロセッサが外部のＲＯＭのプログ
ラムを実行する時以外は、外部ＲＯＭの電源を切り、更
にマイクロプロセッサからＲＯＭに電流が流れないよう
にしたので、ＲＯＭを破壊すること無く電子回路の消費
電流を少なくすることができ、電池での動作時間が従来
よりも長い装置を得ることができた。
【００５０】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサをマイクロプロセッサモード
動作するマイクロプロセッサと外部ＲＯＭを使用したシ
ステムにおいて、マイクロプロセッサが外部のＲＯＭの
プログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、ＲＯＭを破壊すること無く電子回路
の消費電流を少なくすることができ、電池での動作時間
が従来よりも長い装置を得ることができた。
内蔵のマイクロプロセッサをマイクロプロセッサモード
動作するマイクロプロセッサと外部ＲＯＭを使用したシ
ステムにおいて、マイクロプロセッサが外部のＲＯＭの
プログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、ＲＯＭを破壊すること無く電子回路
の消費電流を少なくすることができ、電池での動作時間
が従来よりも長い装置を得ることができた。
【００５１】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサのプロセッサモードをメモリ
拡張モードで動作するマイクロプロセッサと外部ＲＯＭ
を使用したシステムにおいて、マイクロプロセッサが動
作するプログラムにおいては処理時間の長いプログラム
を内蔵ＲＯＭ、処理時間の短いプログラムを外部ＲＯＭ
に割り当てることにより、外部ＲＯＭで駆動する時間を
少なくし、更にマイクロプロセッサが外部のＲＯＭのプ
ログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、外部ＲＯＭを破壊すること無く電子
回路の消費電流を少なくすることができ、電池での動作
時間が従来よりも一層長い装置を得ることができた。
内蔵のマイクロプロセッサのプロセッサモードをメモリ
拡張モードで動作するマイクロプロセッサと外部ＲＯＭ
を使用したシステムにおいて、マイクロプロセッサが動
作するプログラムにおいては処理時間の長いプログラム
を内蔵ＲＯＭ、処理時間の短いプログラムを外部ＲＯＭ
に割り当てることにより、外部ＲＯＭで駆動する時間を
少なくし、更にマイクロプロセッサが外部のＲＯＭのプ
ログラムを実行する時以外は、外部ＲＯＭの電源を切
り、更にマイクロプロセッサからＲＯＭに電流が流れな
いようにしたので、外部ＲＯＭを破壊すること無く電子
回路の消費電流を少なくすることができ、電池での動作
時間が従来よりも一層長い装置を得ることができた。
【００５２】また、この発明による電子回路は、ＲＯＭ
内蔵のマイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードで動作するマイクロプロセッサと外
部ＲＯＭを使用したシステムにおいて、マイクロプロセ
ッサが動作するプログラムにおいては処理時間の長いプ
ログラムを内蔵ＲＯＭ、処理時間の短いプログラムを外
部ＲＯＭに割り当てることにより、外部ＲＯＭで駆動す
る時間を少なくし、更に、マイクロプロセッサが外部の
ＲＯＭのプログラムを実行する時以外は、外部ＲＯＭの
電源を切り、更にマイクロプロセッサからＲＯＭに電流
が流れないようにしたので、外部ＲＯＭを破壊すること
無く電子回路の消費電流を少なくすることができ、電池
での動作時間が従来よりも一層長い装置を得ることがで
きた。
内蔵のマイクロプロセッサのプロセッサモードをマイク
ロプロセッサモードで動作するマイクロプロセッサと外
部ＲＯＭを使用したシステムにおいて、マイクロプロセ
ッサが動作するプログラムにおいては処理時間の長いプ
ログラムを内蔵ＲＯＭ、処理時間の短いプログラムを外
部ＲＯＭに割り当てることにより、外部ＲＯＭで駆動す
る時間を少なくし、更に、マイクロプロセッサが外部の
ＲＯＭのプログラムを実行する時以外は、外部ＲＯＭの
電源を切り、更にマイクロプロセッサからＲＯＭに電流
が流れないようにしたので、外部ＲＯＭを破壊すること
無く電子回路の消費電流を少なくすることができ、電池
での動作時間が従来よりも一層長い装置を得ることがで
きた。
【００５３】
実施例１．図１は、回路を動作させるマイクロプロセッ
サのプログラムの動作を示すフローチャート、図４は、
この発明に関わるマイクロプロセッサによる電子回路の
低消費電流駆動手段を適用した電子回路のブロック図で
ある。図４において、１は第１のＲＯＭを構成する内蔵
ＲＯＭを内部に有するマイクロプロセッサ、２はマイク
ロプロセッサ１に接続された第２のＲＯＭを構成する外
部ＲＯＭ、３は電源として使用されている電池、４、６
は電池３の電圧から一定の電圧を作り上げるレギュレー
タＩＣである。５ａ、５ｂはレギュレータＩＣ４から作
られた電源、７ａ、７ｂはレギュレータＩＣ６から作ら
れた電源である。８はマイクロプロセッサ１から出力さ
れＲＯＭ２に入力されるアドレスバス、９はマイクロプ
ロセッサ１から出力されＲＯＭ２に入力されるチップイ
ネーブル信号、１０はＲＯＭ２から出力されマイクロプ
ロセッサ１に入力されるデータバス、１１はマイクロプ
ロセッサ１とレギュレータＩＣ６間の制御線、１２はマ
イクロプロセッサ１に接続されたスイッチ、１３はマイ
クロプロセッサ１の外部割り込み入力端子である。
サのプログラムの動作を示すフローチャート、図４は、
この発明に関わるマイクロプロセッサによる電子回路の
低消費電流駆動手段を適用した電子回路のブロック図で
ある。図４において、１は第１のＲＯＭを構成する内蔵
ＲＯＭを内部に有するマイクロプロセッサ、２はマイク
ロプロセッサ１に接続された第２のＲＯＭを構成する外
部ＲＯＭ、３は電源として使用されている電池、４、６
は電池３の電圧から一定の電圧を作り上げるレギュレー
タＩＣである。５ａ、５ｂはレギュレータＩＣ４から作
られた電源、７ａ、７ｂはレギュレータＩＣ６から作ら
れた電源である。８はマイクロプロセッサ１から出力さ
れＲＯＭ２に入力されるアドレスバス、９はマイクロプ
ロセッサ１から出力されＲＯＭ２に入力されるチップイ
ネーブル信号、１０はＲＯＭ２から出力されマイクロプ
ロセッサ１に入力されるデータバス、１１はマイクロプ
ロセッサ１とレギュレータＩＣ６間の制御線、１２はマ
イクロプロセッサ１に接続されたスイッチ、１３はマイ
クロプロセッサ１の外部割り込み入力端子である。
【００５４】マイクロプロセッサ１はＲＯＭ２の動作の
必要が無い場合には制御線１１を使用してレギュレータ
ＩＣ６の電圧出力を止める。すると、電源７ａ、７ｂの
電圧は無くなるので、ＲＯＭ２の電源からの電流消費は
無くなる。ところが、マイクロプロセッサ１は内部ＲＯ
Ｍで動作する時もアドレスバス８及びチップイネーブル
９から信号が出力されるので、電源７ｂをオフしてもマ
イクロプロセッサ１が動作時には、アドレスバス８及び
チップイネーブルからＲＯＭ２を経由して電流が流れ
る。この電流により、最悪の場合、ＲＯＭ２の破壊を引
き起こすので、マイクロプロセッサ１がアドレスバス８
にデータを出力する時には電源７ｂを切ることはできな
い。そこで、マイクロプロセッサ１が電源７ｂを切る時
には、プロセッサモードをメモリ拡張モードからシング
ルチップモードに替え、アドレスバス８、チップイネー
ブル９に使用しているポートを汎用入出力ポートに切替
え、更に前記ポートにＬＯＷを出力した後に電源７ｂを
切るようにした。その時のマイクロプロセッサ１の動作
フローは、図１に示されている。ここに、プロセッサモ
ードにおけるメモリ拡張モードとは、マイクロプロセッ
サの外部にＲＯＭを接続して内部のＲＯＭと外部のＲＯ
Ｍを両方使用するモードである。シングルチップモード
とは、外部ＲＯＭは使用せずに内部のＲＯＭに書き込ま
れたプログラムにより動作するモードである。
必要が無い場合には制御線１１を使用してレギュレータ
ＩＣ６の電圧出力を止める。すると、電源７ａ、７ｂの
電圧は無くなるので、ＲＯＭ２の電源からの電流消費は
無くなる。ところが、マイクロプロセッサ１は内部ＲＯ
Ｍで動作する時もアドレスバス８及びチップイネーブル
９から信号が出力されるので、電源７ｂをオフしてもマ
イクロプロセッサ１が動作時には、アドレスバス８及び
チップイネーブルからＲＯＭ２を経由して電流が流れ
る。この電流により、最悪の場合、ＲＯＭ２の破壊を引
き起こすので、マイクロプロセッサ１がアドレスバス８
にデータを出力する時には電源７ｂを切ることはできな
い。そこで、マイクロプロセッサ１が電源７ｂを切る時
には、プロセッサモードをメモリ拡張モードからシング
ルチップモードに替え、アドレスバス８、チップイネー
ブル９に使用しているポートを汎用入出力ポートに切替
え、更に前記ポートにＬＯＷを出力した後に電源７ｂを
切るようにした。その時のマイクロプロセッサ１の動作
フローは、図１に示されている。ここに、プロセッサモ
ードにおけるメモリ拡張モードとは、マイクロプロセッ
サの外部にＲＯＭを接続して内部のＲＯＭと外部のＲＯ
Ｍを両方使用するモードである。シングルチップモード
とは、外部ＲＯＭは使用せずに内部のＲＯＭに書き込ま
れたプログラムにより動作するモードである。
【００５５】次に、図１について説明する。まず、マイ
クロプロセッサ１は起動時にはシングルチップモードで
起動するように設定されている（ステップ１）。この時
に動作するプログラムは内蔵ＲＯＭのアドレスとなる。
次に、制御線１１を使用してレギュレータＩＣ６の出力
をＯＮし電源７ａ、７ｂをＯＮする（ステップ２）。次
にマイクロプロセッサ１はＲＯＭ２の電源７ｂをＯＮし
た後にプロセッサモードをメモリ拡張モードにする（ス
テップ３）。以降は内蔵ＲＯＭとＲＯＭ２のアドレスの
プログラムを実行する（ステップ４）。
クロプロセッサ１は起動時にはシングルチップモードで
起動するように設定されている（ステップ１）。この時
に動作するプログラムは内蔵ＲＯＭのアドレスとなる。
次に、制御線１１を使用してレギュレータＩＣ６の出力
をＯＮし電源７ａ、７ｂをＯＮする（ステップ２）。次
にマイクロプロセッサ１はＲＯＭ２の電源７ｂをＯＮし
た後にプロセッサモードをメモリ拡張モードにする（ス
テップ３）。以降は内蔵ＲＯＭとＲＯＭ２のアドレスの
プログラムを実行する（ステップ４）。
【００５６】更に、マイクロプロセッサ１は、その処理
を必要としないかどうかを判断する（ステップ５）。処
理を必要としない場合は、ストップモードに切り替わ
る。マイクロプロセッサ１はストップモードに切り替わ
る前に、内蔵ＲＯＭのプログラムのアドレスに移る（ス
テップ６）。これは、ＲＯＭ２のアドレスで実行中にＲ
ＯＭ２の電源を切ってしまうとマイクロプロセッサ１が
暴走してしまうからである。次に、マイクロプロセッサ
１のプロセッサモードをシングルチップモードにし（ス
テップ７）、アドレスバス、チップセレクトに使用して
いるポートを汎用入出力ポートにし、前記汎用ポートに
ＬＯＷを出力した後（ステップ８）にＲＯＭ２の電源を
切るために制御線１１を使用し、レギュレータＩＣ６の
出力をＯＦＦする（ステップ９）。マイクロプロセッサ
１はＲＯＭ２の電源を切った後にストップモードに入る
（ステップ１０）。
を必要としないかどうかを判断する（ステップ５）。処
理を必要としない場合は、ストップモードに切り替わ
る。マイクロプロセッサ１はストップモードに切り替わ
る前に、内蔵ＲＯＭのプログラムのアドレスに移る（ス
テップ６）。これは、ＲＯＭ２のアドレスで実行中にＲ
ＯＭ２の電源を切ってしまうとマイクロプロセッサ１が
暴走してしまうからである。次に、マイクロプロセッサ
１のプロセッサモードをシングルチップモードにし（ス
テップ７）、アドレスバス、チップセレクトに使用して
いるポートを汎用入出力ポートにし、前記汎用ポートに
ＬＯＷを出力した後（ステップ８）にＲＯＭ２の電源を
切るために制御線１１を使用し、レギュレータＩＣ６の
出力をＯＦＦする（ステップ９）。マイクロプロセッサ
１はＲＯＭ２の電源を切った後にストップモードに入る
（ステップ１０）。
【００５７】次に、ストップモードに入ったマイクロプ
ロセッサ１は、例えばマイクロプロセッサ１の外部割り
込み入力ポート１３に接続されたスイッチ１２が押され
たこと、またはマイクロプロセッサ内蔵のタイマーの割
り込み等が発生した時には、ストップモードが解除され
るように設定されており、前記条件によりストップモー
ドから解除した時（ステップ１１）には、制御線１１を
使用し、レギュレータＩＣ６の出力をＯＮにし、ＲＯＭ
２の電源をＯＮする（ステップ２）。次にマイクロプロ
セッサはプロセッサモードをメモリ拡張モードにし（ス
テップ３）、処理を実行する（ステップ４）。
ロセッサ１は、例えばマイクロプロセッサ１の外部割り
込み入力ポート１３に接続されたスイッチ１２が押され
たこと、またはマイクロプロセッサ内蔵のタイマーの割
り込み等が発生した時には、ストップモードが解除され
るように設定されており、前記条件によりストップモー
ドから解除した時（ステップ１１）には、制御線１１を
使用し、レギュレータＩＣ６の出力をＯＮにし、ＲＯＭ
２の電源をＯＮする（ステップ２）。次にマイクロプロ
セッサはプロセッサモードをメモリ拡張モードにし（ス
テップ３）、処理を実行する（ステップ４）。
【００５８】実施例２．図２はこの発明に関わるマイク
ロプロセッサによる電子回路の低消費電流駆動手段にお
けるマイクロプロセッサの動作を示すフローチャート、
図３はマイクロプロセッサ１のメモリマップを示した図
である。この発明におけるマイクロプロセッサによる電
子回路の低消費電流駆動手段においては、マイクロプロ
セッサ１が内蔵ＲＯＭのプログラムを実行している時に
はＲＯＭ２の電源をＯＦＦし、ＲＯＭ２のプログラムを
実行する時のみＲＯＭ２の電源をＯＮすることにより電
流の消費量を少なくするものである。
ロプロセッサによる電子回路の低消費電流駆動手段にお
けるマイクロプロセッサの動作を示すフローチャート、
図３はマイクロプロセッサ１のメモリマップを示した図
である。この発明におけるマイクロプロセッサによる電
子回路の低消費電流駆動手段においては、マイクロプロ
セッサ１が内蔵ＲＯＭのプログラムを実行している時に
はＲＯＭ２の電源をＯＦＦし、ＲＯＭ２のプログラムを
実行する時のみＲＯＭ２の電源をＯＮすることにより電
流の消費量を少なくするものである。
【００５９】次に、図２のフローチャートについて説明
する。先ず、マイクロプロセッサ起動時には、シングル
チップモードで起動するように設定する（ステップ
１）。次に、アドレスバス８、チップイネーブル９の端
子となる汎用入出力ポートからＬＯＷ信号を出力する
（ステップ２）。次に、マイクロプロセッサ１は制御線
１１を使用してレギュレータＩＣ６の出力をＯＦＦして
ＲＯＭ２の電源をＯＦＦし（ステップ３）、内蔵ＲＯＭ
のプログラムを実行する（ステップ４）。マイクロプロ
セッサ１がＲＯＭ２のアドレスのプログラムを実行する
場合には（ステップ５）、マイクロプロセッサ１は制御
線１１を使用してレギュレータＩＣ６の出力をＯＮして
ＲＯＭ２の電源をＯＮし（ステップ６）、プロセッサモ
ードをメモリ拡張モードに切り替えた後（ステップ７）
にＲＯＭ２のプログラムを実行するようにする（ステッ
プ８）。
する。先ず、マイクロプロセッサ起動時には、シングル
チップモードで起動するように設定する（ステップ
１）。次に、アドレスバス８、チップイネーブル９の端
子となる汎用入出力ポートからＬＯＷ信号を出力する
（ステップ２）。次に、マイクロプロセッサ１は制御線
１１を使用してレギュレータＩＣ６の出力をＯＦＦして
ＲＯＭ２の電源をＯＦＦし（ステップ３）、内蔵ＲＯＭ
のプログラムを実行する（ステップ４）。マイクロプロ
セッサ１がＲＯＭ２のアドレスのプログラムを実行する
場合には（ステップ５）、マイクロプロセッサ１は制御
線１１を使用してレギュレータＩＣ６の出力をＯＮして
ＲＯＭ２の電源をＯＮし（ステップ６）、プロセッサモ
ードをメモリ拡張モードに切り替えた後（ステップ７）
にＲＯＭ２のプログラムを実行するようにする（ステッ
プ８）。
【００６０】マイクロプロセッサ１がＲＯＭ２のプログ
ラムの実行が終了し、再び内蔵ＲＯＭのプログラムを実
行する場合（ステップ９）には、先ず、実行するプログ
ラムを内蔵ＲＯＭのアドレスへ移した後（ステップ１
０）にプロセッサモードをシングルチップモードに切り
替え（ステップ１１）、アドレスバス８、チップセレク
ト９に使用しているポートを汎用入出力ポートにして、
そのポートからＬＯＷを出力し（ステップ２）、更に、
制御線１１を使用してレギュレータＩＣ６の出力をＯＦ
ＦしてＲＯＭ２の電源をＯＦＦした後（ステップ３）に
内蔵ＲＯＭのプログラムを実行する（ステップ４）。
ラムの実行が終了し、再び内蔵ＲＯＭのプログラムを実
行する場合（ステップ９）には、先ず、実行するプログ
ラムを内蔵ＲＯＭのアドレスへ移した後（ステップ１
０）にプロセッサモードをシングルチップモードに切り
替え（ステップ１１）、アドレスバス８、チップセレク
ト９に使用しているポートを汎用入出力ポートにして、
そのポートからＬＯＷを出力し（ステップ２）、更に、
制御線１１を使用してレギュレータＩＣ６の出力をＯＦ
ＦしてＲＯＭ２の電源をＯＦＦした後（ステップ３）に
内蔵ＲＯＭのプログラムを実行する（ステップ４）。
【００６１】また、マイクロプロセッサ１は、内蔵ＲＯ
Ｍのプログラムを実行中に処理を必要としなくなった時
には（ステップ１２）、ストップモードに入るよう設定
されており（ステップ１３）、更に、このストップモー
ドは、例えばマイクロプロセッサ１の外部割り込み入力
ポート１３に接続されたスイッチ１２が押されたことま
たはマイクロプロセッサ内蔵のタイマーの割り込み等が
発生したことにより解除されるように設定されており
（ステップ１４）、前記条件によりストップモードから
解除した場合には、再び内蔵ＲＯＭのプログラムを実行
する（ステップ４）。
Ｍのプログラムを実行中に処理を必要としなくなった時
には（ステップ１２）、ストップモードに入るよう設定
されており（ステップ１３）、更に、このストップモー
ドは、例えばマイクロプロセッサ１の外部割り込み入力
ポート１３に接続されたスイッチ１２が押されたことま
たはマイクロプロセッサ内蔵のタイマーの割り込み等が
発生したことにより解除されるように設定されており
（ステップ１４）、前記条件によりストップモードから
解除した場合には、再び内蔵ＲＯＭのプログラムを実行
する（ステップ４）。
【００６２】実施例３．図５は、この発明に関わるマイ
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサのメモリマップを示す図、図
６はこの発明に関わるマイクロプロセッサによる電子回
路の低消費電流駆動手段におけるマイクロプロセッサの
動作を示すフローチャートである。図５に示したＲＯＭ
２のメモリ上の内蔵ＲＯＭと同じアドレスのＲＯＭ２の
領域１９に内蔵ＲＯＭ１７と同じ内容のプログラムを書
き込んだ場合においては、実施例１におけるプロセッサ
モードをメモリ拡張モードの代わりにマイクロプロセッ
サモードとしても同じ効果が得られる。ここに、プロセ
ッサモードにおけるマイクロプロセッサモードとは、内
蔵ＲＯＭは使用せず、外部のＲＯＭに書き込まれたプロ
グラムにて動作するモードである。この場合、内蔵ＲＯ
Ｍに相当するアドレスは、外部ＲＯＭに割り当てられ
る。その場合のマイクロプロセッサの動作フローは図６
となる。このフローは、ステップ３のプロセッサモード
をマイクロプロセッサモードに切り替えるという処理が
実施例１で説明した図１のフローと異なり、他のステッ
プは同じである。
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサのメモリマップを示す図、図
６はこの発明に関わるマイクロプロセッサによる電子回
路の低消費電流駆動手段におけるマイクロプロセッサの
動作を示すフローチャートである。図５に示したＲＯＭ
２のメモリ上の内蔵ＲＯＭと同じアドレスのＲＯＭ２の
領域１９に内蔵ＲＯＭ１７と同じ内容のプログラムを書
き込んだ場合においては、実施例１におけるプロセッサ
モードをメモリ拡張モードの代わりにマイクロプロセッ
サモードとしても同じ効果が得られる。ここに、プロセ
ッサモードにおけるマイクロプロセッサモードとは、内
蔵ＲＯＭは使用せず、外部のＲＯＭに書き込まれたプロ
グラムにて動作するモードである。この場合、内蔵ＲＯ
Ｍに相当するアドレスは、外部ＲＯＭに割り当てられ
る。その場合のマイクロプロセッサの動作フローは図６
となる。このフローは、ステップ３のプロセッサモード
をマイクロプロセッサモードに切り替えるという処理が
実施例１で説明した図１のフローと異なり、他のステッ
プは同じである。
【００６３】実施例４．図５は、この発明に関わるマイ
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサのメモリマップを示す図、図
７は、この発明に関わるマイクロプロセッサによる電子
回路の低消費電流駆動手段におけるマイクロプロセッサ
の動作を示すフローチャートである。図５に示したＲＯ
Ｍ２のメモリ上の内蔵ＲＯＭと同じアドレスのＲＯＭ２
の領域１９に内蔵ＲＯＭ１７と同じ内容のプログラムを
書き込んだ場合においては、実施例２におけるプロセッ
サモードをメモリ拡張モードの代わりにマイクロプロセ
ッサモードとしても同じ効果が得られる。その場合のマ
イクロプロセッサの動作フローは図７となる。このフロ
ーは、ステップ７のプロセッサモードをマイクロプロセ
ッサモードに切り替えるという処理が実施例２で説明し
た図２のフローと異なり、他のステップは同じである。
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサのメモリマップを示す図、図
７は、この発明に関わるマイクロプロセッサによる電子
回路の低消費電流駆動手段におけるマイクロプロセッサ
の動作を示すフローチャートである。図５に示したＲＯ
Ｍ２のメモリ上の内蔵ＲＯＭと同じアドレスのＲＯＭ２
の領域１９に内蔵ＲＯＭ１７と同じ内容のプログラムを
書き込んだ場合においては、実施例２におけるプロセッ
サモードをメモリ拡張モードの代わりにマイクロプロセ
ッサモードとしても同じ効果が得られる。その場合のマ
イクロプロセッサの動作フローは図７となる。このフロ
ーは、ステップ７のプロセッサモードをマイクロプロセ
ッサモードに切り替えるという処理が実施例２で説明し
た図２のフローと異なり、他のステップは同じである。
【００６４】実施例５．図２はこの発明に関わるマイク
ロプロセッサによる電子回路の低消費電流駆動手段にお
けるマイクロプロセッサの動作を示すフローチャート、
図８はこの発明に関わるマイクロプロセッサによる電子
回路の低消費電流駆動手段におけるマイクロプロセッサ
のメモリマップを示す図である。マイクロプロセッサの
実行するプログラムは階層構造となっており、メインプ
ログラムとそのメインプログラムが実行する複数のサブ
ルーチンから構成されている。このサブルーチンを、こ
のマイクロプロセッサを実装した装置が駆動する時の実
行される時間の長さで分類し、図８に示すように、実行
される時間が多いプログラムを内蔵ＲＯＭ１５、実行さ
れる時間が少ないプログラムをＲＯＭ２の外部ＲＯＭ１
６と割り当て、マイクロプロセッサにて図２のフローの
動作を行わせた場合、ＲＯＭ２が動作する時間が少なく
なるので、消費電流を更に少なくすることが可能とな
る。
ロプロセッサによる電子回路の低消費電流駆動手段にお
けるマイクロプロセッサの動作を示すフローチャート、
図８はこの発明に関わるマイクロプロセッサによる電子
回路の低消費電流駆動手段におけるマイクロプロセッサ
のメモリマップを示す図である。マイクロプロセッサの
実行するプログラムは階層構造となっており、メインプ
ログラムとそのメインプログラムが実行する複数のサブ
ルーチンから構成されている。このサブルーチンを、こ
のマイクロプロセッサを実装した装置が駆動する時の実
行される時間の長さで分類し、図８に示すように、実行
される時間が多いプログラムを内蔵ＲＯＭ１５、実行さ
れる時間が少ないプログラムをＲＯＭ２の外部ＲＯＭ１
６と割り当て、マイクロプロセッサにて図２のフローの
動作を行わせた場合、ＲＯＭ２が動作する時間が少なく
なるので、消費電流を更に少なくすることが可能とな
る。
【００６５】実施例６．図７は、この発明に関わるマイ
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサの動作を示すフローチャー
ト、図８は、この発明に関わるマイクロプロセッサによ
る電子回路の低消費電流駆動手段におけるマイクロプロ
セッサのメモリマップを示す図である。マイクロプロセ
ッサの実行するプログラムは階層構造となっており、メ
インプログラムとそのメインプログラムが実行する複数
のサブルーチンから構成されている。このサブルーチン
を、このマイクロプロセッサを実装した装置が駆動する
時の実行される時間の長さで分類し、図８に示すよう
に、実行される時間が多いプログラムを内蔵ＲＯＭ１
５、実行される時間が少ないプログラムをＲＯＭ２の外
部ＲＯＭ１６と割り当て、更に外部ＲＯＭ１９に内蔵Ｒ
ＯＭ１７と同じ内容のプログラムが書き込んだ場合にお
いては、マイクロプロセッサにて図７のフローの動作を
行わせた場合、ＲＯＭ２が動作する時間が少なくなるの
で、消費電流を更に少なくすることができる。
クロプロセッサによる電子回路の低消費電流駆動手段に
おけるマイクロプロセッサの動作を示すフローチャー
ト、図８は、この発明に関わるマイクロプロセッサによ
る電子回路の低消費電流駆動手段におけるマイクロプロ
セッサのメモリマップを示す図である。マイクロプロセ
ッサの実行するプログラムは階層構造となっており、メ
インプログラムとそのメインプログラムが実行する複数
のサブルーチンから構成されている。このサブルーチン
を、このマイクロプロセッサを実装した装置が駆動する
時の実行される時間の長さで分類し、図８に示すよう
に、実行される時間が多いプログラムを内蔵ＲＯＭ１
５、実行される時間が少ないプログラムをＲＯＭ２の外
部ＲＯＭ１６と割り当て、更に外部ＲＯＭ１９に内蔵Ｒ
ＯＭ１７と同じ内容のプログラムが書き込んだ場合にお
いては、マイクロプロセッサにて図７のフローの動作を
行わせた場合、ＲＯＭ２が動作する時間が少なくなるの
で、消費電流を更に少なくすることができる。
【００６６】以上のように、この発明の実施例によれ
ば、マイクロプロセッサのプロセッサモードをメモリ拡
張モードで使用する回路において、マイクロプロセッサ
の動作を必要としない場合には外部ＲＯＭの電源を切る
ようにした。更に、その時には、マイクロプロセッサの
プロセッサモードをメモリ拡張モードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることにより、マイクロプロセッサから
外部ＲＯＭへ電流が流れ込まないようにし、外部ＲＯＭ
を破壊すること無く回路の消費電流の少ない装置を得ら
れる効果がある。
ば、マイクロプロセッサのプロセッサモードをメモリ拡
張モードで使用する回路において、マイクロプロセッサ
の動作を必要としない場合には外部ＲＯＭの電源を切る
ようにした。更に、その時には、マイクロプロセッサの
プロセッサモードをメモリ拡張モードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることにより、マイクロプロセッサから
外部ＲＯＭへ電流が流れ込まないようにし、外部ＲＯＭ
を破壊すること無く回路の消費電流の少ない装置を得ら
れる効果がある。
【００６７】以上のように、マイクロプロセッサのプロ
セッサモードをメモリ拡張モードで動作させる回路にお
いて、マイクロプロセッサの内蔵ＲＯＭで動作する時に
は外部ＲＯＭの電源を切るようにした。更に、その時に
は、マイクロプロセッサのプロセッサモードをメモリ拡
張モードからシングルチップモードに切り替え、外部Ｒ
ＯＭと接続されているアドレスバス、チップイネーブル
を汎用入出力ポートにし、その汎用入出力ポートの出力
をＬＯＷにしてから外部ＲＯＭの電源を切ることによ
り、マイクロプロセッサから外部ＲＯＭへ電流が流れ込
まないようにし、外部ＲＯＭを破壊すること無く回路の
消費電流の少ない装置を得られる効果があった。
セッサモードをメモリ拡張モードで動作させる回路にお
いて、マイクロプロセッサの内蔵ＲＯＭで動作する時に
は外部ＲＯＭの電源を切るようにした。更に、その時に
は、マイクロプロセッサのプロセッサモードをメモリ拡
張モードからシングルチップモードに切り替え、外部Ｒ
ＯＭと接続されているアドレスバス、チップイネーブル
を汎用入出力ポートにし、その汎用入出力ポートの出力
をＬＯＷにしてから外部ＲＯＭの電源を切ることによ
り、マイクロプロセッサから外部ＲＯＭへ電流が流れ込
まないようにし、外部ＲＯＭを破壊すること無く回路の
消費電流の少ない装置を得られる効果があった。
【００６８】以上のように、マイクロプロセッサのプロ
セッサモードをマイクロプロセッサモードで動作する回
路において、マイクロプロセッサの内蔵ＲＯＭには、マ
イクロプロセッサの内蔵ＲＯＭと同じアドレスの外部Ｒ
ＯＭの内容のプログラムを格納し、回路がマイクロプロ
セッサの動作を必要としない場合には、マイクロプロセ
ッサのプロセッサモードをマイクロプロセッサモードか
らシングルチップモードに切り替え、外部ＲＯＭと接続
されているアドレスバス、チップイネーブルを汎用入出
力ポートにし、その汎用入出力ポートの出力をＬＯＷに
してから外部ＲＯＭの電源を切ることにより、マイクロ
プロセッサから外部ＲＯＭへ電流が流れ込まないように
し、外部ＲＯＭを破壊すること無く回路の消費電流の少
ない装置を得られる効果があった。
セッサモードをマイクロプロセッサモードで動作する回
路において、マイクロプロセッサの内蔵ＲＯＭには、マ
イクロプロセッサの内蔵ＲＯＭと同じアドレスの外部Ｒ
ＯＭの内容のプログラムを格納し、回路がマイクロプロ
セッサの動作を必要としない場合には、マイクロプロセ
ッサのプロセッサモードをマイクロプロセッサモードか
らシングルチップモードに切り替え、外部ＲＯＭと接続
されているアドレスバス、チップイネーブルを汎用入出
力ポートにし、その汎用入出力ポートの出力をＬＯＷに
してから外部ＲＯＭの電源を切ることにより、マイクロ
プロセッサから外部ＲＯＭへ電流が流れ込まないように
し、外部ＲＯＭを破壊すること無く回路の消費電流の少
ない装置を得られる効果があった。
【００６９】以上のように、マイクロプロセッサのプロ
セッサモードをマイクロプロセッサモードで動作させる
回路において、マイクロプロセッサの内蔵ＲＯＭには、
マイクロプロセッサの内蔵ＲＯＭと同じアドレスの外部
ＲＯＭの内容のプログラムを格納し、外部ＲＯＭの内蔵
ＲＯＭと同じアドレスのプログラムが動作する時には、
マイクロプロセッサのプロセッサモードをマイクロプロ
セッサモードからシングルチップモードに切り替え、外
部ＲＯＭと接続されているアドレスバス、チップイネー
ブルを汎用入出力ポートにし、その汎用入出力ポートの
出力をＬＯＷにしてから外部ＲＯＭの電源を切ることに
より、マイクロプロセッサから外部ＲＯＭへ電流が流れ
込まないようにし、外部ＲＯＭを破壊すること無く消費
電流の少ない装置を得られる効果がある。
セッサモードをマイクロプロセッサモードで動作させる
回路において、マイクロプロセッサの内蔵ＲＯＭには、
マイクロプロセッサの内蔵ＲＯＭと同じアドレスの外部
ＲＯＭの内容のプログラムを格納し、外部ＲＯＭの内蔵
ＲＯＭと同じアドレスのプログラムが動作する時には、
マイクロプロセッサのプロセッサモードをマイクロプロ
セッサモードからシングルチップモードに切り替え、外
部ＲＯＭと接続されているアドレスバス、チップイネー
ブルを汎用入出力ポートにし、その汎用入出力ポートの
出力をＬＯＷにしてから外部ＲＯＭの電源を切ることに
より、マイクロプロセッサから外部ＲＯＭへ電流が流れ
込まないようにし、外部ＲＯＭを破壊すること無く消費
電流の少ない装置を得られる効果がある。
【００７０】以上のように、マイクロプロセッサのプロ
セッサモードをメモリ拡張モードで動作させる回路にお
いて、マイクロプロセッサの内蔵ＲＯＭで動作する時に
は外部ＲＯＭの電源を切るようにした。また、その時に
は、マイクロプロセッサのプロセッサモードをメモリ拡
張モードからシングルチップモードに切り替え、外部Ｒ
ＯＭと接続されているアドレスバス、チップイネーブル
を汎用入出力ポートにし、その汎用入出力ポートの出力
をＬＯＷにしてから外部ＲＯＭの電源を切ることによ
り、マイクロプロセッサから外部ＲＯＭへ電流が流れ込
まないようにした。更にマイクロプロセッサ内蔵ＲＯＭ
と外部ＲＯＭに格納するプログラムを、プログラムの実
行時間の量により分類し、実行時間のかかるプログラム
を内蔵ＲＯＭ、実行時間のかからないプログラムを外部
ＲＯＭに割り当てることにより、外部ＲＯＭが動作する
時間を少なくし、消費電流の少ない装置を得られる効果
がある。
セッサモードをメモリ拡張モードで動作させる回路にお
いて、マイクロプロセッサの内蔵ＲＯＭで動作する時に
は外部ＲＯＭの電源を切るようにした。また、その時に
は、マイクロプロセッサのプロセッサモードをメモリ拡
張モードからシングルチップモードに切り替え、外部Ｒ
ＯＭと接続されているアドレスバス、チップイネーブル
を汎用入出力ポートにし、その汎用入出力ポートの出力
をＬＯＷにしてから外部ＲＯＭの電源を切ることによ
り、マイクロプロセッサから外部ＲＯＭへ電流が流れ込
まないようにした。更にマイクロプロセッサ内蔵ＲＯＭ
と外部ＲＯＭに格納するプログラムを、プログラムの実
行時間の量により分類し、実行時間のかかるプログラム
を内蔵ＲＯＭ、実行時間のかからないプログラムを外部
ＲＯＭに割り当てることにより、外部ＲＯＭが動作する
時間を少なくし、消費電流の少ない装置を得られる効果
がある。
【００７１】以上のように、マイクロプロセッサのプロ
セッサモードをマイクロプロセッサモードで動作させる
回路において、マイクロプロセッサの内蔵ＲＯＭには、
マイクロプロセッサの内蔵ＲＯＭと同じアドレスの外部
ＲＯＭの内容のプログラムを格納し、外部ＲＯＭのマイ
クロプロセッサの内蔵ＲＯＭと同じアドレスのプログラ
ムが動作する時には、マイクロプロセッサのプロセッサ
モードを、マイクロプロセッサモードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることにより、マイクロプロセッサから
外部ＲＯＭへ電流が流れ込まないようにし、消費電流を
少なくした。更に、外部ＲＯＭのマイクロプロセッサの
内蔵ＲＯＭと同じアドレスと異なるアドレスとに格納す
るプログラムを、プログラムの実行時間の量により分類
し、実行時間のかかるプログラムを内蔵ＲＯＭと同じア
ドレスに、実行時間のかからないプログラムを内蔵ＲＯ
Ｍと異なるアドレスに格納することにより、外部ＲＯＭ
のアドレスのプログラムが動作する時間を少なくし、消
費電流の少ない装置を得られる効果があった。
セッサモードをマイクロプロセッサモードで動作させる
回路において、マイクロプロセッサの内蔵ＲＯＭには、
マイクロプロセッサの内蔵ＲＯＭと同じアドレスの外部
ＲＯＭの内容のプログラムを格納し、外部ＲＯＭのマイ
クロプロセッサの内蔵ＲＯＭと同じアドレスのプログラ
ムが動作する時には、マイクロプロセッサのプロセッサ
モードを、マイクロプロセッサモードからシングルチッ
プモードに切り替え、外部ＲＯＭと接続されているアド
レスバス、チップイネーブルを汎用入出力ポートにし、
その汎用入出力ポートの出力をＬＯＷにしてから外部Ｒ
ＯＭの電源を切ることにより、マイクロプロセッサから
外部ＲＯＭへ電流が流れ込まないようにし、消費電流を
少なくした。更に、外部ＲＯＭのマイクロプロセッサの
内蔵ＲＯＭと同じアドレスと異なるアドレスとに格納す
るプログラムを、プログラムの実行時間の量により分類
し、実行時間のかかるプログラムを内蔵ＲＯＭと同じア
ドレスに、実行時間のかからないプログラムを内蔵ＲＯ
Ｍと異なるアドレスに格納することにより、外部ＲＯＭ
のアドレスのプログラムが動作する時間を少なくし、消
費電流の少ない装置を得られる効果があった。
【００７２】
【発明の効果】第１の発明によれば、電源の電力消費を
適切に減少することができる電子回路を得ることをでき
る。
適切に減少することができる電子回路を得ることをでき
る。
【００７３】第２の発明によれば、電源の電力消費を更
に適切に減少することができる電子回路を得ることがで
きる。
に適切に減少することができる電子回路を得ることがで
きる。
【００７４】第３の発明によれば、電源の電力消費を一
層適切に減少することができる電子回路を得ることがで
きる。
層適切に減少することができる電子回路を得ることがで
きる。
【００７５】第４の発明によれば、電源の電力消費を減
少するためのモード切替えを的確に行うことができる電
子回路を得ることができる。
少するためのモード切替えを的確に行うことができる電
子回路を得ることができる。
【００７６】第５の発明によれば、電源の電力消費を減
少するためのモード切替えを更に的確に行うことができ
る電子回路を得ることができる。
少するためのモード切替えを更に的確に行うことができ
る電子回路を得ることができる。
【００７７】第６の発明によれば、電源の電力消費を減
少するためのモード切替えを一層的確に行うことができ
る電子回路を得ることができる。
少するためのモード切替えを一層的確に行うことができ
る電子回路を得ることができる。
【００７８】第７の発明によれば、第２のＲＯＭすなわ
ち外部ＲＯＭが動作する時間を的確に減少し、消費電力
の少ない電子回路を得ることができる。
ち外部ＲＯＭが動作する時間を的確に減少し、消費電力
の少ない電子回路を得ることができる。
【００７９】第８の発明によれば、第２のＲＯＭすなわ
ち外部ＲＯＭが動作する時間を更に的確に減少し、消費
電力の少ない電子回路を得ることができる。
ち外部ＲＯＭが動作する時間を更に的確に減少し、消費
電力の少ない電子回路を得ることができる。
【００８０】第９の発明によれば、第２のＲＯＭすなわ
ち外部ＲＯＭが動作する時間を一層的確に減少し、消費
電力の少ない電子回路を得ることができる。
ち外部ＲＯＭが動作する時間を一層的確に減少し、消費
電力の少ない電子回路を得ることができる。
【図１】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
のプログラムのフローチャートである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
のプログラムのフローチャートである。
【図２】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
【図３】マイクロプロセッサのメモリマップである。
【図４】ＲＯＭを使用しない時にはマイクロプロセッサ
がＲＯＭの電源を切る機能を備えた電子回路のブロック
図である。
がＲＯＭの電源を切る機能を備えた電子回路のブロック
図である。
【図５】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のメモリマップである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のメモリマップである。
【図６】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
【図７】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のプログラムのフローチャートである。
【図８】この発明に関わるマイクロプロセッサによる電
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のメモリマップである。
子回路の低消費電流駆動手段によるマイクロプロセッサ
の別のメモリマップである。
【図９】本発明に関わるマイクロプロセッサによる電子
回路の低消費電流駆動手段によるマイクロプロセッサの
別のメモリマップである。
回路の低消費電流駆動手段によるマイクロプロセッサの
別のメモリマップである。
【図１０】従来使用している、マイクロプロセッサとＲ
ＯＭを使用しその電源として電池を使用する電子回路の
ブロック図である。
ＯＭを使用しその電源として電池を使用する電子回路の
ブロック図である。
【図１１】マイクロプロセッサとＲＯＭの消費電流を示
す図である。
す図である。
１ 第１のＲＯＭを構成する内蔵ＲＯＭを内部に有する
マイクロプロセッサ ２ 第２のＲＯＭを構成する外部ＲＯＭ ３ 電池 ４ レギュレータ ５ａ、５ｂ 電源 ６ レギュレータＩＣ ７ａ、７ｂ 電源 ８ アドレスバス ９ チップイネーブル信号 １０ データバス １１ 制御線 １２ スイッチ １３ 割り込みポート １４ ＳＦＲ領域 １５ 内蔵ＲＡＭ １６ 未使用領域 １７ 内蔵ＲＯＭ １８ 外部ＲＯＭ １９ 内蔵ＲＯＭと同じアドレスのＲＯＭ２の領域
マイクロプロセッサ ２ 第２のＲＯＭを構成する外部ＲＯＭ ３ 電池 ４ レギュレータ ５ａ、５ｂ 電源 ６ レギュレータＩＣ ７ａ、７ｂ 電源 ８ アドレスバス ９ チップイネーブル信号 １０ データバス １１ 制御線 １２ スイッチ １３ 割り込みポート １４ ＳＦＲ領域 １５ 内蔵ＲＡＭ １６ 未使用領域 １７ 内蔵ＲＯＭ １８ 外部ＲＯＭ １９ 内蔵ＲＯＭと同じアドレスのＲＯＭ２の領域
Claims (9)
- 【請求項１】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、そのストップモードへの移行
に際して、プロセッサモードを第２のＲＯＭが少なくと
も使用されるモードから第１のＲＯＭのみが使用される
モードに切替えることを特徴とする電子回路。 - 【請求項２】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、そのストップモードへの移行
に際して、プロセッサモードを前記第１および第２のＲ
ＯＭが使用されるメモリ拡張モードから第１のＲＯＭが
使用されるシングルチップモードに切替えることを特徴
とする電子回路。 - 【請求項３】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、そのストップモードへの移行
に際して、プロセッサモードを前記第２のＲＯＭが使用
されるマイクロプロセッサモードから第１のＲＯＭが使
用されるシングルチップモードに切替えることを特徴と
する電子回路。 - 【請求項４】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を第２のＲＯＭが少なくとも使用されるモードと第１の
ＲＯＭのみが使用されるモードとの間で切替えを行うこ
とを特徴とする電子回路。 - 【請求項５】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を第１および第２のＲＯＭが使用されるメモリ拡張モー
ドから第１のＲＯＭが使用されるシングルチップモード
に切替えることを特徴とする電子回路。 - 【請求項６】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を第２のＲＯＭが使用されるマイクロプロセッサモード
から第１のＲＯＭが使用されるシングルチップモードに
切替えることを特徴とする電子回路。 - 【請求項７】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を少なくとも第２のＲＯＭが使用されるモードと第１の
ＲＯＭのみが使用されるモードとの切替えを行うととも
に、プログラムの個々のブロックが実行される時間の量
により、それぞれのブロックを第１のＲＯＭと第２のＲ
ＯＭとに分けて割り当てることを特徴とする電子回路。 - 【請求項８】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を第１および第２のＲＯＭが使用されるメモリ拡張モー
ドモードと第１のＲＯＭが使用されるシングルチップモ
ードモードとの切替えを行うとともに、プログラムの個
々のブロックが実行される時間の量により、それぞれの
ブロックを第１のＲＯＭと第２のＲＯＭとに分けて割り
当てることを特徴とする電子回路。 - 【請求項９】 第１のＲＯＭを有するマイクロプロセッ
サと、このマイクロプロセッサに接続された第２のＲＯ
Ｍと、電子回路を駆動する電源を切る手段とを備え、前
記マイクロプロセッサは、その動作するプログラムのア
ドレスが第１のＲＯＭまたは第２のＲＯＭにそれぞれ替
わるときに、この切替えに応じてそのプロセッサモード
を第２のＲＯＭが使用されるマイクロプロセッサモード
と第１のＲＯＭが使用されるシングルチップモードとの
切替えを行うとともに、プログラムの個々のブロックが
実行される時間の量により、それぞれのブロックを第１
のＲＯＭと第２のＲＯＭとに分けて割り当てることを特
徴とする電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220316A JPH0883137A (ja) | 1994-09-14 | 1994-09-14 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220316A JPH0883137A (ja) | 1994-09-14 | 1994-09-14 | 電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883137A true JPH0883137A (ja) | 1996-03-26 |
Family
ID=16749237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6220316A Pending JPH0883137A (ja) | 1994-09-14 | 1994-09-14 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883137A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213137A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | 電子制御装置 |
| JP2008123410A (ja) * | 2006-11-15 | 2008-05-29 | Yamaha Corp | デジタル信号処理装置 |
| JP2010256979A (ja) * | 2009-04-21 | 2010-11-11 | Denso Corp | 電源制御装置 |
-
1994
- 1994-09-14 JP JP6220316A patent/JPH0883137A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213137A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | 電子制御装置 |
| JP2008123410A (ja) * | 2006-11-15 | 2008-05-29 | Yamaha Corp | デジタル信号処理装置 |
| JP2010256979A (ja) * | 2009-04-21 | 2010-11-11 | Denso Corp | 電源制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100490576B1 (ko) | 반도체 집적 회로 장치, 반도체 장치 및 그것을 포함하는 전자기기 | |
| EP1645940A2 (en) | Integrated circuit device | |
| JPH08314587A (ja) | 省電力電源回路 | |
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| JPH03231320A (ja) | マイクロコンピュータシステム | |
| SE516923C2 (sv) | En och samma skärm drivs i två moder,som inte kan användas samtidigt | |
| JPH0883137A (ja) | 電子回路 | |
| KR100475267B1 (ko) | 메모리및마이컴 | |
| JPH10149237A (ja) | 半導体回路 | |
| JPS62145458A (ja) | マイクロコンピユ−タ | |
| JPH01292416A (ja) | プロセッサの消費電力低減方式 | |
| JP2000105639A (ja) | 省電力化回路 | |
| JP3000965B2 (ja) | データ処理装置 | |
| JPH08249083A (ja) | 電子機器 | |
| JP2000010783A (ja) | 電子機器のプログラム制御方法 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JP2003044356A (ja) | メモリマッピング方式 | |
| JPH07105174A (ja) | １チップマイクロコンピュータ | |
| JP2002244761A (ja) | 半導体集積回路 | |
| JPH11327705A (ja) | 情報処理装置 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| JPH0816275A (ja) | 省電力型計算機 | |
| JPS61150020A (ja) | 携帯型入出力装置 | |
| KR950003133B1 (ko) | 확장 유닛 접속시의 메모리 리플레시 제어 시스템 | |
| JPH1047151A (ja) | 自動車用電子制御装置 |