JP2002244761A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 プロセッサ、メモリ、周辺回路等の機能単位
を備えた半導体集積回路（システムＬＳＩ）の省電力化
に関し、プロセッサの負荷を軽減し、機能単位毎の木目
細かな電力制御を行なうことを課題とする。 【解決手段】 アドレスデコーダ１７１は、内部バス２
０からのアドレスを解析し、機能単位を選択する選択信
号３１〜３６を出力し、電力制御レジスタ１７２は、機
能単位毎に動作モード指定と監視信号指定を記憶し、組
合せ回路１７３は、選択された機能単位が停止状態のと
きにウェイト信号２３を出力し、更に、各機能単位の動
作状態信号５１を生成し、状態レジスタ１７４はこれを
記憶し、電力制御信号４１〜４６として出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プロセッサ、メ
モリ、周辺回路を備えた半導体集積回路（システムＬＳ
Ｉ）の省電力化に関する。

【０００２】

【従来の技術】半導体製造技術の進化に連れて、マイク
ロプロセッサ、ＲＯＭ（読み出し専用メモリ）、ＲＡＭ
（読み書き可能メモリ）、ＤＭＡＣ（ダイレクト・メモ
リ・アクセス・コントローラ）、タイマや通信回路など
の周辺回路を１チップ上に搭載した半導体集積回路（シ
ステムＬＳＩと呼ばれる）が提供されるようになってき
た。特に、携帯電話や携帯パソコンなどの需要増加が顕
著であり、これら機器の継続使用時間を長くするため
に、使用しない時にシステムＬＳＩ全体のクロックや電
源を停止させる方法が従来から行われてきたが、機器の
使用可能な時間を延ばすため、更なる省電力化が求めら
れている。消費電力には、動作時の動作電圧、状態変化
数（各機能単位の回路量と動作周波数の積の総和）、負
荷容量、及び非動作時の漏れ電流が関与し、これらをき
め細く制御することによって、一層の消費電力を低減す
ることが可能であり、従来から幾つかの技術が公開され
ている。

【０００３】図１０は、半導体集積回路の電力制御用に
レジスタを用いた従来例の構成図である。図中、１はプ
ロセッサ、２はプロセッサバス、３はレジスタ、４−１
〜４−３はクロックゲート、５−１〜５−３は周辺回
路、６はクロック、７−１〜７−３はレジスタ３に格納
されたフラグである。複数の周辺回路５−１〜５−３を
搭載し、各周辺回路に対応させたレジスタのフラグ−１
〜７−３からなるレジスタ３を備える。周辺回路５−２
を例に説明すると、レジスタ３はプロセッサ１からの指
定で設定され、フラグ７−２が０になるとクロックゲー
ト４−２はクロック供給を停止し、周辺回路７−２は動
作を停止し、消費電力を低減する。

【０００４】また、特開平９−６２４１８は、マイクロ
プロセッサ自身の各機能単位の消費電力低減を目的とし
たもので、同様の指定レジスタを備え、ソフトウェア制
御により機能単位の電源停止またはクロックを制御して
消費電力低減を狙ったものである。

【０００５】また、特開平１１−１６１４９２は、複数
のメモリバンクを持たせ、使用頻度について高頻度プロ
グラムと低頻度プログラムを互いに異なるバンクに格納
させ、通常時は高頻度側のバンクがアクセスされること
によって消費電力低減を狙いとする。

【０００６】また、特開平４−２８４５５１は、プログ
ラムを圧縮して格納し、必要ＲＯＭ容量の削減を狙いと
した。

【０００７】

【発明が解決しようとする課題】従来例のような半導体
集積回路では、電力制御用にレジスタを使用し、電力制
御をソフトウェアによる制御に依存するため、プロセッ
サ負荷が増大する問題点があった。

【０００８】また、プロセッサ全体を停止させることが
できない問題点があった。

【０００９】また、プログラムを圧縮してメモリに格納
する場合、そのメモリ自身の大きさに依存した漏れ電流
を抑制することができない問題点があった。

【００１０】また、電力制御をクロックまたは電源のオ
ン／オフで実施するので、機能単位全体の制御となり、
きめ細かな電力制御ができない問題点があった。

【００１１】この発明は上記のような問題点を解決する
ためになされたもので、消費電力の小さい半導体集積回
路を得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る半導体集
積回路は、内部バスを介してアクセスされる複数の機能
単位を有し、それらの複数の機能単位についての電力を
制御する電力制御信号を生成する電力制御回路を有する
半導体集積回路であって、電力制御回路は以下の要素を
有することを特徴とする。 （１）内部バスからアドレスを取得し、取得したアドレ
スを解析し、アクセスされる機能単位を選択する選択信
号を出力するアドレスデコーダ、（２）内部バスから、
機能単位毎に、動作モードを指定する動作モード指定
と、外部から入力される外部入力信号に照らして起動の
要否を特定させる監視信号指定とを取得し、取得した動
作モード指定と監視信号指定とを記憶する電力制御レジ
スタ、（３）上記選択信号により選択された機能単位が
停止状態の場合に、ウェイト信号を出力し、更に、上記
選択信号と、上記電力制御信号と、上記動作モード指定
と、上記監視信号指定と、外部から入力した外部入力信
号とに基づいて、各機能単位の動作状態を特定する動作
状態信号を生成する組合せ回路、（４）生成された動作
状態信号をクロックに従ってセットし、セットした信号
を電力制御信号として出力する状態レジスタ。

【００１３】上記複数の機能単位は、プロセッサ、ＤＭ
ＡＣ（ダイレクト・メモリ・アクセス・コントロー
ラ）、メモリ及び周辺回路のうち少なくとも一つを含む
ことを特徴とする。

【００１４】上記機能単位は、機能単位自身の動作の継
続を要求する継続要求信号を出力し、上記電力制御回路
は、上記継続要求信号に対応した機能単位の電力制御信
号を有効にすることを特徴とする。

【００１５】上記機能単位は、タイマ回路を備え、動作
完了後に所定時間の経過を待って継続信号を無意状態に
することを特徴とする。

【００１６】上記半導体集積回路は、複数の機能単位へ
まとめてクロックを供給するクロックドライバを備え、
クロック供給先に接続される機能単位の全てが動作停止
状態であるときに、クロック供給を停止することを特徴
とする。

【００１７】また、複数の機能単位は、使用頻度の低い
プログラム及び圧縮形式のデータを記憶する圧縮形メモ
リと、非圧縮形式のデータを記憶する非圧縮形メモリと
を含むことを特徴とする。

【００１８】上記圧縮形メモリは、データの圧縮処理を
行う圧縮処理プログラムを記憶し、上記非圧縮形メモリ
は、圧縮形式のデータの復元処理を行う復元プログラム
を、非圧縮形式で記憶することを特徴とする。

【００１９】上記電力制御信号は、機能単位へ複数の電
力レベルを指示する複数の信号からなることを特徴とす
る。

【００２０】上記電力制御信号の電力レベルに対応し
て、機能単位はクロックのみを停止し、あるいは、クロ
ックと電源供給とを停止することを特徴とする。

【００２１】上記機能単位は、複数のブロックに分割さ
れ、上記電力制御信号の電力レベルに対応して、上記機
能単位はブロック毎の電力制御を行うことを特徴とす
る。

【００２２】

【発明の実施の形態】実施の形態１．図１は、実施の形
態１における半導体集積回路（システムＬＳＩ）の構成
図である。図中、１１はプロセッサ、１２はＤＭＡＣ
（ダイレクト・メモリ・アクセス・コントローラ）、１
３はメモリＡ、１４はメモリＢ、１５は周辺回路Ａ、１
６は周辺回路Ｂ、１７は電力制御回路、２０は内部バ
ス、２１はクロック線、２２は外部入力信号、２３はウ
ェイト信号、３１〜３６は選択信号、４１〜４６は電力
制御信号である。

【００２３】図２は、電力制御回路１７の構成図であ
る。図中、１７１はアドレスデコーダ、１７２は電力制
御レジスタ、１７３は組合せ回路、１７４は状態レジス
タである。

【００２４】図３は、電力制御レジスタ１７２に機能単
位対応に格納されるデータの例を示す構成図である。図
中、１０１はビット３〜０の動作モード指定、１０２は
ビット７〜４の監視信号指定である。

【００２５】次に動作について説明する。電力制御回路
１７はシステムＬＳＩ全体の電力制御を司る働きを持
ち、各機能単位（プロセッサ１１、ＤＭＡＣ１２、メモ
リＡ１３、メモリＢ１４、周辺回路Ａ１５、周辺回路Ｂ
１６）の動作状態に対応して電力制御信号４１〜４６を
出力する。例えば、プロセッサ１１が動作せず停止して
いる期間、電力制御回路１７は電力制御信号４１への出
力を無意状態（動作を停止し電力を低減することを指示
する状態）とし、プロセッサ１１は電力制御信号４１の
状態から自身のクロックを停止状態とする。クロック停
止時は僅かの漏れ電流が流れるが、動作時に比べ１桁以
上の電力低減が可能になる。その他の機能ブロックにつ
いても同様に、電力制御回路１７は電力制御信号４２〜
４６への出力を無意状態とし、各機能単位は自身のクロ
ックを停止することによって、電力の浪費を削減でき
る。

【００２６】電力制御回路１７のアドレスデコーダ１７
１は内部バス２０のアドレスをデコードし、アクセス対
応の機能単位を選択し、選択信号３１〜３７を出力す
る。

【００２７】選択信号３７が有効なときには、電力制御
レジスタ１７２が選択され、電力制御レジスタ１７２は
内部バス２０のデータを取り込む。電力制御レジスタ１
７２の動作モード１０１は、例えば、機能単位が常時停
止、常時動作、選択信号が有効なときに動作、或いは他
の機能単位が選択されるまで動作などの指示を組合せ回
路１７３へ提供する。監視信号指定１０２は、複数の外
部入力信号２２から機能単位の動作を起動するものを選
択する指示を組合せ回路１７３へ提供する。

【００２８】ここで、電力制御レジスタについて詳説す
る。電力制御レジスタ１７２は、プロセッサ１１からの
アクセスによって電源投入後などの初期化段階で、ＬＳ
Ｉ全体の動作モードと各機能単位対応の動作モードを格
納する。動作モードは、例えば、プロセッサ１１とＤＭ
ＡＣ１２が停止するスリープモード、プロセッサ１１の
みが停止するスタンバイモード、周辺回路も停止するデ
ィープスリープモードがある。全体の動作モードは、プ
ロセッサ１１によってアプリケーション状況に従い、随
時変更される。例えば、ＤＭＡＣ１２対応の動作モード
の設定にスリープモードに対応するビットを有意にして
書き込みを行うことによって、プロセッサ１１が全体の
動作モードをスリープモードに設定したとき、組合せ回
路１７３は動作状態信号５２を無意にし、ＤＭＡＣ１２
を停止状態に移行させることができる。移行後は、外部
入力信号２２の中で選択された信号が有意になったとき
に、組合せ回路１７３はＤＭＡＣ１２を動作状態に移行
させる働きがある。

【００２９】組合せ回路１７３は、選択信号３１〜３
７、及び電力制御信号４１〜４６の入力を受け、電力制
御レジスタ１７２の出力に基づいて、電力制御信号４１
〜４６に対応した動作状態信号５１〜５６を状態レジス
タ１７４へ出力する。また、組合せ回路１７３は、選択
された機能単位が停止状態の時にウェイト信号２３を出
力する。

【００３０】ここで、組合せ回路１７３について詳説す
る。組合せ回路１７３は、機能単位毎の動作状態に基づ
き、各機能単位の動作状態の変更とプロセッサからのア
クセス待ち制御を行う働きがある。図４は、組合せ回路
の構成例の一部を示す図である。図中、２０１，２０５
は論理積演算を行うＡＮＤ回路、２０２，２０４は論理
和演算を行うＯＲ回路、２０６〜２０８はフリップフロ
ップ、２０９，２１０はＡＮＤ−ＯＲ回路である。な
お、ＯＲ回路２０２以外は周辺回路Ａ１５に対応した回
路を示し、他の機能単位に対応した回路は省略する。

【００３１】まず、機能単位毎の動作状態に基づき、各
機能単位の動作状態を変更する動作について説明する。
選択信号３５が有意になると、ＯＲ回路２０４が動作状
態信号５５を有意（動作状態）にする。また、ＡＮＤ−
ＯＲ回路２１０は、電力制御レジスタ１７２から入力さ
れる監視信号指定８５によって有効／無効が指定され、
外部入力信号２２から選択された信号が有意になったと
きに出力２１３が有意になり、動作状態信号５５が有意
となる。外部入力信号２２は、例えば、通信信号の到
着、人による操作信号などがある。このように、電力制
御回路１７が外部入力信号２２から任意に機能単位を起
動することができるので、プロセッサ１１を起動し、機
能単位を指定して起動させることによる消費電力を削減
できる効果がある。

【００３２】また、電力制御レジスタ１７２から入力さ
れる全体動作モード指定７０と周辺回路Ａ１５対応の動
作モード指定７５を比較し、一致したときにＡＮＤ−Ｏ
Ｒ回路２１２は出力を有意にすることによって、動作状
態信号５５を無意（停止状態）にする。言い換えれば、
動作状態が一致しない間は、電力制御信号４５が有意状
態を維持することができ、動作状態が一致したときに停
止状態へ移行するように作用する。

【００３３】動作状態信号５５は、状態レジスタ１７４
によりクロック２１のエッジでセットされ、電力制御信
号４５として入力に回り、フリップフロップ２０６に取
り込まれ、順次クロック２１のエッジでフリップフロッ
プ２０７〜２０８へと順次伝播され、遅延状態信号２４
５を出力する。これらフリップフロップは、機能単位の
動作遅延に対応したもので、周辺回路Ａ１５が無意状態
から有意状態へ遷移したときに、電源投入から安定する
までの遅れを計算した段数が設けられる。

【００３４】このように、プロセッサ１１が電力制御レ
ジスタ１７２へ全体動作モードを設定することにより、
動作モードが適合する機能単位を停止状態へ移行させる
ことができるので、プロセッサ１１が全ての機能単位対
応に動作状態を制御する時間を削減できる効果がある。

【００３５】次に、プロセッサからのアクセス待ち制御
の動作について説明する。遅延状態信号２４５が無意
（停止状態）を示すときは、ＡＮＤ回路２０１の動作を
有効にし、選択信号３５が有意になれば、ウェイト信号
２３が出力され、プロセッサ１１は待ち動作に入る。フ
リップフロップ２０６〜２０８は、電力制御信号４５が
有効になってから周辺回路Ａ１５が動作可能になるまで
プロセッサ１１を待たせる働きがある。

【００３６】なお、ＡＮＤ−ＯＲ回路２１０及び２１２
は、優先度付きの大小比較手段であってもよく、所定の
動作モードに移行するまで現在の状態を保持することが
できる。

【００３７】状態レジスタ１７４はクロック２１に同期
して組合せ回路１７３の出力を取り込み、電力制御信号
４１〜４６を出力する。

【００３８】このように電力制御レジスタ１７２は機能
単位対応に動作モードと外部入力の指示情報を格納する
ことにより、木目細かく電力を制御することができる。
また、外部入力信号２２を監視して機能単位を起動でき
るので、プロセッサ１１を停止させることができる。

【００３９】ここで、周辺回路Ａ１５が停止状態のとき
にプロセッサ１１がアクセスした時の動作例について説
明する。電力制御回路１７のアドレスデコーダ１７１は
選択信号３５を有意にし、組合せ回路１７３は選択信号
３５に対応する電力制御信号４５の状態は無意（停止状
態）であるので、ウェイト信号２３を有意にする。プロ
セッサ１１はウェイト信号２３を受けて待ち状態にな
る。このとき、組合せ回路１７３は選択信号３５を受け
て、状態レジスタ１７４の対応するビットをセットさせ
ることにより、電力制御信号４５を有意となる。この有
意を受けて、組合せ回路１７３はウェイト信号２３を無
意状態にし、プロセッサ１１はウェイト状態を解除しア
クセス動作を実施する。以上は周辺回路Ａ１５について
示したが、その他の機能単位でも同様に動作することは
いうまでもない。このように、停止状態の機能単位への
アクセスがあっても僅かの待ち時間でプロセッサの処理
を遂行することができる。

【００４０】以上説明したように、電力制御回路によっ
て、プロセッサによるソフトウェア制御に限らず、各機
能単位の動作状態と外部入力信号に従い、各機能単位の
電力を制御することができるので、消費電力を削減でき
る効果がある。

【００４１】実施の形態２．図５は、周辺回路Ａ１５の
第一の例を示す構成図である。図中、６５は継続要求信
号、１５１はクロックドライバ、１５２は周辺回路Ａの
主たる機能となる送信回路、１５３はカウントダウン型
のタイマ回路、１５４は通信データ線である。図１〜図
３と同一符号は、同一手段或いは信号を示す。

【００４２】継続要求信号６５は、図１及び図２示した
電力制御回路１７の組合せ回路１７３に接続され、有意
の時に動作状態信号５５の有意状態を継続することを要
求する信号である。送信回路１５２は選択信号３５が有
意となったときに、内部バス２０からアドレス線、デー
タ線を受取り、内部レジスタに一時記憶して、その後、
通信データ線１５４にて外部へデータを送出する。タイ
マ回路１５３は選択信号３５によって起動され、継続要
求信号６５を有意にし、タイマ回路１５３はアンダーフ
ローが発生したときに継続信号６５を無意状態に遷移さ
せる。

【００４３】以上説明したように、機能単位から電力制
御回路へ継続要求を送ることによって、動作終了を機能
単位の動作に従い制御できるので、プロセッサのソフト
ウェアによる制御に比べ、無駄の無い電力制御が可能に
なる効果が得られる。

【００４４】実施の形態３．図６は、電力制御回路の一
部にクロックの分割供給を追加した構成図である。図
中、１７５は組合せ回路１７３の出力信号５１〜５６を
入力とするＯＲ回路、１７６はＯＲ回路１７５の出力を
保持するクロック制御レジスタ、１８１〜１８４はクロ
ックドライバ、２１−１〜２１−４はクロック線であ
る。ＯＲ回路１７５はクロックドライバ１８２〜１８４
をゲートする信号の元を合成し、クロック制御レジスタ
１７６により状態レジスタ１７４と同じタイミングに合
せて、クロックドライバ１８２〜１８４のゲート信号を
出力する。

【００４５】例えば、クロック線２１−２は図１に示し
たプロセッサ１１とメモリＡ１３へ接続され、クロック
線２１−３はＤＭＡＣ１２と周辺回路Ａ１５へ接続さ
れ、クロック線２１−４は図１に示したメモリ１４と周
辺回路Ｂ１６に接続される。この例ではＯＲ回路１７５
は３個の２入力ＯＲ素子から構成され、出力信号５１と
５３を入力とするＯＲ素子（プロセッサ１１とメモリＡ
１３に対応）、出力信号５２と５５を入力とするＯＲ素
子（ＤＭＡＣ１２と周辺回路Ａ１５に対応）、出力信号
５４と５６を入力とするＯＲ素子（メモリＢ１４と周辺
回路Ｂ１６に対応）となる。以上の例ではクロック線２
１−２〜２１−４に接続される機能単位は２つである
が、実際は４〜８程度になるため、クロック線の負荷容
量が多く、各機能単位内のクロックレシーバ動作による
消費電力も大きい。

【００４６】以上説明したように、クロック線を分割し
てクロックを供給することによって、機能単位の状態に
よって分割した単位でクロックを停止できるので、クロ
ック系の消費電力を低減できる効果がある。

【００４７】実施の形態４．図７は、メモリＡ１３とメ
モリＢ１４の記憶内容を示す構成図である。図中、１３
１はＯＳ（オペレーティングシステム）、１３２はアプ
リケーションプログラム、１３３は圧縮されたプログラ
ムを元の実行可能なコードへ復元する復元プログラム、
１３４は作業領域、１４１はプログラム及びデータを圧
縮する圧縮プログラム、１４２は診断プログラム、１４
３は日報などの蓄積データである。

【００４８】メモリ１３Ａにはよく使用されるプログラ
ム及びデータを記憶させ、メモリ１３Ｂには殆ど使用さ
れないプログラム及びデータを記憶させる。通常、プロ
セッサ１１はメモリＡ１３からＯＳ１３１及びアプリケ
ーションプログラム１３２を読み取り処理を遂行する。
処理にあたっては作業領域１３４を使用する。

【００４９】一方、診断プログラム１４２はシステムＬ
ＳＩ組込み装置の電源投入後など限られた時にのみ使用
される。また、日報などの蓄積データ１４３は１日に２
回程度しかアクセスされない。圧縮プログラム１４１
は、例えばメモリＢ１４のように殆ど使用されないプロ
グラム及びデータを記憶する時に圧縮して記憶サイズを
小さくするために使用される。圧縮プログラムも圧縮形
で記憶しているので、メモリＡ１３の復元プログラム１
３３をプロセッサ１１が実行して、圧縮プログラム１４
１をメモリＡ１３の作業領域１３４にプロセッサ１１が
実行できる形式に復元してから実行する。

【００５０】以上説明したように、よく使用されるプロ
グラム及びデータを記憶する非圧縮形メモリと殆ど使用
されないプログラム及びデータを圧縮した形式で記憶す
る圧縮形メモリに分けることによって、圧縮形メモリを
殆ど停止状態にすることができ、また必要なメモリサイ
ズを縮小することができるので、省電力化に効果があ
る。

【００５１】実施の形態５．図８は、周辺回路Ａ１５の
第二の例を示す構成図である。図中、４５−１及び４５
−２は電力制御信号、１５５及び１５６はスイッチであ
る。図２及び図４に示した電力制御信号４５を２本の電
力制御信号４５−１及び４５−２で構成し、電力レベル
を指定する。スイッチ１５５及び１５６は例えば半導体
ＭＯＳトランジスタを使用し、回路とグランド（アー
ス）間に挿入され、電力制御信号４５−２が無意のとき
に電源供給を停止させる働きをもつ。

【００５２】送信回路１５２が動作状態のときは電力制
御信号４５−１及び４５−２は共に有意である。電力制
御信号４５−１を無意にすることでクロックドライバ１
５１が出力を停止し、送信回路１５２の消費電力は低減
されるが、クロック停止では削除できない漏れ電流が流
れる。次に、電力制御信号４５−２を無意にしてスイッ
チ１５５をオフさせ、漏れ電流をカットする。周辺回路
Ａ１５が動作時に流れる電流は漏れ電流に比べ１桁以上
の規模になるので、スイッチの能力が不足な場合複数個
設ける必要がある。この例では、送信回路１５２とタイ
マ回路１５３に各々設けている。クロック停止の電力レ
ベルでは１クロック以内で動作可能になることができ
る。スイッチを用いた電源供給停止の電力レベルでは１
０クロック以上の遅れが必要であるが、消費電力を殆ど
無くすことができる。

【００５３】電力制御信号４５は、２本の４５−１及び
４５−２の別々の信号であり、組合せ回路１７３が出力
する動作状態信号５５も５５−１と５５−２の２本に分
けられる。クロックの停止からの復帰時間に比べ、電源
オフからの復帰時間は長いため、短時間の停止を行うと
きはクロックのみを停止させ、長時間停止させるときは
電源オフを行い、クロック停止を超えた省電力を達成す
ることができる。このために、複数の電力レベルをプロ
セッサ１１から制御できるように構成する。例えば、電
力制御レジスタ１７２に設定される動作モードに半電力
モードを追加し、組合せ回路１７３は、半動作モード時
に動作状態信号５５−１のみを有意にし、半電力モード
以外のときに動作状態信号５５−２も有意にしてもよ
い。

【００５４】以上のように、複数の電力レベルを使い分
けるので、より効率的に電力を節減することができる。

【００５５】実施の形態６．図９は、周辺回路Ａ１５の
第三の例を示す構成図である。図中、１５７はクロック
ドライバ、１５８は受信回路、１６０は受信開始信号で
ある。この実施例は送信回路１５２と受信回路１５８は
同時に動作することが少ないことを利用し、電力制御信
号４５−２によりクロックドライバ１５７をゲートし、
送信回路１５２とは別のクロックを受信回路１５８へ供
給する。また、受信回路１５８は停止状態で突然の受信
を受けたときに、受信開始信号１６０を発生し、タイマ
回路１５３をリセットさせ継続要求信号６５を有意にさ
せる。よって、継続要求信号６５を受けた電力制御回路
１７は電力制御信号４５−２を有意にする（実施の形態
２参照）ので、受信回路１５８にクロックが供給され、
受信動作を開始する。

【００５６】以上説明したように、機能単位対応に電力
制御信号を複数本で構成し、機能単位を構成するブロッ
ク対応に電力レベルを制御することができるので、省電
力化に一層の効果がある。

【００５７】図９の構成は、送信回路１５８と受信回路
１５２、及びタイマ回路１５３の間で直接の信号交換が
行われるので、複数のブロックを機能単位として一括で
電力制御することが有効である。また、別の例として、
携帯電話の音再生機能では、音声再生と音楽再生、及び
音出力機能が含まれ、同時再生外は、何れか一方の再生
機能と音出力機能を使用し、他方の再生機能を停止する
ことが可能である。音出力機能は、各々の再生機能の指
示で動作するので、音再生機能として一つの機能単位に
含めて電力制御を行う方が効率がよくなる。

【００５８】

【発明の効果】以上のように、この発明によれば、電力
制御回路によって、プロセッサによるソフトウェア制御
に限らず、各機能単位の動作状態と外部入力信号に従
い、各機能単位の電力を制御することができるので、消
費電力を削減できる効果がある。

【００５９】また、この発明によれば、機能単位から電
力制御回路へ継続要求を送ることによって、動作終了を
機能単位の動作に従い制御できるので、プロセッサのソ
フトウェアによる制御に比べ、無駄の無い電力制御が可
能になる効果が得られる。

【００６０】また、この発明によれば、クロック線を分
割してクロックを供給することによって、機能単位の状
態によって分割した単位でクロックを停止できるので、
クロック系の消費電力を低減できる効果がある。

【００６１】また、この発明によれば、よく使用される
プログラム及びデータを記憶する非圧縮形メモリと殆ど
使用されないプログラム及びデータを圧縮した形式で記
憶する圧縮形メモリに分けることによって、圧縮形メモ
リを殆ど停止状態にすることができ、また必要なメモリ
サイズを縮小することができるので、省電力化に効果が
ある。

【００６２】また、この発明によれば、複数の電力レベ
ルを使い分けるので、より効率的に電力を節減すること
ができる。

【００６３】また、この発明によれば、機能単位対応に
電力制御信号を複数本で構成し、機能単位を構成するブ
ロック対応に電力レベルを制御することができるので、
省電力化に一層の効果がある。

【図面の簡単な説明】

【図１】 実施の形態１における半導体集積回路（シス
テムＬＳＩ）の構成図である。

【図２】 電力制御回路の構成図である。

【図３】 電力制御レジスタに機能単位対応に格納され
るデータの例を示す構成図である。

【図４】 組合せ回路の構成例の一部を示す図である。

【図５】 周辺回路Ａの第一の例を示す構成図である。

【図６】 電力制御回路の一部にクロックの分割供給を
追加した構成図である。

【図７】 メモリＡとメモリＢの記憶内容を示す構成図
である。

【図８】 周辺回路Ａの第二の例を示す構成図である。

【図９】 周辺回路Ａの第三の例を示す構成図である。

【図１０】 半導体集積回路の電力制御用にレジスタを
用いた従来例の構成図である。

【符号の説明】

１１ プロセッサ、１２ ＤＭＡＣ（ダイレクト・メモ
リ・アクセス・コントローラ）、１３ メモリＡ、１４
メモリＢ、１５ 周辺回路Ａ、１６ 周辺回路Ｂ、１
７ 電力制御回路、２０ 内部バス、２１ クロック
線、２１−１〜２１−４ クロック線、２２ 外部入力
信号、２３ ウェイト信号、３１〜３６選択信号、４１
〜４６ 電力制御信号、４５−１，４５−２ 電力制御
信号、６５ 継続要求信号、１３１ ＯＳ（オペレーテ
ィングシステム）、１３２ アプリケーションプログラ
ム、１３３ 復元プログラム、１３４ 作業領域、１４
１圧縮プログラム、１４２ 診断プログラム、１４３
蓄積データ、１５１ クロックドライバ、１５２ 周辺
回路Ａの主たる機能となる送信回路、１５３ カウント
ダウン型のタイマ回路、１５４ 通信データ線、１５
５，１５６ スイッチ、１５７ クロックドライバ、１
５８ 受信回路、１６０ 受信開始信号、１７１ アド
レスデコーダ、１７２ 電力制御レジスタ、１７３ 組
合せ回路、１７４ 状態レジスタ、１７５ ＯＲ回路、
１７６ クロック制御レジスタ、１８１〜１８４ クロ
ックドライバ。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 内部バスを介してアクセスされる複数の
   機能単位を有し、それらの複数の機能単位についての電
   力を制御する電力制御信号を生成する電力制御回路を有
   する半導体集積回路であって、電力制御回路は以下の要
   素を有することを特徴とする半導体集積回路 （１）内部バスからアドレスを取得し、取得したアドレ
   スを解析し、アクセスされる機能単位を選択する選択信
   号を出力するアドレスデコーダ、（２）内部バスから、
   機能単位毎に、動作モードを指定する動作モード指定
   と、外部から入力される外部入力信号に照らして起動の
   要否を特定させる監視信号指定とを取得し、取得した動
   作モード指定と監視信号指定とを記憶する電力制御レジ
   スタ、（３）上記選択信号により選択された機能単位が
   停止状態の場合に、ウェイト信号を出力し、更に、上記
   選択信号と、上記電力制御信号と、上記動作モード指定
   と、上記監視信号指定と、外部から入力した外部入力信
   号とに基づいて、各機能単位の動作状態を特定する動作
   状態信号を生成する組合せ回路、（４）生成された動作
   状態信号をクロックに従ってセットし、セットした信号
   を電力制御信号として出力する状態レジスタ。
2. 【請求項２】 上記複数の機能単位は、プロセッサ、Ｄ
   ＭＡＣ（ダイレクト・メモリ・アクセス・コントロー
   ラ）、メモリ及び周辺回路のうち少なくとも一つを含む
   ことを特徴とする請求項１記載の半導体集積回路。
3. 【請求項３】 上記機能単位は、機能単位自身の動作の
   継続を要求する継続要求信号を出力し、 上記電力制御回路は、上記継続要求信号に対応した機能
   単位の電力制御信号を有効にすることを特徴とする請求
   項１記載の半導体集積回路。
4. 【請求項４】 上記機能単位は、タイマ回路を備え、動
   作完了後に所定時間の経過を待って継続信号を無意状態
   にすることを特徴とする請求項３記載の半導体集積回
   路。
5. 【請求項５】 上記半導体集積回路は、複数の機能単位
   へまとめてクロックを供給するクロックドライバを備
   え、クロック供給先に接続される機能単位の全てが動作
   停止状態であるときに、クロック供給を停止することを
   特徴とする請求項１記載の半導体集積回路。
6. 【請求項６】 複数の機能単位は、使用頻度の低いプロ
   グラム及び圧縮形式のデータを記憶する圧縮形メモリ
   と、非圧縮形式のデータを記憶する非圧縮形メモリとを
   含むことを特徴とする請求項１記載の半導体集積回路。
7. 【請求項７】 上記圧縮形メモリは、データの圧縮処理
   を行う圧縮処理プログラムを記憶し、 上記非圧縮形メモリは、圧縮形式のデータの復元処理を
   行う復元プログラムを、非圧縮形式で記憶することを特
   徴とする請求項６記載の半導体集積回路。
8. 【請求項８】 上記電力制御信号は、機能単位へ複数の
   電力レベルを指示する複数の信号からなることを特徴と
   する請求項１記載の半導体集積回路。
9. 【請求項９】 上記電力制御信号の電力レベルに対応し
   て、機能単位はクロックのみを停止し、あるいは、クロ
   ックと電源供給とを停止することを特徴とする請求項８
   記載の半導体集積回路。
10. 【請求項１０】 上記機能単位は、複数のブロックに分
    割され、 上記電力制御信号の電力レベルに対応して、上記機能単
    位はブロック毎の電力制御を行うことを特徴とする請求
    項８記載の半導体集積回路。