JP4974202B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4974202B2 JP4974202B2 JP2001284383A JP2001284383A JP4974202B2 JP 4974202 B2 JP4974202 B2 JP 4974202B2 JP 2001284383 A JP2001284383 A JP 2001284383A JP 2001284383 A JP2001284383 A JP 2001284383A JP 4974202 B2 JP4974202 B2 JP 4974202B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power supply
- circuit block
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の低消費電力化技術に関し、例えばＣＰＵ（中央処理ユニット）とその周辺回路とが一つの半導体チップ上に形成されてなるデータ処理用半導体集積回路であって特に電池で動作する携帯用電子機器に用いられる半導体集積回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、スタンバイモードなどにおいて、チップ全体に電源電圧を供給したままクロック信号を停止させることで回路の動作を停止させて消費電力の低減を図るようにしたマイクロコンピュータなどの半導体集積回路がある。
【０００３】
しかしながら、このクロック停止による低消費電力化方式にあっては、チップに電源電圧が供給されたまま動作が停止するので、回路を構成するＭＯＳＦＥＴなどにおいてリーク電流があると、それによって消費電力が充分に低減されなくなるという不具合がある。一方、半導体集積回路によっては、チップ内部の一部の回路は動作させずに他の回路は動作させたいようなものもある。このような場合、動作させなくてもよい回路へは電源電圧の供給を遮断することが考えられる。
【０００４】
【発明が解決しようとする課題】
チップ内部を複数の回路ブロックに分割して動作させなくてもよい回路ブロックへの電源電圧の供給を遮断するようにした場合、消費電力の低減は可能であるが、電源が遮断された回路ブロックから出力される信号の状態が不定になる。そのため、このような信号を受ける側の回路ブロックが動作中であると回路が誤動作を起こすおそれがある。
【０００５】
そこで、本発明者らは、各回路ブロックにインタフェース回路を設けて、電源電圧の供給が遮断された回路ブロックから入力された信号を上記インタフェース回路で遮断する方式について検討した。
【０００６】
しかしながら、この方式にあっては、インタフェース回路を設けたい回路ブロックの設計変更が必要になるとともに、その変更は他の回路ブロックの状態を考慮して行なう必要があるため、設計が非常に複雑になる。また、電源電圧の供給が遮断される回路ブロックから供給される信号ごとにインタフェース回路を追加する必要があるため、回路面積が増加し、チップサイズを増大させてしまうという不具合があることが明らかとなった。
【０００７】
この発明の目的は、回路の誤動作を防止しつつ一部の回路の電源電圧を遮断して消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の他の目的は、回路面積の増加を抑えつつ消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の他の目的は、僅かな回路の追加で消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、チップ内部を複数の回路ブロックに分割するとともに、いずれかの回路ブロックは電源電圧が遮断されてその動作が停止可能に構成し、該動作停止可能な回路ブロックと他の回路ブロックとの間に、信号の伝達を遮断可能な信号ゲート手段と電源遮断直前の信号の状態を記憶可能な記憶手段とを含むブロック間インタフェース回路（以下、単にインタフェース回路と称する）を設けるようにしたものである。ここで、上記インタフェース回路は、動作停止可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置に設けられるのが望ましい。
【０００９】
上記した手段によれば、電源遮断直前の信号を記憶した状態で一部の回路ブロックの電源電圧を遮断できるため、信号を受ける側の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。また、信号を受ける側の回路ブロック内ではなく回路ブロック間にインタフェース回路を設けるため、回路ブロックは変更する必要がなく比較的少ない回路の追加、変更で消費電力を低減させることができる。
【００１０】
さらに、電源が遮断されて動作停止する回路ブロックからの信号を受ける側の回路ブロックの入力部にインタフェース回路を設けると、その信号のファンアウト数が多い場合にはその数だけインタフェース回路が必要になるが、電源電圧の供給を遮断可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置にインタフェース回路を設けることにより、インタフェース回路の数を最小限に抑えることができ、これによって回路面積の増加を抑えつつ消費電力を低減させることができるようになる。
【００１１】
また、望ましくは、上記インタフェース回路には、上記記憶手段に記憶されている信号と電源が遮断されていた回路ブロックへの電源供給再開後に該回路ブロックから出力された信号とを比較する比較回路を設ける。これによって、電源が遮断されていた回路ブロックへの電源供給が再開された場合に、元の状態に復帰できたことを確認してからインタフェース回路内の信号ゲート手段を信号伝達可能な状態にさせることによって、電源復帰後に回路が誤動作を起こすのを回避することができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した半導体集積回路の第１の実施例の概略構成を示す。図１において、１０は単結晶シリコンのような一個の半導体チップである。図１に示されているように、この実施例の半導体集積回路おいては、チップ内部が複数の回路ブロック１１，１２，１３……に分割されている。この実施例では、これらの回路ブロックのうち回路ブロック１１が動作停止可能な回路ブロックである。
【００１３】
２１は外部から供給される電源電圧Ｖｃｃが印加される外部電源端子である。この電源端子２１からの電源電圧を回路ブロック１１へ供給する電源ライン２２上には電源の供給を遮断可能な電源スイッチ２３が設けられている。また、回路ブロック１１から他の回路ブロック１２，１３……へ出力される信号ＤＴの経路上であって信号の分岐点Ｎの前にはインタフェース回路３０が設けられている。図１では配線が分岐されている例が示されているが、分岐点Ｎに複数のファンアウトを有するバッファや論理ゲートなどを配置して信号を分岐させるように構成しても良い。
【００１４】
また、一般に半導体集積回路では、信号の分岐が１箇所のみでなく、次第に枝分かれするいわゆるツリー構造で行なわれる場合があるが、このような場合、２段目と３段目の間にインタフェース回路３０をそれぞれ設けるようにしても良い。ただし、数の点では出力側の回路ブロック１１に近い分岐点より前にインタフェース回路３０を設けるのが最も望ましい。
【００１５】
なお、図１にはインタフェース回路が１つだけしか示されていないが、回路ブロック１１から他の回路ブロック１２，１３……へ出力される図示しない他の信号の経路上にも同様なインタフェース回路３０が設けられている。また、この実施例では、特に制限されるものでないが、回路ブロック１１からの電源遮断要求信号ＰＣＱを受けて上記電源スイッチ２３をオフさせたり、インタフェース回路３０を制御したりする制御信号ＣＳ１，ＣＳ２を生成するブロック間信号制御回路４０が同一のチップ上に設けられている。
【００１６】
インタフェース回路３０は、例えばＭＯＳＦＥＴからなるスイッチもしくは論理ゲートのような信号の伝達を可能にしたり遮断したりする信号ゲート手段３１と、電源遮断直前の信号の状態（ハイレベルかロウレベルか）を記憶可能な記憶手段３２と、該記憶手段３２に記憶されているデータ信号ＤＴ’と電源が遮断されていた回路ブロックから電源供給再開後に出力されたデータ信号ＤＴとを比較する信号比較回路３３などから構成されている。この信号比較回路３３の比較結果信号ＣＤは、上記ブロック間信号制御回路４０に供給される。上記記憶手段３２はフリップフロップなどにより、また信号比較回路３３はイクスクルーシブＮＯＲゲートなどによりそれぞれ構成することができる。
【００１７】
この実施例によれば、電源遮断直前の信号を記憶した状態で一部の回路ブロック１１の電源電圧を遮断できるため、記憶されている信号が遮断後も供給され続ける。そのため、信号を受ける側の回路ブロック１２，１３等の誤動作を防止しつつ消費電力を低減させることができる。また、この実施例に従うと、図１に示されているように、電源が遮断される回路ブロック１１の出力端子に近い側にインタフェース回路３０が設けられている。つまり、回路ブロック１１から出力される信号が複数の回路ブロックに供給される場合に、その信号が分岐される分岐点Ｎの前にインタフェース回路３０が設けられているため、信号を受ける回路ブロック１２，１３……の入り口にインタフェース回路を設ける場合に比べて回路の数を少なくすることができる。
【００１８】
次に、図１の実施例の半導体集積回路における回路ブロック１１への電源の遮断と、電源復帰動作の手順を、図２のフローチャートと図３および図４のタイミングチャートを用いて説明する。
通常動作を行なっているときに、回路ブロック１１において、例えば動作停止モード等が発生すると（ステップＳ１）、回路ブロック１１内のレジスタの値を例えばチップ外部のメモリに転送して格納する（ステップＳ２）。なお、他の回路ブロック１２や１３内にメモリがあれば、そこへ退避するようにしても良い。この場合、その信号経路上には前述のようなインタフェース回路３０は設けられていないものとする。
【００１９】
その後、回路ブロック１１は電源遮断要求信号ＰＣＱを例えばハイレベルにアサートしてブロック間信号制御回路４０へ電源遮断を通知する（図２のステップＳ３，図３のタイミングｔ１）。すると、ブロック間信号制御回路４０は制御信号ＣＳ２を例えばロウレベルに変化させてインタフェース回路３０内の信号ゲート手段３１を遮断状態に変化させる（図２のステップＳ４，図３のタイミングｔ２）。
【００２０】
信号ゲート手段３１が遮断状態にされると、回路ブロック１１から出力される信号ＤＴの直前の状態が記憶手段３２に記憶される。続いて、ブロック間信号制御回路４０は制御信号ＣＳ１を変化させて電源スイッチ２３をオフさせる（図２のステップＳ５，図３のタイミングｔ３）。
【００２１】
以上が、電源遮断時の制御である。この制御により、回路ブロック１１から出力されるデータ信号ＤＴの状態は、不定になるが、その前に記憶手段３２に記憶され遮断後も供給され続けるためこのデータ信号ＤＴ’を受ける他の回路ブロック１２、１３等が誤動作することはない。
【００２２】
電源復帰は、ブロック間信号制御回路４０に対する回路ブロック１１の電源投入要求信号ＰＯＱがアサートされることにより、開始される（ステップＳ６）。この電源投入要求信号ＰＯＱは、チップ外部から入力されるようにする場合もあるし、他の回路ブロック１２や１３等から入力されるようにすることもある。電源投入要求信号ＰＯＱがアサートされると、ブロック間信号制御回路４０は、制御信号ＣＳ１をハイレベルに変化させて電源スイッチ２３をオンさせ、回路ブロック１１ヘ電源電圧Ｖｃｃを供給する（図２のステップＳ７，図４のタイミングｔ４）。
【００２３】
すると、回路ブロック１１では内部のレジスタ等の初期化が行なわれる。続いて、回路ブロック１１は、チップ外部のメモリ（もしくは他の回路ブロック１２や１３内のメモリ）に退避していたレジスタの値を元のレジスタに戻す（ステップＳ８）。これにより、回路ブロック１１からは電源遮断直前に出力していたデータ信号ＤＴが元の状態に戻る。また、ブロック間信号制御回路４０への電源遮断要求信号ＰＣＱもロウレベルにネゲートされた状態になる。
【００２４】
その後、ブロック間信号制御回路４０は、インタフェース回路３０内の比較回路３３からの比較結果信号ＣＤをチェックして、回路ブロック１１から出力されたデータ信号ＤＴと記憶手段３２に記憶されていたデータ信号ＤＴ’の状態が同一か否か判定し、同一でないときはステップＳ７へ戻って回路ブロック１１内を再度初期化するか所定のエラーと処理を行なう（ステップＳ９，Ｓ１０）。
【００２５】
一方、データ信号ＤＴとＤＴ’が一致したときは、図４のタイミングｔ５のように比較結果信号ＣＤがハイレベルに変化するので、これを受けてブロック間信号制御回路４０が制御信号ＣＳ２をハイレベルに変化させて、インタフェース回路３０内の信号ゲート手段３１をオンさせる（図２のステップＳ１１，図４のタイミングｔ６）。これによって、回路ブロック１１が他の回路ブロック１２，１３と接続され、チップは通常動作に復帰する。
【００２６】
以上、ブロック間信号制御回路４０が回路ブロック１１への電源遮断を制御するようにした実施例を説明したが、回路ブロック１１の電源が他の回路ブロックと別個に外部から供給されるようにされていて、外部で回路ブロック１１への電源遮断が行なわれるようにされた実施例にも適用することができる。
【００２７】
次に、本発明の第２の実施例を、図５を用いて説明する。図５において、図１と同一の回路及び部位には同一の符号を付して重複した説明は省略する。５０は外部電源装置である。
第２の実施例は、電源スイッチ２３Ａ，２３Ｂ，２３Ｃを設けて、半導体チップ１０上の複数の回路ブロック１１，１２，１３への電源の供給をそれぞれ遮断できるようにしたものである。各回路ブロック１１，１２，１３の周囲には特に制限されるものでないが、電源ラインが配置された電源ライン領域６０Ａ，６０Ｂ，６０Ｃが設けられ、その外側に図１に示されているインタフェース回路３０を複数個並べたインタフェース領域３０Ａ，３０Ｂ，３０Ｃがそれぞれ設けられている。
【００２８】
このように、インタフェース領域３０Ａ，３０Ｂ，３０Ｃは電源ライン領域６０Ａ，６０Ｂ，６０Ｃの外側に配置されるとともに、各インタフェース領域３０Ａ，３０Ｂ，３０Ｃのインタフェース回路を構成する素子と、対応する回路ブロック１１，１２，１３を構成する素子とは、チップ表面の互いに電気的に分離されたウェル領域に形成される。従って、電源が遮断された回路ブロックはそのウェル領域への電位の供給も遮断することができ、これによってさらに消費電力を低減させることができる。
【００２９】
上記インタフェース領域３０Ａ，３０Ｂ，３０Ｃに設けられている各インタフェース回路は、対応する回路ブロック１１，１２，１３から出力される信号を遮断したり、記憶したりするもので、他の回路ブロックから入力される信号はそのまま通過させるように構成される。図５においては、インタフェース領域３０Ａ，３０Ｂ，３０Ｃが各回路ブロック１１，１２，１３をそれぞれ囲繞するように設けられているが、各回路ブロック１１，１２，１３の一部の辺に沿って設けられていても良い。
【００３０】
この実施例では、電源スイッチ２３Ａ，２３Ｂ，２３Ｃにより回路ブロック１１，１２，１３への電源の供給をそれぞれ遮断できるようにされているが、インタフェース領域３０Ａ，３０Ｂ，３０Ｃのインタフェース回路およびブロック間信号制御回路４０には、外部電源装置５０から常時電源が供給されるように構成されている。ブロック間信号制御回路４０は、第１の実施例と同様に、インタフェース回路と電源スイッチ２３Ａ〜２３Ｃを制御する。
【００３１】
この実施例によれば、電源遮断直前の信号を記憶した状態でいずれかの回路ブロックの電源電圧を任意に遮断できるため、他の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。２つの回路ブロックの電源を遮断するように構成することも可能である。
【００３２】
次に、図６を用いて本発明をマイクロプロセッサに適用した場合の実施例と、このマイクロプロセッサを制御装置として用いた携帯電話のシステムの例を説明する。
この実施例においては、特に制限されるものでないが、半導体チップ１０の中央がメイン電源領域１１０とされ、このメイン電源領域１１０にＣＰＵ（中央処理ユニット）やキャッシュメモリなどチップのスタンバイモード時に電源の供給が遮断される回路が設けられている。また、このメイン電源領域１１０の周囲にサブ電源領域１２０が設けられ、このサブ電源領域１２０には図１に示されているインタフェース回路３０と同様な回路およびブロック間信号制御回路４０と同様な回路やＣＰＵの周辺回路としての割込み処理回路７０、タイマ回路８０等が設けられている。これらの回路には、常時電源が供給される。
【００３３】
なお、この実施例では、サブ電源領域１２０に設けられる回路のうちインタフェース回路３０は、メイン電源領域１１０（ＣＰＵコア部）を囲むようにサブ電源領域１２０の最も内側（チップの中央より部分）に配置されている。また、特に制限されるものでないが、メイン電源領域１１０とサブ電源領域１２０との間には電源ライン領域６０Ａが、またサブ電源領域１２０とＩ／Ｏ電源領域１３０との間には電源ライン領域６０Ｂがそれぞれ設けられ、各電源領域１１０と１２０の基板表面のウェル領域は電気的に分離されていている。
【００３４】
さらに、この実施例においては、上記サブ電源領域１２０の外側であるチップ周縁部にＩ／Ｏ電源領域１３０が設けられ、このＩ／Ｏ電源領域１３０にはチップの外部端子であるパッドのうち信号の入出力に使用されるパッドに接続された入出力回路が配置されている。そして、この実施例の半導体チップには、Ｉ／Ｏ電源領域１３０とサブ電源領域１２０とメイン電源領域１１０に応じて３つの電源パッドＰｉ，Ｐｓ，Ｐｍが設けられ、Ｉ／Ｏ電源領域１３０には、Ｉ／Ｏ用電源パッドＰｉから内部回路の電源電圧よりも高い３．３Ｖのような電源電圧Ｖｃｃ１が供給される。これは、チップ外部の他の装置との間でチップ内部よりも振幅の大きな信号で情報のやり取りを行なえるようにするためである。一方、サブ電源領域１２０とメイン電源領域１１０にはそれぞれ１．５Ｖのような電源電圧Ｖｃｃ２とＶｃｃ３がそれぞれ供給される。内部回路の消費電力を押さえるためである。
【００３５】
この実施例においては、メイン電源領域１１０のＣＰＵからチップ外部の電源装置５０に対して内部状態信号ＩＳＳが出力され、この内部状態信号ＩＳＳが電源を遮断しても良い状態になったことを示していると、外部電源装置５０がブロック間信号制御回路４０にスタンバイ信号ＳＢＹを供給してインタフェース回路の遮断を行なわせてからメイン電源領域１１０への電源を遮断するように構成されている。
【００３６】
また、この電源遮断状態で、チップ外部からサブ電源領域１２０の割込み処理回路７０に対して所定の割込み信号ＩＲＱが入力されると、割込み処理回路７０がブロック間信号制御回路４０に対して電源復帰要求信号ＰＯＱを供給する。すると、ブロック間信号制御回路４０は外部電源装置５０に対してスタンバイ解除要求信号ＳＲＱを出力し、外部電源装置５０はこのスタンバイ解除要求信号ＳＲＱを受けるとメイン電源領域１１０への電源電圧の供給を再開する。すると、ＣＰＵが内部のイニシャライズをしてから動作を再開する。一方、ブロック間信号制御回路４０は、ＣＰＵのイニシャライズが終了するのを見計らってインタフェース回路３０の導通制御を行なう。
【００３７】
特に制限されるものでないが、この実施例のマイクロプロセッサを携帯電話機に使用する場合、チップは２つのバスＢＵＳ１，ＢＵＳ２に接続される。一方のバスＢＵＳ１には液晶表示パネル２１０や記憶装置としてのＲＡＭ（ランダム・アクセス・メモリ）２２０が接続される。また、他方のバスＢＵＳ２には、ベースバンド処理用のＬＳＩ２３０が接続され、さらにこのベースバンドＬＳＩ２３０とアンテナ２４０との間には高周波信号処理用の高周波モジュール２５０が接続される。
【００３８】
さらに、この実施例のマイクロプロセッサチップには、ＣＰＵへの電源の供給が遮断されて動作停止状態になっている間に、ＣＰＵを介さずに直接ベースバンド処理用ＬＳＩ２３０からの信号によって液晶表示パネル２１０の表示を変更できるようにするため、あるパッドＰ１に入力された外部信号をそのまま他のパッドＰ２からチップ外部へ出力させるためのバイパスラインＢＰＳと、該バイパスラインの信号とＣＰＵからの信号との切替えを行なうセレクタＳＥＬが設けられている。このセレクタＳＥＬの切替えは、前記ブロック間信号制御回路４０がインタフェース回路３０を遮断する信号を用いて行なうようにすることができる。
【００３９】
図７には、上記実施例のマイクロプロセッサにおける本発明のブロック間信号の一例として、メイン電源領域１１０のＣＰＵコア部からＩ／Ｏ電源領域１３０の入出力回路を介してチップ外部へ出力される信号の扱い方を示す。
図７に示されているように、ＣＰＵからデータ信号ＤＴ１とその出力制御信号ＤＳ１が出力される場合、データ信号ＤＴ１と出力制御信号ＤＳ１はそれぞれインタフェース回路３０の信号ゲート手段３１Ａ，３１Ｂを介して記憶手段３２Ａ，３２Ｂに一旦記憶される。Ｉ／Ｏ電源領域１３０の入出力回路は例えば入出力バッファとレベル変換回路とから構成されており、データ信号ＤＴ１は記憶手段３２Ａからレベル変換回路ＬＳ１に供給されて０−１．５Ｖのような振幅から０−３．３Ｖのような振幅に変換されて出力バッファＢＦＦのデータ入力端子に供給される。一方、出力制御信号ＤＳ１は記憶手段３２Ｂからレベル変換回路ＬＳ２に供給されて０−１．５Ｖのような振幅から０−３．３Ｖのような振幅に変換されて出力バッファＢＦＦの制御端子に供給される。
【００４０】
インタフェース回路３０を設けないで、ＣＰＵからの信号を直接レベル変換回路ＬＳ１，ＬＳ２に供給して出力させるように構成されていると、ＣＰＵの電源が遮断されることにより、出力バッファＢＦＦの出力信号が不定になるおそれがあるが、この実施例のように、インタフェース回路３０が設けられ、記憶手段３２Ａ，３２Ｂにより直前の信号状態が持されることにより、チップ外部へ出力される信号が不定になるのを防止することができ、他のチップひいてはシステム全体が誤動作するのを回避することができる。
【００４１】
図８は、本発明を適用した半導体集積回路の第４の実施例を示す。
この実施例は、内部回路を、動作モードに応じて電源が遮断される回路ブロック１１と、常時電源が供給されて動作する回路ブロック１２とがある場合に、入出力回路を各回路ブロックに応じて電源が遮断されるＩ／Ｏ部１３１と常時電源が供給されて動作するＩ／Ｏ部１３２とに分けるようにしたものである。回路ブロック１１と回路ブロック１２との間には、図１に示されているようなインタフェース回路３０を複数個並べたインタフェース領域３０Ａが設けられている。
【００４２】
また、動作モードに応じて電源が遮断される回路ブロック１１から出力される信号のうち電源遮断時に出力する必要のないものは電源が遮断されるＩ／Ｏ部１３１に供給され、電源遮断中にも出力していたいものは常時電源が供給されて動作するＩ／Ｏ部１３２へインタフェース回路３０を複数個並べたインタフェース領域３０Ｂを介して供給されるように構成されている。
【００４３】
なお、上記インタフェース領域３０Ａ，３０Ｂ内のインタフェース回路３０を制御するブロック間信号制御回路４０は常時電源が供給される回路ブロック１２の一部に設けられる。このような構成の半導体集積回路としては、例えば図６に示されているマイクロプロッサとベースバンド処理用ＬＳＩ２３０を１チップ化し、マイクロプロセッサを動作停止させるように構成したものが考えられる。
【００４４】
なお、この実施例においても、回路ブロック１１への電源の遮断は外部電源装置５０で行なうようにしている。そのため、回路ブロック１２から電源制御信号ＰＣＱを外部電源装置５０へ出力するように構成されているが、図１の実施例と同様にチップ内部に電源スイッチ２３を設けて内部で電源を遮断するように構成することも可能である。
【００４５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例におけるインタフェース回路３０内の記憶手段３２を直列にチェーン結合してシフトレジスタとして動作するスキャンパスを形成できるように構成しておいて、テスト時にこのスキャンパスを使ってチップ外部からＬＳＩの内部にテストデータを入れてから回路ブロックを動作させ、回路ブロックの論理動作で変化した出力信号をインタフェース回路３０内の記憶手段３２に記憶させ、再びシフトレジスタとして動作させてチップ外部へ出力させるテスト回路を構成できるようにすることも可能である。
【００４６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロプロセッサに適用した場合について説明したが、本発明はそれに限定されるものでなく一部の回路の動作を停止させたい半導体集積回路一般に利用することができる。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、電源遮断直前の信号を記憶した状態で一部の回路ブロックの電源電圧を遮断できるため、信号を受ける側の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。また、回路ブロック間にインタフェース回路を設けるため、回路ブロックは変更する必要がなく僅かな回路の追加、変更で消費電力を低減させることができる。さらに、電源を遮断可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置にインタフェース回路が設けることにより、インタフェース回路の数を最小限に抑えることができ、これによって回路面積の増加を抑えつつ消費電力を低減させることができるようになる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の第１の実施例の概略構成を示すブロック図である。
【図２】実施例の半導体集積回路における一部の回路ブロックへの電源の遮断と、電源復帰動作の手順を示すフローチャートである。
【図３】実施例の半導体集積回路における一部の回路ブロックの電源遮断時の関連する各信号のタイミングを示すタイミングチャートである。
【図４】実施例の半導体集積回路における一部の回路ブロックの電源復帰時の関連する各信号のタイミングを示すタイミングチャートである。
【図５】本発明を適用した半導体集積回路の第２実施例の概略構成を示すブロック図である。
【図６】本発明を適用した半導体集積回路の第３の実施例の概略構成およびこれを制御装置として用いた携帯電話システムの構成例を示すブロック図である。
【図７】実施例におけるインタフェース回路とＩ／Ｏ部の入出力回路との関係の一例を示す構成図である。
【図８】本発明を適用した半導体集積回路の第４実施例の概略構成を示すブロック図である。
【符号の説明】
１０ 半導体チップ
１１，１２，１３ 回路ブロック
２１ 電源端子
２２ 電源ライン
２３ 電源スイッチ
３０ ブロック間インタフェース回路
３１ 信号ゲート手段
３２ 記憶手段
３３ 信号比較回路
４０ ブロック間信号制御回路
５０ 外部電源装置
６０Ａ，６０Ｂ，６０Ｃ 電源ライン領域
１１０ メイン電源領域
１２０ サブ電源領域
１３０ Ｉ／Ｏ電源領域
【発明の属する技術分野】
本発明は、半導体集積回路の低消費電力化技術に関し、例えばＣＰＵ（中央処理ユニット）とその周辺回路とが一つの半導体チップ上に形成されてなるデータ処理用半導体集積回路であって特に電池で動作する携帯用電子機器に用いられる半導体集積回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、スタンバイモードなどにおいて、チップ全体に電源電圧を供給したままクロック信号を停止させることで回路の動作を停止させて消費電力の低減を図るようにしたマイクロコンピュータなどの半導体集積回路がある。
【０００３】
しかしながら、このクロック停止による低消費電力化方式にあっては、チップに電源電圧が供給されたまま動作が停止するので、回路を構成するＭＯＳＦＥＴなどにおいてリーク電流があると、それによって消費電力が充分に低減されなくなるという不具合がある。一方、半導体集積回路によっては、チップ内部の一部の回路は動作させずに他の回路は動作させたいようなものもある。このような場合、動作させなくてもよい回路へは電源電圧の供給を遮断することが考えられる。
【０００４】
【発明が解決しようとする課題】
チップ内部を複数の回路ブロックに分割して動作させなくてもよい回路ブロックへの電源電圧の供給を遮断するようにした場合、消費電力の低減は可能であるが、電源が遮断された回路ブロックから出力される信号の状態が不定になる。そのため、このような信号を受ける側の回路ブロックが動作中であると回路が誤動作を起こすおそれがある。
【０００５】
そこで、本発明者らは、各回路ブロックにインタフェース回路を設けて、電源電圧の供給が遮断された回路ブロックから入力された信号を上記インタフェース回路で遮断する方式について検討した。
【０００６】
しかしながら、この方式にあっては、インタフェース回路を設けたい回路ブロックの設計変更が必要になるとともに、その変更は他の回路ブロックの状態を考慮して行なう必要があるため、設計が非常に複雑になる。また、電源電圧の供給が遮断される回路ブロックから供給される信号ごとにインタフェース回路を追加する必要があるため、回路面積が増加し、チップサイズを増大させてしまうという不具合があることが明らかとなった。
【０００７】
この発明の目的は、回路の誤動作を防止しつつ一部の回路の電源電圧を遮断して消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の他の目的は、回路面積の増加を抑えつつ消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の他の目的は、僅かな回路の追加で消費電力を低減させることができる半導体集積回路技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、チップ内部を複数の回路ブロックに分割するとともに、いずれかの回路ブロックは電源電圧が遮断されてその動作が停止可能に構成し、該動作停止可能な回路ブロックと他の回路ブロックとの間に、信号の伝達を遮断可能な信号ゲート手段と電源遮断直前の信号の状態を記憶可能な記憶手段とを含むブロック間インタフェース回路（以下、単にインタフェース回路と称する）を設けるようにしたものである。ここで、上記インタフェース回路は、動作停止可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置に設けられるのが望ましい。
【０００９】
上記した手段によれば、電源遮断直前の信号を記憶した状態で一部の回路ブロックの電源電圧を遮断できるため、信号を受ける側の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。また、信号を受ける側の回路ブロック内ではなく回路ブロック間にインタフェース回路を設けるため、回路ブロックは変更する必要がなく比較的少ない回路の追加、変更で消費電力を低減させることができる。
【００１０】
さらに、電源が遮断されて動作停止する回路ブロックからの信号を受ける側の回路ブロックの入力部にインタフェース回路を設けると、その信号のファンアウト数が多い場合にはその数だけインタフェース回路が必要になるが、電源電圧の供給を遮断可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置にインタフェース回路を設けることにより、インタフェース回路の数を最小限に抑えることができ、これによって回路面積の増加を抑えつつ消費電力を低減させることができるようになる。
【００１１】
また、望ましくは、上記インタフェース回路には、上記記憶手段に記憶されている信号と電源が遮断されていた回路ブロックへの電源供給再開後に該回路ブロックから出力された信号とを比較する比較回路を設ける。これによって、電源が遮断されていた回路ブロックへの電源供給が再開された場合に、元の状態に復帰できたことを確認してからインタフェース回路内の信号ゲート手段を信号伝達可能な状態にさせることによって、電源復帰後に回路が誤動作を起こすのを回避することができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した半導体集積回路の第１の実施例の概略構成を示す。図１において、１０は単結晶シリコンのような一個の半導体チップである。図１に示されているように、この実施例の半導体集積回路おいては、チップ内部が複数の回路ブロック１１，１２，１３……に分割されている。この実施例では、これらの回路ブロックのうち回路ブロック１１が動作停止可能な回路ブロックである。
【００１３】
２１は外部から供給される電源電圧Ｖｃｃが印加される外部電源端子である。この電源端子２１からの電源電圧を回路ブロック１１へ供給する電源ライン２２上には電源の供給を遮断可能な電源スイッチ２３が設けられている。また、回路ブロック１１から他の回路ブロック１２，１３……へ出力される信号ＤＴの経路上であって信号の分岐点Ｎの前にはインタフェース回路３０が設けられている。図１では配線が分岐されている例が示されているが、分岐点Ｎに複数のファンアウトを有するバッファや論理ゲートなどを配置して信号を分岐させるように構成しても良い。
【００１４】
また、一般に半導体集積回路では、信号の分岐が１箇所のみでなく、次第に枝分かれするいわゆるツリー構造で行なわれる場合があるが、このような場合、２段目と３段目の間にインタフェース回路３０をそれぞれ設けるようにしても良い。ただし、数の点では出力側の回路ブロック１１に近い分岐点より前にインタフェース回路３０を設けるのが最も望ましい。
【００１５】
なお、図１にはインタフェース回路が１つだけしか示されていないが、回路ブロック１１から他の回路ブロック１２，１３……へ出力される図示しない他の信号の経路上にも同様なインタフェース回路３０が設けられている。また、この実施例では、特に制限されるものでないが、回路ブロック１１からの電源遮断要求信号ＰＣＱを受けて上記電源スイッチ２３をオフさせたり、インタフェース回路３０を制御したりする制御信号ＣＳ１，ＣＳ２を生成するブロック間信号制御回路４０が同一のチップ上に設けられている。
【００１６】
インタフェース回路３０は、例えばＭＯＳＦＥＴからなるスイッチもしくは論理ゲートのような信号の伝達を可能にしたり遮断したりする信号ゲート手段３１と、電源遮断直前の信号の状態（ハイレベルかロウレベルか）を記憶可能な記憶手段３２と、該記憶手段３２に記憶されているデータ信号ＤＴ’と電源が遮断されていた回路ブロックから電源供給再開後に出力されたデータ信号ＤＴとを比較する信号比較回路３３などから構成されている。この信号比較回路３３の比較結果信号ＣＤは、上記ブロック間信号制御回路４０に供給される。上記記憶手段３２はフリップフロップなどにより、また信号比較回路３３はイクスクルーシブＮＯＲゲートなどによりそれぞれ構成することができる。
【００１７】
この実施例によれば、電源遮断直前の信号を記憶した状態で一部の回路ブロック１１の電源電圧を遮断できるため、記憶されている信号が遮断後も供給され続ける。そのため、信号を受ける側の回路ブロック１２，１３等の誤動作を防止しつつ消費電力を低減させることができる。また、この実施例に従うと、図１に示されているように、電源が遮断される回路ブロック１１の出力端子に近い側にインタフェース回路３０が設けられている。つまり、回路ブロック１１から出力される信号が複数の回路ブロックに供給される場合に、その信号が分岐される分岐点Ｎの前にインタフェース回路３０が設けられているため、信号を受ける回路ブロック１２，１３……の入り口にインタフェース回路を設ける場合に比べて回路の数を少なくすることができる。
【００１８】
次に、図１の実施例の半導体集積回路における回路ブロック１１への電源の遮断と、電源復帰動作の手順を、図２のフローチャートと図３および図４のタイミングチャートを用いて説明する。
通常動作を行なっているときに、回路ブロック１１において、例えば動作停止モード等が発生すると（ステップＳ１）、回路ブロック１１内のレジスタの値を例えばチップ外部のメモリに転送して格納する（ステップＳ２）。なお、他の回路ブロック１２や１３内にメモリがあれば、そこへ退避するようにしても良い。この場合、その信号経路上には前述のようなインタフェース回路３０は設けられていないものとする。
【００１９】
その後、回路ブロック１１は電源遮断要求信号ＰＣＱを例えばハイレベルにアサートしてブロック間信号制御回路４０へ電源遮断を通知する（図２のステップＳ３，図３のタイミングｔ１）。すると、ブロック間信号制御回路４０は制御信号ＣＳ２を例えばロウレベルに変化させてインタフェース回路３０内の信号ゲート手段３１を遮断状態に変化させる（図２のステップＳ４，図３のタイミングｔ２）。
【００２０】
信号ゲート手段３１が遮断状態にされると、回路ブロック１１から出力される信号ＤＴの直前の状態が記憶手段３２に記憶される。続いて、ブロック間信号制御回路４０は制御信号ＣＳ１を変化させて電源スイッチ２３をオフさせる（図２のステップＳ５，図３のタイミングｔ３）。
【００２１】
以上が、電源遮断時の制御である。この制御により、回路ブロック１１から出力されるデータ信号ＤＴの状態は、不定になるが、その前に記憶手段３２に記憶され遮断後も供給され続けるためこのデータ信号ＤＴ’を受ける他の回路ブロック１２、１３等が誤動作することはない。
【００２２】
電源復帰は、ブロック間信号制御回路４０に対する回路ブロック１１の電源投入要求信号ＰＯＱがアサートされることにより、開始される（ステップＳ６）。この電源投入要求信号ＰＯＱは、チップ外部から入力されるようにする場合もあるし、他の回路ブロック１２や１３等から入力されるようにすることもある。電源投入要求信号ＰＯＱがアサートされると、ブロック間信号制御回路４０は、制御信号ＣＳ１をハイレベルに変化させて電源スイッチ２３をオンさせ、回路ブロック１１ヘ電源電圧Ｖｃｃを供給する（図２のステップＳ７，図４のタイミングｔ４）。
【００２３】
すると、回路ブロック１１では内部のレジスタ等の初期化が行なわれる。続いて、回路ブロック１１は、チップ外部のメモリ（もしくは他の回路ブロック１２や１３内のメモリ）に退避していたレジスタの値を元のレジスタに戻す（ステップＳ８）。これにより、回路ブロック１１からは電源遮断直前に出力していたデータ信号ＤＴが元の状態に戻る。また、ブロック間信号制御回路４０への電源遮断要求信号ＰＣＱもロウレベルにネゲートされた状態になる。
【００２４】
その後、ブロック間信号制御回路４０は、インタフェース回路３０内の比較回路３３からの比較結果信号ＣＤをチェックして、回路ブロック１１から出力されたデータ信号ＤＴと記憶手段３２に記憶されていたデータ信号ＤＴ’の状態が同一か否か判定し、同一でないときはステップＳ７へ戻って回路ブロック１１内を再度初期化するか所定のエラーと処理を行なう（ステップＳ９，Ｓ１０）。
【００２５】
一方、データ信号ＤＴとＤＴ’が一致したときは、図４のタイミングｔ５のように比較結果信号ＣＤがハイレベルに変化するので、これを受けてブロック間信号制御回路４０が制御信号ＣＳ２をハイレベルに変化させて、インタフェース回路３０内の信号ゲート手段３１をオンさせる（図２のステップＳ１１，図４のタイミングｔ６）。これによって、回路ブロック１１が他の回路ブロック１２，１３と接続され、チップは通常動作に復帰する。
【００２６】
以上、ブロック間信号制御回路４０が回路ブロック１１への電源遮断を制御するようにした実施例を説明したが、回路ブロック１１の電源が他の回路ブロックと別個に外部から供給されるようにされていて、外部で回路ブロック１１への電源遮断が行なわれるようにされた実施例にも適用することができる。
【００２７】
次に、本発明の第２の実施例を、図５を用いて説明する。図５において、図１と同一の回路及び部位には同一の符号を付して重複した説明は省略する。５０は外部電源装置である。
第２の実施例は、電源スイッチ２３Ａ，２３Ｂ，２３Ｃを設けて、半導体チップ１０上の複数の回路ブロック１１，１２，１３への電源の供給をそれぞれ遮断できるようにしたものである。各回路ブロック１１，１２，１３の周囲には特に制限されるものでないが、電源ラインが配置された電源ライン領域６０Ａ，６０Ｂ，６０Ｃが設けられ、その外側に図１に示されているインタフェース回路３０を複数個並べたインタフェース領域３０Ａ，３０Ｂ，３０Ｃがそれぞれ設けられている。
【００２８】
このように、インタフェース領域３０Ａ，３０Ｂ，３０Ｃは電源ライン領域６０Ａ，６０Ｂ，６０Ｃの外側に配置されるとともに、各インタフェース領域３０Ａ，３０Ｂ，３０Ｃのインタフェース回路を構成する素子と、対応する回路ブロック１１，１２，１３を構成する素子とは、チップ表面の互いに電気的に分離されたウェル領域に形成される。従って、電源が遮断された回路ブロックはそのウェル領域への電位の供給も遮断することができ、これによってさらに消費電力を低減させることができる。
【００２９】
上記インタフェース領域３０Ａ，３０Ｂ，３０Ｃに設けられている各インタフェース回路は、対応する回路ブロック１１，１２，１３から出力される信号を遮断したり、記憶したりするもので、他の回路ブロックから入力される信号はそのまま通過させるように構成される。図５においては、インタフェース領域３０Ａ，３０Ｂ，３０Ｃが各回路ブロック１１，１２，１３をそれぞれ囲繞するように設けられているが、各回路ブロック１１，１２，１３の一部の辺に沿って設けられていても良い。
【００３０】
この実施例では、電源スイッチ２３Ａ，２３Ｂ，２３Ｃにより回路ブロック１１，１２，１３への電源の供給をそれぞれ遮断できるようにされているが、インタフェース領域３０Ａ，３０Ｂ，３０Ｃのインタフェース回路およびブロック間信号制御回路４０には、外部電源装置５０から常時電源が供給されるように構成されている。ブロック間信号制御回路４０は、第１の実施例と同様に、インタフェース回路と電源スイッチ２３Ａ〜２３Ｃを制御する。
【００３１】
この実施例によれば、電源遮断直前の信号を記憶した状態でいずれかの回路ブロックの電源電圧を任意に遮断できるため、他の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。２つの回路ブロックの電源を遮断するように構成することも可能である。
【００３２】
次に、図６を用いて本発明をマイクロプロセッサに適用した場合の実施例と、このマイクロプロセッサを制御装置として用いた携帯電話のシステムの例を説明する。
この実施例においては、特に制限されるものでないが、半導体チップ１０の中央がメイン電源領域１１０とされ、このメイン電源領域１１０にＣＰＵ（中央処理ユニット）やキャッシュメモリなどチップのスタンバイモード時に電源の供給が遮断される回路が設けられている。また、このメイン電源領域１１０の周囲にサブ電源領域１２０が設けられ、このサブ電源領域１２０には図１に示されているインタフェース回路３０と同様な回路およびブロック間信号制御回路４０と同様な回路やＣＰＵの周辺回路としての割込み処理回路７０、タイマ回路８０等が設けられている。これらの回路には、常時電源が供給される。
【００３３】
なお、この実施例では、サブ電源領域１２０に設けられる回路のうちインタフェース回路３０は、メイン電源領域１１０（ＣＰＵコア部）を囲むようにサブ電源領域１２０の最も内側（チップの中央より部分）に配置されている。また、特に制限されるものでないが、メイン電源領域１１０とサブ電源領域１２０との間には電源ライン領域６０Ａが、またサブ電源領域１２０とＩ／Ｏ電源領域１３０との間には電源ライン領域６０Ｂがそれぞれ設けられ、各電源領域１１０と１２０の基板表面のウェル領域は電気的に分離されていている。
【００３４】
さらに、この実施例においては、上記サブ電源領域１２０の外側であるチップ周縁部にＩ／Ｏ電源領域１３０が設けられ、このＩ／Ｏ電源領域１３０にはチップの外部端子であるパッドのうち信号の入出力に使用されるパッドに接続された入出力回路が配置されている。そして、この実施例の半導体チップには、Ｉ／Ｏ電源領域１３０とサブ電源領域１２０とメイン電源領域１１０に応じて３つの電源パッドＰｉ，Ｐｓ，Ｐｍが設けられ、Ｉ／Ｏ電源領域１３０には、Ｉ／Ｏ用電源パッドＰｉから内部回路の電源電圧よりも高い３．３Ｖのような電源電圧Ｖｃｃ１が供給される。これは、チップ外部の他の装置との間でチップ内部よりも振幅の大きな信号で情報のやり取りを行なえるようにするためである。一方、サブ電源領域１２０とメイン電源領域１１０にはそれぞれ１．５Ｖのような電源電圧Ｖｃｃ２とＶｃｃ３がそれぞれ供給される。内部回路の消費電力を押さえるためである。
【００３５】
この実施例においては、メイン電源領域１１０のＣＰＵからチップ外部の電源装置５０に対して内部状態信号ＩＳＳが出力され、この内部状態信号ＩＳＳが電源を遮断しても良い状態になったことを示していると、外部電源装置５０がブロック間信号制御回路４０にスタンバイ信号ＳＢＹを供給してインタフェース回路の遮断を行なわせてからメイン電源領域１１０への電源を遮断するように構成されている。
【００３６】
また、この電源遮断状態で、チップ外部からサブ電源領域１２０の割込み処理回路７０に対して所定の割込み信号ＩＲＱが入力されると、割込み処理回路７０がブロック間信号制御回路４０に対して電源復帰要求信号ＰＯＱを供給する。すると、ブロック間信号制御回路４０は外部電源装置５０に対してスタンバイ解除要求信号ＳＲＱを出力し、外部電源装置５０はこのスタンバイ解除要求信号ＳＲＱを受けるとメイン電源領域１１０への電源電圧の供給を再開する。すると、ＣＰＵが内部のイニシャライズをしてから動作を再開する。一方、ブロック間信号制御回路４０は、ＣＰＵのイニシャライズが終了するのを見計らってインタフェース回路３０の導通制御を行なう。
【００３７】
特に制限されるものでないが、この実施例のマイクロプロセッサを携帯電話機に使用する場合、チップは２つのバスＢＵＳ１，ＢＵＳ２に接続される。一方のバスＢＵＳ１には液晶表示パネル２１０や記憶装置としてのＲＡＭ（ランダム・アクセス・メモリ）２２０が接続される。また、他方のバスＢＵＳ２には、ベースバンド処理用のＬＳＩ２３０が接続され、さらにこのベースバンドＬＳＩ２３０とアンテナ２４０との間には高周波信号処理用の高周波モジュール２５０が接続される。
【００３８】
さらに、この実施例のマイクロプロセッサチップには、ＣＰＵへの電源の供給が遮断されて動作停止状態になっている間に、ＣＰＵを介さずに直接ベースバンド処理用ＬＳＩ２３０からの信号によって液晶表示パネル２１０の表示を変更できるようにするため、あるパッドＰ１に入力された外部信号をそのまま他のパッドＰ２からチップ外部へ出力させるためのバイパスラインＢＰＳと、該バイパスラインの信号とＣＰＵからの信号との切替えを行なうセレクタＳＥＬが設けられている。このセレクタＳＥＬの切替えは、前記ブロック間信号制御回路４０がインタフェース回路３０を遮断する信号を用いて行なうようにすることができる。
【００３９】
図７には、上記実施例のマイクロプロセッサにおける本発明のブロック間信号の一例として、メイン電源領域１１０のＣＰＵコア部からＩ／Ｏ電源領域１３０の入出力回路を介してチップ外部へ出力される信号の扱い方を示す。
図７に示されているように、ＣＰＵからデータ信号ＤＴ１とその出力制御信号ＤＳ１が出力される場合、データ信号ＤＴ１と出力制御信号ＤＳ１はそれぞれインタフェース回路３０の信号ゲート手段３１Ａ，３１Ｂを介して記憶手段３２Ａ，３２Ｂに一旦記憶される。Ｉ／Ｏ電源領域１３０の入出力回路は例えば入出力バッファとレベル変換回路とから構成されており、データ信号ＤＴ１は記憶手段３２Ａからレベル変換回路ＬＳ１に供給されて０−１．５Ｖのような振幅から０−３．３Ｖのような振幅に変換されて出力バッファＢＦＦのデータ入力端子に供給される。一方、出力制御信号ＤＳ１は記憶手段３２Ｂからレベル変換回路ＬＳ２に供給されて０−１．５Ｖのような振幅から０−３．３Ｖのような振幅に変換されて出力バッファＢＦＦの制御端子に供給される。
【００４０】
インタフェース回路３０を設けないで、ＣＰＵからの信号を直接レベル変換回路ＬＳ１，ＬＳ２に供給して出力させるように構成されていると、ＣＰＵの電源が遮断されることにより、出力バッファＢＦＦの出力信号が不定になるおそれがあるが、この実施例のように、インタフェース回路３０が設けられ、記憶手段３２Ａ，３２Ｂにより直前の信号状態が持されることにより、チップ外部へ出力される信号が不定になるのを防止することができ、他のチップひいてはシステム全体が誤動作するのを回避することができる。
【００４１】
図８は、本発明を適用した半導体集積回路の第４の実施例を示す。
この実施例は、内部回路を、動作モードに応じて電源が遮断される回路ブロック１１と、常時電源が供給されて動作する回路ブロック１２とがある場合に、入出力回路を各回路ブロックに応じて電源が遮断されるＩ／Ｏ部１３１と常時電源が供給されて動作するＩ／Ｏ部１３２とに分けるようにしたものである。回路ブロック１１と回路ブロック１２との間には、図１に示されているようなインタフェース回路３０を複数個並べたインタフェース領域３０Ａが設けられている。
【００４２】
また、動作モードに応じて電源が遮断される回路ブロック１１から出力される信号のうち電源遮断時に出力する必要のないものは電源が遮断されるＩ／Ｏ部１３１に供給され、電源遮断中にも出力していたいものは常時電源が供給されて動作するＩ／Ｏ部１３２へインタフェース回路３０を複数個並べたインタフェース領域３０Ｂを介して供給されるように構成されている。
【００４３】
なお、上記インタフェース領域３０Ａ，３０Ｂ内のインタフェース回路３０を制御するブロック間信号制御回路４０は常時電源が供給される回路ブロック１２の一部に設けられる。このような構成の半導体集積回路としては、例えば図６に示されているマイクロプロッサとベースバンド処理用ＬＳＩ２３０を１チップ化し、マイクロプロセッサを動作停止させるように構成したものが考えられる。
【００４４】
なお、この実施例においても、回路ブロック１１への電源の遮断は外部電源装置５０で行なうようにしている。そのため、回路ブロック１２から電源制御信号ＰＣＱを外部電源装置５０へ出力するように構成されているが、図１の実施例と同様にチップ内部に電源スイッチ２３を設けて内部で電源を遮断するように構成することも可能である。
【００４５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例におけるインタフェース回路３０内の記憶手段３２を直列にチェーン結合してシフトレジスタとして動作するスキャンパスを形成できるように構成しておいて、テスト時にこのスキャンパスを使ってチップ外部からＬＳＩの内部にテストデータを入れてから回路ブロックを動作させ、回路ブロックの論理動作で変化した出力信号をインタフェース回路３０内の記憶手段３２に記憶させ、再びシフトレジスタとして動作させてチップ外部へ出力させるテスト回路を構成できるようにすることも可能である。
【００４６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロプロセッサに適用した場合について説明したが、本発明はそれに限定されるものでなく一部の回路の動作を停止させたい半導体集積回路一般に利用することができる。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、電源遮断直前の信号を記憶した状態で一部の回路ブロックの電源電圧を遮断できるため、信号を受ける側の回路ブロックの誤動作を防止しつつ消費電力を低減させることができる。また、回路ブロック間にインタフェース回路を設けるため、回路ブロックは変更する必要がなく僅かな回路の追加、変更で消費電力を低減させることができる。さらに、電源を遮断可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置にインタフェース回路が設けることにより、インタフェース回路の数を最小限に抑えることができ、これによって回路面積の増加を抑えつつ消費電力を低減させることができるようになる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の第１の実施例の概略構成を示すブロック図である。
【図２】実施例の半導体集積回路における一部の回路ブロックへの電源の遮断と、電源復帰動作の手順を示すフローチャートである。
【図３】実施例の半導体集積回路における一部の回路ブロックの電源遮断時の関連する各信号のタイミングを示すタイミングチャートである。
【図４】実施例の半導体集積回路における一部の回路ブロックの電源復帰時の関連する各信号のタイミングを示すタイミングチャートである。
【図５】本発明を適用した半導体集積回路の第２実施例の概略構成を示すブロック図である。
【図６】本発明を適用した半導体集積回路の第３の実施例の概略構成およびこれを制御装置として用いた携帯電話システムの構成例を示すブロック図である。
【図７】実施例におけるインタフェース回路とＩ／Ｏ部の入出力回路との関係の一例を示す構成図である。
【図８】本発明を適用した半導体集積回路の第４実施例の概略構成を示すブロック図である。
【符号の説明】
１０ 半導体チップ
１１，１２，１３ 回路ブロック
２１ 電源端子
２２ 電源ライン
２３ 電源スイッチ
３０ ブロック間インタフェース回路
３１ 信号ゲート手段
３２ 記憶手段
３３ 信号比較回路
４０ ブロック間信号制御回路
５０ 外部電源装置
６０Ａ，６０Ｂ，６０Ｃ 電源ライン領域
１１０ メイン電源領域
１２０ サブ電源領域
１３０ Ｉ／Ｏ電源領域
Claims (4)
- 複数の回路ブロックを備えた半導体集積回路において、
上記回路ブロックのうち少なくともいずれか１つはその電源電圧が遮断されてその動作が停止可能に構成され、
上記動作停止可能な回路ブロックの出力端子と他の回路ブロックの入力端子との間には、動作停止可能な回路ブロックから出力される信号の伝達を遮断可能な信号ゲート手段と遮断直前の信号の状態を記憶する記憶手段とを含むブロック間インタフェース回路が設けられ、
上記動作停止可能な回路ブロックへの電源電圧が遮断される前に上記信号ゲート手段を遮断状態に制御するとともに、上記動作停止可能な回路ブロックへの電源供給再開後に上記信号ゲート手段を導通状態に制御する制御回路が設けられ、
上記動作停止可能な回路ブロックから上記制御回路への信号に基づいて上記制御回路から出力される制御信号により、上記動作可能な回路ブロックへの電源電圧を遮断する状態にされる電源スイッチが設けられたことを特徴とする半導体集積回路。 - 上記ブロック間インタフェース回路は、動作停止可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置に設けられていることを特徴とする請求項１に記載の半導体集積回路。
- 上記ブロック間インタフェース回路は、
上記記憶手段に記憶されている信号の状態と、上記動作停止可能な回路ブロックへの電源供給再開後に上記信号ゲート手段が導通状態にされて供給された信号の状態とを比較する信号比較手段を有することを特徴とする請求項１または２に記載の半導体集積回路。 - 複数の回路ブロックを備えた半導体集積回路において、
上記回路ブロックのうち少なくともいずれか１つはその電源電圧が遮断されてその動作が停止可能に構成され、
上記動作停止可能な回路ブロックの出力端子と他の回路ブロックの入力端子との間には、動作停止可能な回路ブロックから出力される信号の伝達を遮断可能な信号ゲート手段と遮断直前の信号の状態を記憶する記憶手段とを含むブロック間インタフェース回路が設けられているとともに、
上記ブロック間インタフェース回路を構成する素子は、上記動作停止可能な回路ブロックを構成する素子が形成された半導体基板表面の半導体領域と電気的に分離された半導体領域に形成され、
上記動作停止可能な回路ブロックへの電源電圧が遮断される前に上記信号ゲート手段を遮断状態に制御するとともに、上記動作停止可能な回路ブロックへの電源供給再開後に上記信号ゲート手段を導通状態に制御する制御回路が設けられ、
上記動作停止可能な回路ブロックから上記制御回路への信号に基づいて上記制御回路から出力される制御信号により、上記動作可能な回路ブロックへの電源電圧を遮断する状態にされる電源スイッチが設けられたことを特徴とする半導体集積回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284383A JP4974202B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路 |
| US10/081,186 US6639454B2 (en) | 2001-09-19 | 2002-02-25 | Multiple circuit blocks with interblock control and power conservation |
| US10/633,567 US6853239B2 (en) | 2001-09-19 | 2003-08-05 | Multiple circuit blocks with interblock control and power conservation |
| US11/015,649 US7078959B2 (en) | 2001-09-19 | 2004-12-20 | Multiple circuit blocks with interblock control and power conservation |
| US11/340,488 US7479823B2 (en) | 2001-09-19 | 2006-01-27 | Multiple circuit blocks with interblock control and power conservation |
| US11/448,739 US7468626B2 (en) | 2001-09-19 | 2006-06-08 | Multiple circuit blocks with interblock control and power conservation |
| US11/448,743 US7468627B2 (en) | 2001-09-19 | 2006-06-08 | Multiple circuit blocks with interblock control and power conservation |
| US12/314,379 US7705668B2 (en) | 2001-09-19 | 2008-12-09 | Mobile telephone with interblock control for power conservation |
| US12/659,369 US8049556B2 (en) | 2001-09-19 | 2010-03-05 | Multiple circuit blocks with interblock control and power conservation |
| US13/200,856 US8378741B2 (en) | 2001-09-19 | 2011-10-04 | Multiple circuit blocks with interblock control and power conservation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284383A JP4974202B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011276977A Division JP5408743B2 (ja) | 2011-12-19 | 2011-12-19 | 携帯電話 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092359A JP2003092359A (ja) | 2003-03-28 |
| JP4974202B2 true JP4974202B2 (ja) | 2012-07-11 |
Family
ID=19107714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284383A Expired - Lifetime JP4974202B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (9) | US6639454B2 (ja) |
| JP (1) | JP4974202B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946831B1 (ko) * | 2001-01-31 | 2010-03-09 | 가부시키가이샤 히타치세이사쿠쇼 | 데이터 처리 시스템 및 데이터 프로세서 |
| JP4974202B2 (ja) | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP3786608B2 (ja) * | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6989702B2 (en) * | 2002-07-11 | 2006-01-24 | Texas Instruments Incorporated | Retention register with normal functionality independent of retention power supply |
| EP3321769A1 (en) | 2003-05-07 | 2018-05-16 | Conversant Intellectual Property Management Inc. | Managing power on integrated circuits using power islands |
| KR101035077B1 (ko) * | 2004-02-20 | 2011-05-19 | 삼성전자주식회사 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
| JP2006048190A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 情報処理装置および電力制御方法 |
| EP1849051A2 (en) * | 2005-02-16 | 2007-10-31 | Matsusita Electric Industrial Co., Ltd. | Power supply control circuit and electronic circuit |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| JP4846272B2 (ja) * | 2005-06-07 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5105462B2 (ja) | 2005-12-27 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2007243340A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JP5013895B2 (ja) * | 2006-04-27 | 2012-08-29 | パナソニック株式会社 | 半導体集積回路装置 |
| US8063886B2 (en) * | 2006-07-18 | 2011-11-22 | Iee International Electronics & Engineering S.A. | Data input device |
| JP5143413B2 (ja) * | 2006-12-20 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
| US7844018B2 (en) * | 2007-01-02 | 2010-11-30 | Qualcomm Incorporated | Methods and apparatuses for reducing inter-carrier interference in an OFDM system |
| US8212392B2 (en) * | 2007-02-12 | 2012-07-03 | Broadcom Corporation | Method and system for supplying power to multiple voltage islands using a single supply source (SSS) |
| US7868479B2 (en) * | 2007-06-27 | 2011-01-11 | Qualcomm Incorporated | Power gating for multimedia processing power management |
| US8327173B2 (en) | 2007-12-17 | 2012-12-04 | Nvidia Corporation | Integrated circuit device core power down independent of peripheral device operation |
| US20090204835A1 (en) * | 2008-02-11 | 2009-08-13 | Nvidia Corporation | Use methods for power optimization using an integrated circuit having power domains and partitions |
| US9411390B2 (en) * | 2008-02-11 | 2016-08-09 | Nvidia Corporation | Integrated circuit device having power domains and partitions based on use case power optimization |
| US9520743B2 (en) * | 2008-03-27 | 2016-12-13 | Echostar Technologies L.L.C. | Reduction of power consumption in remote control electronics |
| US8607177B2 (en) | 2008-04-10 | 2013-12-10 | Nvidia Corporation | Netlist cell identification and classification to reduce power consumption |
| US8762759B2 (en) | 2008-04-10 | 2014-06-24 | Nvidia Corporation | Responding to interrupts while in a reduced power state |
| US9423846B2 (en) * | 2008-04-10 | 2016-08-23 | Nvidia Corporation | Powered ring to maintain IO state independent of the core of an integrated circuit device |
| US7981592B2 (en) * | 2008-04-11 | 2011-07-19 | Sandisk 3D Llc | Double patterning method |
| JP5168194B2 (ja) * | 2009-03-05 | 2013-03-21 | 富士通セミコンダクター株式会社 | 電源供給支援プログラム、電源供給支援装置および電源供給支援方法 |
| JP2011146903A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置および半導体装置の制御方法 |
| KR20110132073A (ko) * | 2010-06-01 | 2011-12-07 | 삼성전자주식회사 | 칩 및 칩 테스트 시스템 |
| TWI632551B (zh) | 2010-12-03 | 2018-08-11 | 半導體能源研究所股份有限公司 | 積體電路，其驅動方法，及半導體裝置 |
| US8966292B2 (en) * | 2011-01-03 | 2015-02-24 | Qualcomm Incorporated | Performance improvements in a wireless client terminal using assistance from a proxy device |
| JP2012222562A (ja) * | 2011-04-07 | 2012-11-12 | Clarion Co Ltd | 通信装置 |
| TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
| US9773344B2 (en) | 2012-01-11 | 2017-09-26 | Nvidia Corporation | Graphics processor clock scaling based on idle time |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| JP5980035B2 (ja) * | 2012-07-31 | 2016-08-31 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
| US9471395B2 (en) | 2012-08-23 | 2016-10-18 | Nvidia Corporation | Processor cluster migration techniques |
| US8947137B2 (en) | 2012-09-05 | 2015-02-03 | Nvidia Corporation | Core voltage reset systems and methods with wide noise margin |
| US9811874B2 (en) | 2012-12-31 | 2017-11-07 | Nvidia Corporation | Frame times by dynamically adjusting frame buffer resolution |
| US8766707B1 (en) * | 2013-03-15 | 2014-07-01 | Seagate Technology Llc | Integrated always on power island for low power mode operation |
| US20150200667A1 (en) * | 2014-01-15 | 2015-07-16 | Qualcomm Incorporated | Collapsible glue logic systems and methods |
| US9785211B2 (en) * | 2015-02-13 | 2017-10-10 | Qualcomm Incorporated | Independent power collapse methodology |
| US9755644B2 (en) | 2015-09-30 | 2017-09-05 | Lapis Semiconductor Co., Ltd. | Interface circuit |
| US10331201B2 (en) * | 2016-07-20 | 2019-06-25 | Imec Vzw | Power control in integrated circuits |
| US10983851B1 (en) * | 2019-12-04 | 2021-04-20 | Cirrus Logic, Inc. | Protecting against memory corruption and system freeze during power state transitions in a multi-power domain system |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594328A (ja) * | 1982-06-30 | 1984-01-11 | Fujitsu Ltd | Ｍｏｓ論理回路 |
| JPH079978B2 (ja) | 1987-02-24 | 1995-02-01 | 富士通株式会社 | マスタスライス型半導体集積回路 |
| US5121358A (en) * | 1990-09-26 | 1992-06-09 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with power-on reset controlled latched row line repeaters |
| US5343437A (en) * | 1993-02-19 | 1994-08-30 | Motorola Inc. | Memory having nonvolatile and volatile memory banks |
| US5473571A (en) * | 1993-09-30 | 1995-12-05 | Nippon Telegraph And Telephone Corporation | Data hold circuit |
| JP3233318B2 (ja) * | 1993-11-10 | 2001-11-26 | 日本電信電話株式会社 | 論理回路 |
| JPH07129538A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積回路 |
| US5615162A (en) * | 1995-01-04 | 1997-03-25 | Texas Instruments Incorporated | Selective power to memory |
| KR0150750B1 (ko) | 1995-05-19 | 1998-10-01 | 김주용 | 대기상태의 전력 소모를 감소시키기 위한 반도체 장치 |
| US5627492A (en) * | 1995-11-03 | 1997-05-06 | Motorola, Inc. | Circuit and method for isolating circuit blocks for reducing power dissipation |
| US6208567B1 (en) * | 1997-01-31 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device capable of cutting off a leakage current in a defective array section |
| JPH11330918A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | 順序回路 |
| JP2000114935A (ja) * | 1998-10-02 | 2000-04-21 | Nec Corp | 順序回路 |
| JP4030213B2 (ja) * | 1999-02-22 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体回路装置 |
| US6443586B1 (en) * | 1999-03-10 | 2002-09-03 | New Transducers Limited | Light-emitting panel-form loudspeaker |
| JP3380852B2 (ja) * | 1999-04-13 | 2003-02-24 | 松下電器産業株式会社 | 半導体記憶装置 |
| JP4319753B2 (ja) * | 2000-01-18 | 2009-08-26 | 富士フイルム株式会社 | 集積回路およびその動作制御方法 |
| JP3649640B2 (ja) * | 2000-03-03 | 2005-05-18 | 松下電器産業株式会社 | 半導体レジスタ素子 |
| US6545929B1 (en) * | 2000-08-31 | 2003-04-08 | Micron Technology, Inc. | Voltage regulator and data path for a memory device |
| JP4974202B2 (ja) * | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
| US6493257B1 (en) * | 2002-03-27 | 2002-12-10 | International Business Machines Corporation | CMOS state saving latch |
| JP3517411B2 (ja) * | 2002-04-08 | 2004-04-12 | 沖電気工業株式会社 | 半導体記憶装置 |
| KR100426443B1 (ko) * | 2002-06-29 | 2004-04-13 | 주식회사 하이닉스반도체 | 딥 파워다운 제어 회로 |
| JP2004133969A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置 |
| JP4127016B2 (ja) * | 2002-10-30 | 2008-07-30 | 日本電気株式会社 | 携帯電話機 |
| US7279927B2 (en) * | 2004-02-06 | 2007-10-09 | Agere Systems Inc. | Integrated circuit with multiple power domains |
-
2001
- 2001-09-19 JP JP2001284383A patent/JP4974202B2/ja not_active Expired - Lifetime
-
2002
- 2002-02-25 US US10/081,186 patent/US6639454B2/en not_active Expired - Lifetime
-
2003
- 2003-08-05 US US10/633,567 patent/US6853239B2/en not_active Expired - Lifetime
-
2004
- 2004-12-20 US US11/015,649 patent/US7078959B2/en not_active Expired - Lifetime
-
2006
- 2006-01-27 US US11/340,488 patent/US7479823B2/en not_active Expired - Lifetime
- 2006-06-08 US US11/448,743 patent/US7468627B2/en not_active Expired - Lifetime
- 2006-06-08 US US11/448,739 patent/US7468626B2/en not_active Expired - Lifetime
-
2008
- 2008-12-09 US US12/314,379 patent/US7705668B2/en not_active Expired - Lifetime
-
2010
- 2010-03-05 US US12/659,369 patent/US8049556B2/en not_active Expired - Fee Related
-
2011
- 2011-10-04 US US13/200,856 patent/US8378741B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20120025905A1 (en) | 2012-02-02 |
| US20060226895A1 (en) | 2006-10-12 |
| US7479823B2 (en) | 2009-01-20 |
| US7468627B2 (en) | 2008-12-23 |
| US20090096513A1 (en) | 2009-04-16 |
| US7078959B2 (en) | 2006-07-18 |
| US20040027173A1 (en) | 2004-02-12 |
| US7468626B2 (en) | 2008-12-23 |
| US6853239B2 (en) | 2005-02-08 |
| US20060226894A1 (en) | 2006-10-12 |
| US20100164610A1 (en) | 2010-07-01 |
| US20050104653A1 (en) | 2005-05-19 |
| US8049556B2 (en) | 2011-11-01 |
| US20060132228A1 (en) | 2006-06-22 |
| US7705668B2 (en) | 2010-04-27 |
| JP2003092359A (ja) | 2003-03-28 |
| US6639454B2 (en) | 2003-10-28 |
| US20030052730A1 (en) | 2003-03-20 |
| US8378741B2 (en) | 2013-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4974202B2 (ja) | 半導体集積回路 | |
| JP4621113B2 (ja) | 半導体集積回路装置 | |
| JP3714963B2 (ja) | 別個に電源を落とす能力を有する集積回路の入出力セクション | |
| JP4713901B2 (ja) | 半導体集積回路装置 | |
| KR101099222B1 (ko) | 정보처리장치 | |
| US7882376B2 (en) | Power control for a core circuit area of a semiconductor integrated circuit device | |
| US20050114722A1 (en) | Semiconductor integrated circuit and microprocessor unit switching method | |
| JP5574461B2 (ja) | 半導体集積回路 | |
| JP5408743B2 (ja) | 携帯電話 | |
| JP4820632B2 (ja) | 半導体集積回路装置及び情報システム | |
| JP5704669B2 (ja) | 半導体装置 | |
| US20050180233A1 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JP2002217371A (ja) | 集積回路装置 | |
| JP2002341976A (ja) | 多電源半導体装置及び該装置の電源制御方法 | |
| JP2023149269A (ja) | 半導体集積回路 | |
| JP2003005871A (ja) | データ処理装置のデータバックアップ方法および装置 | |
| WO2011144609A2 (en) | System and method of selectively varying supply voltage without shifting data signal levels | |
| JP2009187585A (ja) | スタンバイモードからの復帰処理方法 | |
| JP2009177287A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4974202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |