KR101035077B1 - 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 - Google Patents

다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 Download PDF

Info

Publication number
KR101035077B1
KR101035077B1 KR1020040011324A KR20040011324A KR101035077B1 KR 101035077 B1 KR101035077 B1 KR 101035077B1 KR 1020040011324 A KR1020040011324 A KR 1020040011324A KR 20040011324 A KR20040011324 A KR 20040011324A KR 101035077 B1 KR101035077 B1 KR 101035077B1
Authority
KR
South Korea
Prior art keywords
operating
voltage
level
operation mode
mode signal
Prior art date
Application number
KR1020040011324A
Other languages
English (en)
Other versions
KR20050082761A (ko
Inventor
박기호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040011324A priority Critical patent/KR101035077B1/ko
Priority to JP2005042860A priority patent/JP4764026B2/ja
Priority to US11/060,838 priority patent/US7412613B2/en
Publication of KR20050082761A publication Critical patent/KR20050082761A/ko
Application granted granted Critical
Publication of KR101035077B1 publication Critical patent/KR101035077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

다이나믹 전압 스케일링(Dynamic Voltage Scaling)에 따라 전력 소비 감소가 가능한 반도체 시스템이 개시된다. 본 발명의 실시예에 따른 반도체 시스템은 동작 모드 선택부, 동작 전압 발생부 및 동작 블록을 구비한다. 동작 모드 선택부는 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생한다. 동작 전압 발생부는 상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시킨다. 동작 블록은 다이나믹 전압 스케일링 동작 모드인 경우 서로 다른 전압 레벨을 가지는 동작 전압에 응답하여 동작된다. 상기 동작 모드 선택부는 정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발생한다. 상기 동작 전압 발생부는 상기 동작 모드 신호가 제 2 레벨인 경우, 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 다르며 소정의 전압 레벨을 가지는 제 1 동작 전압과 제 2 동작 전압을 발생한다. 상기 동작 블록은 제 1 동작부 및 제 2 동작부를 구비한다. 본 발명에 따른 반도체 시스템은 반도체 시스템의 각각의 동작 블록에 대하여 상이한 다이나믹 전압 스케일링을 수행하여 전력 소비를 감소시키는 장점이 있다.

Description

다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한 반도체 시스템{Semiconductor system capable of reducing consumption of power according to Dynamic Voltage Scaling}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 다이나믹 전압 스케일링이 적용되는 일반적인 반도체 시스템을 설명하는 블록도이다.
도 2는 본 발명의 실시예에 따른 다이나믹 전압 스케일링이 적용되는 반도체 시스템을 설명하는 블록도이다.
도 3은 동작 여유 시간을 이용하여 전력 소비를 줄일 수 있는 동작을 수행하는 제 3 동작부의 구조를 설명하는 블록도이다.
본 발명은 반도체 시스템에 관한 것으로서, 특히 동작 모드에 따라 동작 전압을 변화시켜 전력 소비를 감소시킬 수 있는 반도체 시스템에 관한 것이다.
최근의 프로세서(processor), 특히 내장형 프로세서 설계에 있어서는 프로세 서의 성능과 함께 전력 소비를 낮추는 방안이 매우 중요한 문제로 떠오르고 있다. 이러한 추세를 반영하여, 최근에 개발되는 내장형 프로세서는 전력 소비를 낮추기 위한 많은 기능을 제공한다.
프로세서의 성능을 저하시키는 것이 허락된다면 전력 소비를 감소시키기 위해서는 다양한 방법들이 이용될 수 있다. 그러나, 수행되어야 할 워크로드(workload)의 양에 따라 프로세서의 성능을 저하시키지 아니하면서도 전력 소비를 낮추기 위한 기법으로 다이나믹 주파수 스케일링(Dynamic Frequency Scaling) 또는 다이나믹 전압 스케일링(Dynamic Voltage Scaling)이 이용된다.
다이나믹 주파수 스케일링(Dynamic Frequency Scaling) 또는 다이나믹 전압 스케일링(Dynamic Voltage Scaling)은 프로세서가 수행해야할 동작이나 현재 수행중인 동작의 긴급 정도, 동작 량의 정도에 따라서 동작 수행 중 전압이나 주파수를 증가 또는 감소시킴으로써 프로세서가 소비하는 전력의 양을 줄이는 방법이다.
그러나, 지금까지 진행되고 있는 다이나믹 주파수 스케일링 또는 다이나믹 전압 스케일링에 관한 연구는 주로 언제, 어느 정도의 다이나믹 주파수 스케일링 또는 다이나믹 전압 스케일링을 수행할 것인지에 관한 것과 다이나믹 주파수 스케일링 또는 다이나믹 전압 스케일링을 수행하기 위한 회로에 관한 것에 대하여 중점적으로 이루어지고 있는 추세이다.
또한, 다이나믹 전압 스케일링을 수행할 때, 시스템 전체에 일률적으로 동일한 전압 스케일링을 수행하여 동일한 동작 전압이 시스템으로 인가되도록 하고 있다.
도 1은 다이나믹 전압 스케일링이 적용되는 일반적인 반도체 시스템을 설명하는 블록도이다.
도 1의 반도체 시스템(100)은 반도체 다이나믹 전압 스케일링에 의해서 동작 전압의 전압 레벨을 조정하는 동작 전압 발생부(110)와 동작 전압(VREF)을 수신하여 동작되는 동작 블록(115)을 구비한다.
동작 블록(115)은 복수개의 동작부들을 구비하며 도 1에는 제 1 내지 제 3 동작부(120, 130, 140)만 도시된다. 제 1 내지 제 3 동작부(120, 130, 140)는 신호 전송, 저장, 제어 등 각각 서로 다른 기능을 수행한다. 도 1의 반도체 시스템(100)은 예를 들어 프로세서(processor)일 수 있다.
도 1의 반도체 시스템(100)의 동작 블록(115)은 동작 전압 발생부(110)에서 출력되는 동작 전압(VREF)에 응답하여 동작된다. 다이나믹 전압 스케일링이 수행되면 동작 전압(VREF)의 전압 레벨은 상승 또는 하강한다.
그런데, 종래의 반도체 시스템(100)은 다이나믹 전압 스케일링에 의해서 동작 전압(VREF)의 전압 레벨이 상승 또는 하강하더라도 동작 블록(115)의 모든 동작부들(120, 130, 140)이 상승 또는 하강된 동작 전압(VREF)을 공통으로 수신하여 동작된다.
따라서, 각각의 동작부(120, 130, 140)가 동작하기 위한 최적화된 전압 레벨이 서로 다른 경우에는 다이나믹 전압 스케일링에 의해서 동작 전압(VREF)의 전압 레벨이 변화되더라도 여전히 각각의 동작부(120, 130, 140)가 최적화된 상태에서 동작하지 못하는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는, 반도체 시스템의 각각의 동작 블록에 대하여 상이한 다이나믹 전압 스케일링을 수행하여 전력 소비를 감소시키는 반도체 시스템을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 시스템은 동작 모드 선택부, 동작 전압 발생부 및 동작 블록을 구비한다.
동작 모드 선택부는 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생한다. 동작 전압 발생부는 상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시킨다.
동작 블록은 다이나믹 전압 스케일링 동작 모드인 경우 서로 다른 전압 레벨을 가지는 동작 전압에 응답하여 동작된다.
상기 동작 모드 선택부는 정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발생한다.
상기 동작 전압 발생부는 상기 동작 모드 신호가 제 2 레벨인 경우, 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 다르며 소정의 전압 레벨을 가지는 제 1 동작 전압과 제 2 동작 전압을 발생한다.
상기 동작 블록은 제 1 동작부 및 제 2 동작부를 구비한다. 제 1 동작부는 상기 제 1 동작 전압에 응답하여 동작된다. 제 2 동작부는 상기 제 2 동작 전압에 응답하여 동작된다.
상기 적어도 하나의 제 1 동작부는 동작 가능한 상기 동작 전압의 최소 레벨이 상기 제 2 동작부의 동작 가능한 상기 동작 전압의 최소 레벨에 비하여 높다. 상기 제 1 동작 전압의 전압 레벨은 상기 제 2 동작 전압의 전압 레벨보다 높다.
상기 제 1 동작 전압 및 상기 제 2 동작 전압의 전압 레벨은 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨보다 낮다.
상기 동작 전압 발생부는 상기 동작 모드 신호가 제 2 레벨인 경우에도 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압을 더 발생한다.
상기 동작 블록은 상기 동작 모드 신호가 제 2 레벨이어도 상기 제 3 동작 전압에 응답하여 동작되는 적어도 하나의 제 3 동작부를 더 구비한다. 상기 적어도 하나의 제 3 동작부는 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을 수행한다.
상기 제 3 동작부는 캐쉬 메모리 및 라인 버퍼를 구비한다.
캐쉬 메모리는 데이터를 저장한다. 라인 버퍼는 상기 캐쉬 메모리에 저장된 데이터 중 일부 데이터를 저장한다.
상기 동작 모드 신호가 제 1 논리 레벨이면 어드레스 신호에 응답하여 상기 캐쉬 메모리만 접근되는 제 1 동작이 수행되고, 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 어드레스 신호에 응답하여 상기 라인 버퍼와 상기 캐쉬 메모리가 순 차적으로 접근되는 제 2 동작이 수행된다.
상기 제 2 동작은 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행된다.
상기 제 3 동작부는 캐쉬 메모리 인에이블 회로 및 라인 버퍼 인에이블 회로를 더 구비할 수 있다.
캐쉬 메모리 인에이블 회로는 상기 동작 모드 신호가 제 1 논리 레벨이면 상기 캐쉬 메모리를 계속 인에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호를 수신하는 경우에만 상기 캐쉬 메모리를 인에이블 시키는 캐쉬 메모리 인에이블 신호를 발생한다.
라인 버퍼 인에이블 회로는 상기 동작 모드 신호가 제 1 논리 레벨이면 상기 라인 버퍼를 계속 디스에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 라인 버퍼를 계속 인에이블 시키는 라인 버퍼 인에이블 신호를 발생한다.
상기 라인 버퍼 출력 신호는 상기 동작 모드 신호가 제 2 논리 레벨이고 상기 어드레스 신호에 대응되는 데이터가 상기 라인 버퍼에 존재하지 않는 경우에 상기 라인 버퍼로부터 출력되는 신호이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 시스템은 동작 모드 선택부, 동작 전압 발생부, 제 1 동작부 및 제 2 동작부를 구비한다.
동작 모드 선택부는 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생한다. 동작 전압 발생부는 상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시킨다.
제 1 동작부는 상기 동작 전압 발생부에서 발생되는 제 1 동작 전압에 응답하여 동작한다. 제 2 동작부는 상기 동작 전압 발생부에서 발생되는 제 2 동작 전압에 응답하여 동작한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 다이나믹 전압 스케일링이 적용되는 반도체 시스템을 설명하는 블록도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 시스템(200)은 동작 모드 선택부(205), 동작 전압 발생부(210) 및 동작 블록(215)을 구비한다.
동작 모드 선택부(205)는 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호(OMODE)를 발생한다. 동작 모드 선택부(205)는 반도체 시스템(200)의 동작 모드가 정상 동작 모드라면 동작 모드 신호(OMODE)를 제 1 레벨로 발생한다.
반대로, 반도체 시스템(200)의 동작 모드가 다이나믹 전압 스케일링 동작 모 드인 경우 동작 모드 선택부(205)는 동작 모드 신호(OMODE)를 제 2 레벨로 발생한다.
다이나믹 전압 스케일링 동작 모드는 반도체 시스템(200)의 동작 전압의 전압 레벨을 다이나믹 전압 스케일링을 이용하여 증가 또는 감소시켜 반도체 시스템(200)을 동작시키는 모드를 의미한다.
본 명세서의 청구 범위에서는 제 1 레벨과 제 2 레벨이라는 용어를 사용하였으나 이하에서는 설명의 편의를 위하여 제 1 레벨을 "하이(high)"로, 제 2 레벨을 "로우(low)"로 설정하여 설명하기로 한다. 그러나 이러한 설정이 본 발명의 권리범위에 영향을 미치는 것이 아님은 자명하다.
동작 모드 선택부(205)가 동작 모드를 결정하는 방법으로 외부의 사용자가 동작 모드를 선택하고 동작 모드에 따른 제어 신호(미도시)를 동작 모드 선택부(205)로 인가하여 동작 모드 선택부(205)가 동작 모드 신호(OMODE)의 레벨을 결정하도록 할 수 있다.
또는 동작 모드 선택부(205)가 스스로 반도체 시스템(200)의 현재의 동작 상태를 인식하고 어떠한 동작 모드가 전력 소비 감소를 위하여 더 좋을지를 결정하여 동작 모드 신호(OMODE)의 레벨을 결정하도록 할 수 있다.
이러한 기능을 수행하는 동작 모드 선택부(205)는 당업자라면 내부 회로 구조를 이해할 수 있으므로 상세한 설명을 생략한다.
동작 전압 발생부(210)는 동작 모드 신호(OMODE)에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시킨다. 동작 전압 발생부(210)는 동작 모드 신호(OMODE) 가 제 2 레벨인 경우, 즉 반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드인 경우 소정의 전압 레벨을 가지는 제 1 동작 전압(V1)과 제 2 동작 전압(V2)을 발생한다.
동작 모드 신호(OMODE)가 제 2 레벨인 경우의 제 1 동작 전압(V1)과 제 2 동작 전압(V2)의 전압 레벨은 동작 모드 신호(OMODE)가 제 1 레벨인 경우의 동작 전압의 전압 레벨과 다르다.
동작 모드 신호(OMODE)가 제 1 레벨인 경우, 즉 반도체 시스템(200)이 정상 동작 모드인 경우, 제 1 동작 전압(V1)과 제 2 동작 전압(V2)의 전압 레벨은 동일하며 동일한 하나의 동작 전압이 동작 블록(215)으로 인가된다. 동작 전압 발생부(210)는 레벨 쉬프터를 이용하여 만들어질 수 있다.
동작 블록(215)은 다이나믹 전압 스케일링 동작 모드인 경우 서로 다른 전압 레벨을 가지는 제 1 동작 전압(V1) 및 제 2 동작 전압(V2)에 응답하여 동작된다. 동작 블록(215)은 제 1 동작부(220) 및 제 2 동작부(230)를 구비한다.
제 1 동작부(220)는 제 1 동작 전압(V1)에 응답하여 동작된다. 제 2 동작부(230)는 제 2 동작 전압(V2)에 응답하여 동작된다. 제 1 동작 전압(V1)에 응답하여 동작되는 제 1 동작부(220)는 복수 개일 수 있다. 다만 도 2에는 하나의 제 1 동작부(220)만 도시된다.
제 2 동작 전압(V2)에 응답하여 동작되는 제 2 동작부(230)는 복수 개일 수 있다. 다만 도 2에는 하나의 제 2 동작부(230)만 도시된다. 제 1 동작부(220)와 제 2 동작부(230)는 서로 다른 기능을 수행한다.
제 1 동작부(220)는 동작 가능한 동작 전압의 최소 레벨이 제 2 동작부(230)의 동작 가능한 동작 전압의 최소 레벨에 비하여 높다. 예를 들어, 제 1 동작부(220)가 동작하기 위하여 필요한 동작 전압의 전압 레벨이 약 0.8V ~ 1.2V 사이라면 제 2 동작부(230)가 동작하기 위하여 필요한 동작 전압의 전압 레벨은 약 0.6V ~ 1.2V 일 수 있다.
반도체 시스템(200)이 정상 동작 모드로 동작하는 경우, 제 1 동작부(220)와 제 2 동작부(230)는 모두 1.2V의 동작 전압을 동작 전압 발생부(210)로부터 수신하여 동작한다.
반도체 시스템(200)의 전력 소비 감소를 위하여 다이나믹 전압 스케일링에 의하여 동작 전압을 낮추는 경우, 종래에는 반도체 시스템(200) 전체에 일률적으로 다이나믹 전압 스케일링이 수행되므로 제 1 동작부(220)와 제 2 동작부(230)는 여전히 동일한 동작 전압 레벨로 동작한다.
즉, 반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드로 동작하는 경우, 종래에는 제 1 동작부(220)와 제 2 동작부(230)는 모두 0.8V의 제 1 동작 전압(V1)과 제 2 동작 전압(V2)을 동작 전압 발생부(210)로부터 수신하여 동작한다.
따라서, 앞의 예에서처럼, 제 2 동작부(230)가 제 1 동작부(220)보다 더 낮은 동작 전압에 응답하여 동작할 수 있을 경우에도 제 2 동작부(230)는 제 1 동작부(220)와 동일한 동작 전압 레벨로 동작되므로 전력 소모를 감소시키기 어렵다.
본 발명의 실시예에 따른 반도체 시스템(200)에서, 반도체 시스템(200)이 다 이나믹 전압 스케일링 모드로 동작하는 경우, 동작 전압 발생부(210)가 발생하는 제 1 동작 전압(V1)과 제 2 동작 전압(V2)의 전압 레벨은 서로 다른 레벨로 스케일링 된다.
앞에서 든 예에서처럼, 제 2 동작부(230)가 동작할 수 있는 제 2 동작 전압(V2)의 최저 전압 레벨이 제 1 동작부(220)가 동작할 수 있는 제 1 동작 전압(V1)의 최저 전압 레벨보다 낮다면, 다이나믹 전압 스케일링 수행 후의 제 2 동작 전압(V2)의 전압 레벨은 제 1 동작 전압(V1)의 전압 레벨보다 더 낮아진다.
즉, 다이나믹 전압 스케일링 수행 후, 제 1 동작 전압(V1)의 전압 레벨은 1.2V에서 0.8V로 낮아지고 제 2 동작 전압(V2)의 전압 레벨은 1.2V에서 0.6V로 낮아진다. 그러면, 반도체 시스템(200)은 소비되는 전력을 좀 더 많이 감소시킬 수 있다.
지금까지는 다이나믹 전압 스케일링에 의해서 동작 전압의 전압 레벨이 낮아지는 경우에 대하여 설명되었으나 반대로 다이나믹 전압 스케일링에 의해서 동작 전압의 전압 레벨이 높아질 수도 있다.
이 경우에도 제 1 동작부(220)와 제 2 동작부(230)가 동작되기 위한 동작 전압의 최적화된 전압 레벨이 서로 다른 경우에는 다이나믹 전압 스케일링에 의해서 증가되는 제 1 동작 전압(V1)과 제 2 동작 전압(V2)의 전압 레벨이 달라질 수 있다.
동작 전압 발생부(210)는 동작 모드 신호(OMODE)가 제 2 레벨인 경우, 즉 반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드로 동작하는 경우에도 동작 모드 신호(OMODE)가 제 1 레벨인 경우의 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압(V3)을 더 발생할 수 있다.
앞의 예에서처럼, 다이나믹 전압 스케일링에 의하여 제 1 동작 전압(V1)의 전압 레벨이 1.2V에서 0.8V로 낮아지고 제 2 동작 전압(V2)의 전압 레벨이 1.2V에서 0.6V로 낮아지는 경우 제 3 동작 전압(V3)의 전압레벨은 반도체 시스템(200)이 정상 동작 모드로 동작하는 경우의 동작 전압 레벨인 1.2V로 발생된다.
동작 블록(215)은 동작 모드 신호(OMODE)가 제 2 레벨이어도 제 3 동작 전압(V3)에 응답하여 동작되는 적어도 하나의 제 3 동작부(240)를 더 구비할 수 있다.
반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드로 동작하는 경우에도 제 1 동작부(220) 및 제 2 동작부(230)와 달리 제 3 동작부(240)는 1.2V의 제 3 동작 전압(V3)에 응답하여 동작된다.
제 3 동작부(240)는 제 3 동작부(240)의 동작 주파수와 제 1 및 제 2 동작부(220, 230)의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을 수행한다.
다이나믹 전압 스케일링이 수행되면 반도체 시스템(200)의 동작 전압 레벨이 변화될 뿐만 아니라 동작 주파수도 변화된다. 다이나믹 전압 스케일링에 의해서 동작 전압의 전압 레벨이 낮아지면 반도체 시스템(200)의 동작 주파수도 낮아진다.
앞의 예에서 반도체 시스템(200)이 정상 동작 모드로 동작하는 경우 반도체 시스템(200)의 동작 주파수가 500Mhz 라고 가정하고 반도체 시스템(200)이 다이나 믹 전압 스케일링 동작 모드로 동작하는 경우의 반도체 시스템(200)의 동작 주파수가 400Mhz라고 가정한다.
그러나, 제 3 동작부(240)는 다이나믹 전압 스케일링 후에도 반도체 시스템(200)이 정상 동작 모드로 동작하는 경우의 동작 전압 레벨과 동일한 동작 전압 레벨에 응답하여 동작된다. 따라서 반도체 시스템(200) 전체의 동작 주파수는 400Mhz 이지만 제 3 동작부(240)의 동작 주파수는 500Mhz 이다.
주파수와 주기는 반비례 관계에 있으므로, 반도체 시스템(200)의 동작 주기가 2.5ns라면 제 3 동작부(240)의 동작 주기는 2ns이다. 그러면, 제 3 동작부(240)는 0.5ns의 동작 여유 시간을 가지게 된다.
제 3 동작부(240)는 이러한 동작 여유 시간을 이용하여 동일한 기능을 수행하지만 전력 소비를 줄일 수 있는 동작을 수행할 수 있다.
도 3은 동작 여유 시간을 이용하여 전력 소비를 줄일 수 있는 동작을 수행하는 제 3 동작부의 구조를 설명하는 블록도이다.
제 3 동작부(240)는 반도체 시스템(200)의 동작 주기와 제 3 동작부(240)의 동작 주기의 차이로 인하여 발생된 동작 여유 시간을 이용하여 전력 소모를 감소시킬 수 있는 동작을 수행하고, 다이나믹 전압 스케일링이 수행되지 않는 정상 동작 모드에서는 정상적인 동작을 수행한다.
도 3을 참조하면, 제 3 동작부(240)는 캐쉬 메모리(310) 및 라인 버퍼(320)를 구비한다.
캐쉬 메모리(310)는 데이터를 저장한다. 라인 버퍼(320)는 캐쉬 메모리(310) 에 저장된 데이터 중 일부 데이터를 저장한다.
동작 모드 신호(OMODE)가 제 1 논리 레벨이면, 즉, 반도체 시스템(200)이 정상 동작 모드이면 어드레스 신호(ADDS)에 응답하여 캐쉬 메모리(310)만 접근되는 제 1 동작이 수행된다.
동작 모드 신호(OMODE)가 제 2 논리 레벨이면 즉, 반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드이면 어드레스 신호(ADDS)에 응답하여 라인 버퍼(320)와 캐쉬 메모리(310)가 순차적으로 접근되는 제 2 동작이 수행된다.
제 2 동작은 제 3 동작부(240)의 동작 주파수와 제 1 및 제 2 동작부(220, 230)의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행된다. 제 2 동작은 제 1 동작과 동일한 기능을 수행하지만 전력 소비를 줄일 수 있는 동작이다.
제 3 동작부(240)는 캐쉬 메모리 인에이블 회로(330) 및 라인 버퍼 인에이블 회로(340)를 더 구비할 수 있다.
캐쉬 메모리 인에이블 회로(330)는 동작 모드 신호(OMODE)가 제 1 논리 레벨이면 캐쉬 메모리(310)를 계속 인에이블 시키고 동작 모드 신호(OMODE)가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호(LBOUT)를 수신하는 경우에만 캐쉬 메모리(310)를 인에이블 시키는 캐쉬 메모리 인에이블 신호(CCHENS)를 발생한다.
라인 버퍼 인에이블 회로(340)는 동작 모드 신호(OMODE)가 제 1 논리 레벨이면 라인 버퍼(320)를 계속 디스에이블 시키고 동작 모드 신호(OMODE)가 제 2 논리 레벨이면 라인 버퍼(320)를 계속 인에이블 시키는 라인 버퍼 인에이블 신호(LBENS) 를 발생한다.
라인 버퍼 출력 신호(LBOUT)는 동작 모드 신호(OMODE)가 제 2 논리 레벨이고 어드레스 신호(ADDS)에 대응되는 데이터가 라인 버퍼(320)에 존재하지 않는 경우에 라인 버퍼(320)로부터 출력되는 신호이다.
제 3 동작부(240)는 동작 모드 신호(OMODE)가 제 1 논리 레벨이면 어드레스 신호(ADDS)에 응답하여 캐쉬 메모리(310)만 접근되는 제 1 동작 모드가 수행된다.
반대로, 동작 모드 신호(OMODE)가 제 2 논리 레벨이면 어드레스 신호(ADDS)에 응답하여 라인 버퍼(320)와 캐쉬 메모리(310)가 순차적으로 접근되는 제 2 동작 모드가 수행된다.
동작 모드 신호(OMODE)가 제 1 논리 레벨이면 반도체 시스템(200)이 정상 동작 모드로 동작하는 경우이다.
이 경우에는 캐쉬 메모리 인에이블 신호(CCHENS)는 캐쉬 메모리(310)를 계속 인에이블 시키고 라인 버퍼 인에이블 신호(LBENS)는 라인 버퍼(320)를 계속 디스에이블 시킨다. 즉, 캐쉬 메모리(310) 만이 동작된다.
만일 어드레스 신호(ADDS)에 대응되는 데이터가 캐쉬 메모리에 저장되어 있다면 캐쉬 메모리(310)는 어드레스 신호(ADDS)에 대응되는 데이터를 제 3 동작부(240)의 외부의 기능 블록(예를 들어, 중앙 처리부(CPU : Central Process Unit), 미도시) 등으로 전송한다.
만일 어드레스 신호(ADDS)에 대응되는 데이터가 캐쉬 메모리(310)에 저장되어 있지 아니하면 제 3 동작부(240)는 하위 메모리(미도시)로부터 어드레스 신호(ADDS)에 대응되는 데이터를 인출하는 등의 일반적인 캐쉬 미스(miss) 처리 동작을 수행한다.
동작 모드 신호(OMODE)가 제 2 논리 레벨이면 반도체 시스템(200)이 다이나믹 전압 스케일링 동작 모드로 동작하는 경우이다. 즉, 제 3 동작부(240)는 반도체 시스템(200)에 비하여 동작 여유 시간을 가진다.
이 경우에는 원하는 데이터를 찾는 동작이 캐쉬 메모리(310)가 아니라 라인 버퍼(320)에서 먼저 수행된다. 라인 버퍼(320)는 캐쉬 메모리(310)보다 작은 사이즈를 가지기 때문에 데이터를 찾는데 시간을 절약할 수 있고 소비되는 전력도 줄일 수 있다.
만일 라인 버퍼(320)에 어드레스 신호(ADDS)에 대응되는 데이터가 존재하면 라인 버퍼(320)는 어드레스 신호(ADDS)에 대응되는 데이터를 외부로 전송한다.
만일 라인 버퍼(320)에 어드레스 신호(ADDS)에 대응되는 데이터가 존재하지 아니하면 다음 단계로서 원하는 데이터를 찾는 동작이 캐쉬 메모리에서 수행된다. 라인 버퍼(320)는 어드레스 신호(ADDS)에 대응되는 데이터가 존재하지 아니하면 라인 버퍼 출력 신호(LBOUT)를 출력한다.
캐쉬 메모리 인에이블 신호(CCHENS)는 제 2 논리 레벨의 동작 모드 신호(OMODE)와 라인 버퍼 출력 신호(LBOUT)에 응답하여 캐쉬 메모리(310)를 인에이블 시키는 캐쉬 메모리 인에이블 신호(CCHENS)를 발생한다.
그러면 캐쉬 메모리(310)가 인에이블 되고 캐쉬 메모리(310)에서 어드레스 신호(ADDS)에 대응되는 데이터를 찾는 동작이 수행된다.
이와 같이, 제 3 동작부(240)는 다이나믹 전압 스케일링이 수행되어 동작 여유 시간이 생기는 경우, 캐쉬 메모리(310)가 아니라 사이즈가 작은 라인 버퍼(320)에 먼저 접근하여 어드레스 신호(ADDS)에 대응되는 데이터를 찾음으로써 전력 소비를 줄일 수 있다.
만일 라인 버퍼(320)에서 원하는 데이터를 찾는다면 캐쉬 메모리(310)에서 데이터를 찾는 동작에 비하여 전력 소비를 크게 줄일 수 있을 것이다. 라인 버퍼(320)에서 원하는 데이터를 찾지 못한다면 캐쉬 메모리(310)를 검색한다.
제 3 동작부(240)는 동작 여유 시간을 이용하여 이와 같이 두 단계의 동작을 수행함으로써 전력 소비를 줄일 수 있다. 따라서 다이나믹 전압 스케일링에 의하여 제 3 동작 전압(V3)의 전압 레벨이 낮아지지 않지만 제 1 동작부(220)및 제 2 동작부(230)와 마찬가지로 전력 소비를 줄일 수 있다.
도 3의 제 3 동작부(240)는 반도체 시스템(200)의 제 3 동작부(240)가 다이나믹 전압 스케일링에 의하여 발생된 동작 여유 시간을 이용하여 전력 소비를 감소시킬 수 있는 동작을 수행하는 회로의 하나의 실시예로서 설명된 것이다. 따라서, 제 3 동작부(240)의 회로 구성이나 동작이 반드시 본 실시예에 한정되는 것이 아님은 자명하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 시스템은 반도체 시스템의 각각의 동작 블록에 대하여 상이한 다이나믹 전압 스케일링을 수행하여 전력 소비를 감소시키는 장점이 있다.

Claims (24)

  1. 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생하는 동작 모드 선택부 ;
    상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시키는 동작 전압 발생부 ; 및
    다이나믹 전압 스케일링 동작 모드인 경우 서로 다른 전압 레벨을 가지는 동작 전압에 응답하여 동작되는 동작 블록을 구비하는 것을 특징으로 하는 반도체 시스템.
  2. 제 1항에 있어서, 상기 동작 모드 선택부는,
    정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발 생하는 것을 특징으로 하는 반도체 시스템.
  3. 제 2항에 있어서, 상기 동작 전압 발생부는,
    상기 동작 모드 신호가 제 2 레벨인 경우, 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 다르며 소정의 전압 레벨을 가지는 제 1 동작 전압과 제 2 동작 전압을 발생하는 것을 특징으로 하는 반도체 시스템.
  4. 제 3항에 있어서, 상기 동작 블록은,
    상기 제 1 동작 전압에 응답하여 동작되는 적어도 하나의 제 1 동작부 ; 및
    상기 제 2 동작 전압에 응답하여 동작되는 적어도 하나의 제 2 동작부를 구비하는 것을 특징으로 하는 반도체 시스템.
  5. 제 4항에 있어서, 상기 적어도 하나의 제 1 동작부는,
    동작 가능한 상기 동작 전압의 최소 레벨이 상기 제 2 동작부의 동작 가능한 상기 동작 전압의 최소 레벨에 비하여 높은 것을 특징으로 하는 반도체 시스템.
  6. 제 3항에 있어서,
    상기 제 1 동작 전압의 전압 레벨은 상기 제 2 동작 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 시스템.
  7. 제 3항에 있어서,
    상기 제 1 동작 전압 및 상기 제 2 동작 전압의 전압 레벨은 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨보다 낮은 것을 특징으로 하는 반도체 시스템.
  8. 제 3항에 있어서, 상기 동작 전압 발생부는,
    상기 동작 모드 신호가 제 2 레벨인 경우에도 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압을 더 발생하는 것을 특징으로 하는 반도체 시스템.
  9. 제 8항에 있어서, 상기 동작 블록은,
    상기 동작 모드 신호가 제 2 레벨이어도 상기 제 3 동작 전압에 응답하여 동작되는 적어도 하나의 제 3 동작부를 더 구비하는 것을 특징으로 하는 반도체 시스템.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서, 상기 적어도 하나의 제 3 동작부는,
    상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을수행하는 것을 특징으로 하는 반도체 시스템.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서, 상기 제 3 동작부는,
    데이터를 저장하는 캐쉬 메모리 ; 및
    상기 캐쉬 메모리에 저장된 데이터 중 일부 데이터를 저장하는 라인 버퍼를 구비하고,
    상기 동작 모드 신호가 제 1 논리 레벨이면 어드레스 신호에 응답하여 상기 캐쉬 메모리만 접근되는 제 1 동작이 수행되고, 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 어드레스 신호에 응답하여 상기 라인 버퍼와 상기 캐쉬 메모리가 순차적으로 접근되는 제 2 동작이 수행되며,
    상기 제 2 동작은 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행되는 것을 특징으로 하는 반도체 시스템.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서, 상기 제 3 동작부는,
    상기 동작 모드 신호가 제 1 논리 레벨이면 상기 캐쉬 메모리를 계속 인에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호를 수신하는 경우에만 상기 캐쉬 메모리를 인에이블 시키는 캐쉬 메모리 인에이블 신호를 발생하는 캐쉬 메모리 인에이블 회로 ; 및
    상기 동작 모드 신호가 제 1 논리 레벨이면 상기 라인 버퍼를 계속 디스에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 라인 버퍼를 계속 인에이블 시키는 라인 버퍼 인에이블 신호를 발생하는 라인 버퍼 인에이블 회로를 더 구비하는 것을 특징으로 하는 반도체 시스템.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서, 상기 라인 버퍼 출력 신호는,
    상기 동작 모드 신호가 제 2 논리 레벨이고 상기 어드레스 신호에 대응되는 데이터가 상기 라인 버퍼에 존재하지 않는 경우에 상기 라인 버퍼로부터 출력되는 신호인 것을 특징으로 하는 반도체 시스템.
  14. 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생하는 동작 모드 선택부 ;
    상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시키는 동작 전압 발생부 ;
    상기 동작 전압 발생부에서 발생되는 제 1 동작 전압에 응답하여 동작하는 적어도 하나의 제 1 동작부 ; 및
    상기 동작 전압 발생부에서 발생되는 제 2 동작 전압에 응답하여 동작하는 적어도 하나의 제 2 동작부를 구비하는 것을 특징으로 하는 반도체 시스템.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서, 상기 동작 모드 선택부는,
    정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발생하는 것을 특징으로 하는 반도체 시스템.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15항에 있어서, 상기 제 1 및 제 2 동작 전압은,
    상기 동작 모드 신호가 제 2 레벨인 경우에 발생되며, 상기 동작 모드 신호가 제 1 레벨인 경우에 상기 동작 전압 발생부에서 발생되는 상기 동작 전압의 전압 레벨과 다른 것을 특징으로 하는 반도체 시스템.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서,
    상기 제 1 동작 전압 및 상기 제 2 동작 전압의 전압 레벨은 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨보다 낮은 것을 특징으로 하는 반도체 시스템.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서, 상기 제 1 동작부는,
    동작 가능한 상기 동작 전압의 최소 레벨이 상기 제 2 동작부의 동작 가능한 상기 동작 전압의 최소 레벨에 비하여 높은 것을 특징으로 하는 반도체 시스템.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서,
    상기 제 1 동작 전압의 전압 레벨은 상기 제 2 동작 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 시스템.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서, 상기 동작 전압 발생부는,
    상기 동작 모드 신호가 제 2 레벨인 경우에도 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압을 더 발생하는 것을 특징으로 하는 반도체 시스템.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제 20항에 있어서,
    상기 동작 모드 신호가 제 2 레벨이어도 상기 제 3 동작 전압에 응답하여 동작되는 적어도 하나의 제 3 동작부를 더 구비하는 것을 특징으로 하는 반도체 시스템.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제 21항에 있어서, 상기 제 3 동작부는,
    상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을수행하는 것을 특징으로 하는 반도체 시스템.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제 22 항에 있어서, 상기 제 3 동작부는,
    데이터를 저장하는 캐쉬 메모리 ; 및
    상기 캐쉬 메모리에 저장된 데이터 중 일부 데이터를 저장하는 라인 버퍼를 구비하고,
    상기 동작 모드 신호가 제 1 논리 레벨이면 어드레스 신호에 응답하여 상기 캐쉬 메모리만 접근되는 제 1 동작이 수행되고, 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 어드레스 신호에 응답하여 상기 라인 버퍼와 상기 캐쉬 메모리가 순차적으로 접근되는 제 2 동작이 수행되며,
    상기 제 2 동작은 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행되는 것을 특징으로 하는 반도체 시스템.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    제 23 항에 있어서, 상기 제 3 동작부는,
    상기 동작 모드 신호가 제 1 논리 레벨이면 상기 캐쉬 메모리를 계속 인에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호를 수신하는 경우에만 상기 캐쉬 메모리를 인에이블 시키는 캐쉬 메모리 인에이블 신호를 발생하는 캐쉬 메모리 인에이블 회로 ; 및
    상기 동작 모드 신호가 제 1 논리 레벨이면 상기 라인 버퍼를 계속 디스에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 라인 버퍼를 계속 인에이블 시키는 라인 버퍼 인에이블 신호를 발생하는 라인 버퍼 인에이블 회로를 더 구비하는 것을 특징으로 하는 반도체 시스템.
KR1020040011324A 2004-02-20 2004-02-20 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 KR101035077B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040011324A KR101035077B1 (ko) 2004-02-20 2004-02-20 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템
JP2005042860A JP4764026B2 (ja) 2004-02-20 2005-02-18 ダイナミック電圧スケーリングによる低消費電力集積回路装置
US11/060,838 US7412613B2 (en) 2004-02-20 2005-02-18 Integrated circuit devices that support dynamic voltage scaling of power supply voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011324A KR101035077B1 (ko) 2004-02-20 2004-02-20 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템

Publications (2)

Publication Number Publication Date
KR20050082761A KR20050082761A (ko) 2005-08-24
KR101035077B1 true KR101035077B1 (ko) 2011-05-19

Family

ID=34858766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011324A KR101035077B1 (ko) 2004-02-20 2004-02-20 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템

Country Status (3)

Country Link
US (1) US7412613B2 (ko)
JP (1) JP4764026B2 (ko)
KR (1) KR101035077B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806284B1 (ko) 2005-12-08 2008-02-22 한국전자통신연구원 동적 전압 스케일링을 적용한 고효율 프로세서
CN100346306C (zh) * 2006-01-06 2007-10-31 浙江大学 基于动态调频技术的节能编译方法
KR100766376B1 (ko) * 2006-06-12 2007-10-11 주식회사 하이닉스반도체 반도체 메모리의 전압 생성 장치
KR100852188B1 (ko) 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
US7904740B2 (en) * 2007-09-28 2011-03-08 Nokia Corporation Power supply efficiency optimization
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
US20100138684A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
KR101197591B1 (ko) * 2008-12-22 2012-11-08 한국전자통신연구원 저전력 프로세서
US8004922B2 (en) * 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
JP5494177B2 (ja) 2010-04-21 2014-05-14 富士通株式会社 半導体装置
KR20120004017A (ko) 2010-07-06 2012-01-12 주식회사 하이닉스반도체 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
CN102591438A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业（深圳）有限公司 中央处理器供电电路
KR102164099B1 (ko) 2014-03-28 2020-10-12 삼성전자 주식회사 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
US9742209B2 (en) * 2014-10-24 2017-08-22 Silicon Laboratories Inc. System and apparatus for improving the utility of regulators and associated methods
KR20170124017A (ko) 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법
US10209726B2 (en) 2016-06-10 2019-02-19 Microsoft Technology Licensing, Llc Secure input voltage adjustment in processing devices
US10248186B2 (en) 2016-06-10 2019-04-02 Microsoft Technology Licensing, Llc Processor device voltage characterization
US10338670B2 (en) 2016-06-10 2019-07-02 Microsoft Technology Licensing, Llc Input voltage reduction for processing devices
US10310572B2 (en) 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011835A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265597A (ja) * 1992-03-16 1993-10-15 Fujitsu Ltd 低電圧動作マイクロコントローラ
JPH05266224A (ja) 1992-03-19 1993-10-15 Hitachi Ltd 半導体集積回路、及びそのレイアウト方法
JPH0895676A (ja) * 1994-09-22 1996-04-12 Toshiba Corp ポータブルコンピュータ
JPH08221158A (ja) * 1995-02-20 1996-08-30 Tokimec Inc 電源回路
KR0167648B1 (ko) * 1995-10-10 1999-01-15 김광호 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법
KR200215119Y1 (ko) * 1997-12-01 2001-03-02 윤종용 절전동작모드를위한기준신호발생회로를구비하는전원공급장치
US6064223A (en) * 1998-07-08 2000-05-16 Intel Corporation Low leakage circuit configuration for MOSFET circuits
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
KR100603926B1 (ko) * 1999-10-25 2006-07-24 삼성전자주식회사 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
JP2001298558A (ja) * 2000-04-17 2001-10-26 Murata Mach Ltd 画像処理装置
JP2001326327A (ja) 2000-05-12 2001-11-22 Mitsubishi Electric Corp 半導体集積回路
US6836824B1 (en) * 2000-09-26 2004-12-28 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a cache memory system
WO2002033827A2 (en) * 2000-10-20 2002-04-25 University Of Southern California Sequential decoder for decoding of convolutional codes
US6735707B1 (en) * 2000-10-27 2004-05-11 Sun Microsystems, Inc. Hardware architecture for a multi-mode power management system using a constant time reference for operating system support
KR100371181B1 (ko) * 2000-11-28 2003-02-06 엘지전자 주식회사 휴대용 기기의 절전방법
JP2002182799A (ja) * 2000-12-19 2002-06-26 Fujitsu Kiden Ltd 電源切り替え装置
JP2002215274A (ja) * 2001-01-17 2002-07-31 Nec Eng Ltd 消費電力低減方式
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6509788B2 (en) * 2001-03-16 2003-01-21 Hewlett-Packard Company System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption
JP2002288984A (ja) 2001-03-22 2002-10-04 Tadayoshi Enomoto 低電力半導体集積回路
US6586963B2 (en) * 2001-03-26 2003-07-01 Samsung Electronics Co., Ltd. Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same
JP2002297271A (ja) * 2001-03-28 2002-10-11 Toshiba Corp 半導体装置
US6636083B1 (en) * 2001-04-24 2003-10-21 Pacesetter, Inc. Leakage current cancellation technique for low power switched-capacitor circuits
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
JP4974202B2 (ja) * 2001-09-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体集積回路
US6515530B1 (en) * 2001-10-11 2003-02-04 International Business Machines Corporation Dynamically scalable low voltage clock generation system
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
US6992405B2 (en) * 2002-03-11 2006-01-31 Intel Corporation Dynamic voltage scaling scheme for an on-die voltage differentiator design
JP2004023912A (ja) * 2002-06-18 2004-01-22 Ricoh Co Ltd 電源装置
GB2395625B (en) * 2002-11-20 2005-01-12 Toshiba Res Europ Ltd Reduced power consumption signal processing methods and apparatus
US8086884B2 (en) * 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US7143381B2 (en) * 2002-12-31 2006-11-28 Intel Corporation Resonance reduction arrangements
US20040190210A1 (en) * 2003-03-26 2004-09-30 Leete Brian A. Memory back up and content preservation
US7248522B2 (en) * 2003-09-04 2007-07-24 United Memories, Inc. Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM)
US6917555B2 (en) * 2003-09-30 2005-07-12 Freescale Semiconductor, Inc. Integrated circuit power management for reducing leakage current in circuit arrays and method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011835A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US7412613B2 (en) 2008-08-12
US20050188233A1 (en) 2005-08-25
JP2005235223A (ja) 2005-09-02
KR20050082761A (ko) 2005-08-24
JP4764026B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
KR101035077B1 (ko) 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템
US6515928B2 (en) Semiconductor memory device having a plurality of low power consumption modes
US7627730B1 (en) System and method for optimizing a memory controller
US7320079B2 (en) Semiconductor integrated circuit device, an electronic apparatus including the device, and a power consumption reduction method
US5920888A (en) Cache memory system having high and low speed and power consumption modes in which different ways are selectively enabled depending on a reference clock frequency
KR102462507B1 (ko) 프로세서, 이를 포함하는 컴퓨팅 장치 및 프로세서 저전력 모드 진입 방법
KR20080094938A (ko) 디바이스 비활성 주기동안 ｄｒａｍ 의 사용되지 않는 부분들의 리프레시를 디스에이블함에 의한 전력 소모 감소
KR100940260B1 (ko) 다이나믹 주파수 스케일링에 따라 동작 모드의 제어가가능한 반도체 시스템 및 동작 모드 제어 방법
US7277983B1 (en) Method and apparatus for smoothing current transients in a content addressable memory (CAM) device
CN109285573B (zh) 动态随机存取存储器及其电力管理方法
US7434079B2 (en) Microcomputer, method of controlling cache memory, and method of controlling clock
US20050081002A1 (en) Memory system and method of managing a memory system
US20020138690A1 (en) System and method for performing a partial DRAM refresh
US20020038434A1 (en) Computer system
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
US5754816A (en) Data storage apparatus and method with two stage reading
CN114721464A (zh) 片上系统和计算装置
US7161852B2 (en) Semiconductor memory device with stable internal power supply voltage
JP2003150283A (ja) 電力制御装置及び電力制御方法
JPH0950403A (ja) キャッシュメモリおよびそれを用いたマイクロプロセッサ
CN112711547B (zh) 一种存储器控制装置、控制方法和存储器芯片
CN116431536A (zh) 一种高速随机存储器的调度方法及系统
JPH103783A (ja) Ｄｒａｍ制御方式
KR20020082282A (ko) 메모리 내장 마이크로 컨트롤러
KR0184456B1 (ko) 동적인 디램 페이지 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9