JP2005235223A - ダイナミック電圧スケーリングによる低消費電力集積回路装置 - Google Patents
ダイナミック電圧スケーリングによる低消費電力集積回路装置 Download PDFInfo
- Publication number
- JP2005235223A JP2005235223A JP2005042860A JP2005042860A JP2005235223A JP 2005235223 A JP2005235223 A JP 2005235223A JP 2005042860 A JP2005042860 A JP 2005042860A JP 2005042860 A JP2005042860 A JP 2005042860A JP 2005235223 A JP2005235223 A JP 2005235223A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- voltage
- integrated circuit
- circuit device
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Dram (AREA)
Abstract
【解決手段】動作モード信号が正常動作モードを表わす時には、同一の電圧レベルを有する複数個の電力供給電圧を発生させ、動作モード信号が電力節減モードを表わす時には、複数個の電力供給電圧の電圧レベルが同一でなく、低い電圧レベルを有させることによって、動作モード信号に応答する電力供給電圧発生部を備える集積回路装置。これにより、集積回路装置のそれぞれの動作ブロックについて、相異なるダイナミック電圧スケーリングを行って消費電力を減少させる。
【選択図】図2
Description
また、ダイナミック電圧スケーリングを行う時、システム全体に一律的に同一の電圧スケーリングを行って同一の動作電圧がシステムに印加される。
図1の集積回路装置100は、半導体ダイナミック電圧スケーリングによって動作電圧の電圧レベルを調整する動作電圧発生部110と、動作電圧VREFを受信して動作する動作ブロック115とを備える。
動作ブロック115は、複数個の動作部を備え、図1には、第1ないし第3動作部120、130、140のみが示されている。第1ないし第3動作部120、130、140は、信号伝送、保存、制御など相異なる機能を行う。図1の集積回路装置100は、例えばプロセッサである。
ところが、従来の集積回路装置100は、ダイナミック電圧スケーリングによって動作電圧VREFの電圧レベルが昇降しても、動作ブロック115のあらゆる動作部120、130、140が昇降した動作電圧VREFを共通に受信して動作する。
前記正常動作モードまたは電力節減モードの間、前記複数個の電力供給電圧のそれぞれが供給されて動作する動作ブロックをさらに備える。前記電力供給電圧発生部は、前記正常動作モードまたは電力節減モードの間、一定のレベルを有する追加的な電力供給電圧を発生させる。
前記追加的な動作ブロックは、前記動作モード信号に応答する。前記追加的な動作ブロックは、前記動作モード信号に応答する少なくとも一つのメモリ活性回路を備える。
動作モード選択部は、ダイナミック電圧スケーリング動作モードであるか否かを決定するための動作モード信号を発生させる。動作電圧発生部は、前記動作モード信号に応答して動作電圧の電圧レベルを増加または減少させる。
動作ブロックは、ダイナミック電圧スケーリング動作モードである場合、相異なる電圧レベルを有する動作電圧に応答して動作する。
以下、添付された図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
図2を参照すると、本発明の実施例による集積回路装置200は、動作モード選択部205、動作電圧発生部210(電力供給電圧発生部を例として挙げることができ、以下、動作電圧発生部と称する)及び動作ブロック215を備える。
逆に、集積回路装置200の動作モードがダイナミック電圧スケーリング動作モードである場合、動作モード選択部205は、動作モード信号OMODEを第2レベルに発生させる。
制御信号CONTROLは、命令ホスト(図示せず)や集積回路装置200の内部または外部に装着された他の装置によって発生できる。
このような機能を行う動作モード選択部205は、当業者であれば内部回路構造を理解できるので、詳細な説明は省略する。
動作モード信号OMODEが第1レベルである場合、即ち集積回路装置200が正常動作モードである場合、第1動作電圧V1と第2動作電圧V2との電圧レベルは同一であり、同一の一つの動作電圧が動作ブロック215に印加される。動作電圧発生部210は、レベルシフタを利用して作ることができる。
第1動作部220は、第1動作電圧V1に応答して動作する。第2動作部230は、第2動作電圧V2に応答して動作する。第1動作電圧V1に応答して動作する第1動作部220は、複数個である。但し、図2には一つの第1動作部220のみが示されている。
集積回路装置200の消費電力の減少のために、ダイナミック電圧スケーリングによって動作電圧を下げる場合、従来、集積回路装置200全体に一律的にダイナミック電圧スケーリングが行われるので、第1動作部220と第2動作部230とは依然として同一の動作電圧レベルで動作する。
したがって、上記の例のように、第2動作部230が第1動作部220より低い動作電圧に応答して動作できる場合にも、第2動作部230は第1動作部220と同一の動作電圧レベルに動作されるので、電力消耗を減少させることは困難である。
この場合にも、第1動作部220と第2動作部230とが動作するための動作電圧の最適化された電圧レベルが相異なる場合には、ダイナミック電圧スケーリングによって増加する第1動作電圧V1と第2動作電圧V2との電圧レベルを変えることができる。
集積回路装置200がダイナミック電圧スケーリング動作モードで動作する場合にも、第1動作部220及び第2動作部230とは異なって、第3動作部240は1.2Vの第3動作電圧V3に応答して動作される。
ダイナミック電圧スケーリングが行われば、集積回路装置200の動作電圧レベルが変化するだけでなく、動作周波数も変化する。ダイナミック電圧スケーリングによって、動作電圧の電圧レベルが低くなれば集積回路装置200の動作周波数も低くなる。
第3動作部240は、このような動作余裕時間を利用して同一の機能を行うが、消費電力を減少させうる動作を行える。
第3動作部240は、集積回路装置200の動作周期と第3動作部240の動作周期との差によって発生した動作余裕時間を利用して、電力消耗を減少させうる動作を行い、ダイナミック電圧スケーリングが行われていない正常動作モードでは正常な動作を行う。
キャッシュメモリ310はデータを保存する。ラインバッファ320は、キャッシュメモリ310に保存されたデータのうち一部のデータを保存する。
動作モード信号OMODEが第2論理レベルであれば、即ち集積回路装置200がダイナミック電圧スケーリング動作モードであれば、アドレス信号ADDSに応答してラインバッファ320とキャッシュメモリ310とが、順次に接近される第2動作が行われる。
第3動作部240は、キャッシュメモリイネーブル回路330及びラインバッファイネーブル回路340をさらに具備できる。
ラインバッファ出力信号LBOUTは、動作モード信号OMODEが第2論理レベルであり、アドレス信号ADDSに対応するデータがラインバッファ320に存在していない場合に、ラインバッファ320から出力される信号である。
逆に、動作モード信号OMODEが第2論理レベルであれば、アドレス信号ADDSに応答してラインバッファ320とキャッシュメモリ310とが順次に接近される第2動作モードが行われる。
この場合には、キャッシュメモリイネーブル信号CCHENSは、キャッシュメモリ310を続けてイネーブルさせ、ラインバッファイネーブル信号LBENSは、ラインバッファ320を続けてディセーブルさせる。即ち、キャッシュメモリ310のみが動作する。
若し、アドレス信号ADDSに対応するデータがキャッシュメモリ310に保存されていなければ、第3動作部240は、下位メモリ(図示せず)からアドレス信号ADDSに対応するデータを引き出す等の一般的なキャッシュミス処理動作を行う。
この場合には、所望するデータを探す動作が、キャッシュメモリ310ではなくラインバッファ320で先に行われる。ラインバッファ320は、キャッシュメモリ310より小さいサイズを有するので、データを探すのに時間を節約でき、消費電力も減少させることができる。
若し、ラインバッファ320に、アドレス信号ADDSに対応するデータが存在しなければ、次の段階として所望するデータを探す動作がキャッシュメモリで行われる。ラインバッファ320は、アドレス信号ADDSに対応するデータが存在しなければ、ラインバッファ出力信号LBOUTを出力する。
これにより、キャッシュメモリ310がイネーブルされ、キャッシュメモリ310でアドレス信号ADDSに対応するデータを探す動作が行われる。
若し、ラインバッファ320で所望するデータを探せば、キャッシュメモリ310でデータを探す動作に比べて消費電力を大きく減少させることができる。ラインバッファ320で所望するデータを探せなければ、キャッシュメモリ310を検索する。
205 動作モード選択部
210 動作電圧発生部
215 動作ブロック
220 第1動作部
230 第2動作部
240 第3動作部
Claims (25)
- 動作モード信号が正常動作モードを表わす時には、同一の電圧レベルを有する複数個の電力供給電圧を発生させ、前記動作モード信号が電力節減モードを表わす時には、前記複数個の電力供給電圧の電圧レベルが同一でなく、低い電圧レベルを有させることによって、前記動作モード信号に応答する電力供給電圧発生部を備えることを特徴とする集積回路装置。
- 前記正常動作モードである場合、前記動作モード信号を第1レベルに発生させ、前記電力節減モードである場合、前記動作モード信号を第2レベルに発生させる動作モード選択部をさらに備えることを特徴とする請求項1に記載の集積回路装置。
- 前記正常動作モードまたは電力節減モードの間、前記複数個の電力供給電圧のそれぞれが供給されて動作する動作ブロックをさらに備えることを特徴とする請求項2に記載の集積回路装置。
- 前記正常動作モードまたは電力節減モードの間、前記複数個の電力供給電圧のそれぞれが供給されて動作する動作ブロックをさらに備えることを特徴とする請求項1に記載の集積回路装置。
- 前記電力供給電圧発生部は、
前記正常動作モードまたは電力節減モードの間、一定のレベルを有する追加的な電力供給電圧を発生させることを特徴とする請求項1に記載の集積回路装置。 - 前記正常動作モードまたは電力節減モードの間、前記追加的な電力供給電圧が供給されて動作する追加的な動作ブロックをさらに備えることを特徴とする請求項5に記載の集積回路装置。
- 前記追加的な動作ブロックは、電力節減モードで、他の動作ブロックより高い周波数で動作することを特徴とする請求項6に記載の集積回路装置。
- 前記追加的な動作ブロックは、
前記動作モード信号に応答することを特徴とする請求項7に記載の集積回路装置。 - 前記追加的な動作ブロックは、
前記動作モード信号に応答する少なくとも一つのメモリ活性回路を備えることを特徴とする請求項8に記載の集積回路装置。 - 動作モード信号が正常動作モードを表わす時には、同一の電圧レベルを有する第1及び第2電力供給電圧を発生させ、前記動作モード信号が電力節減モードを表わす時には、前記第1及び第2電力供給電圧の電圧レベルが同一でなく、低い電圧レベルを有させることによって、前記動作モード信号に応答する電力供給電圧発生部を備えることを特徴とする集積回路装置。
- 前記正常動作モードである場合、前記動作モード信号を第1レベルに発生させ、前記電力節減モードである場合、前記動作モード信号を第2レベルに発生させる動作モード選択部をさらに備えることを特徴とする請求項10に記載の集積回路装置。
- 前記電力供給電圧発生部は、
前記正常動作モードまたは電力節減モードの間、一定のレベルを有する第3電力供給電圧を発生させることを特徴とする請求項10に記載の集積回路装置。 - 前記正常動作モードまたは電力節減モードの間、前記第1、第2及び第3電力供給電圧のそれぞれが供給されて動作する第1、第2及び第3動作部をさらに備えることを特徴とする請求項12に記載の集積回路装置。
- 前記第3動作部は、前記動作モード信号に応答することを特徴とする請求項13に記載の集積回路装置。
- 前記第3動作部は、
電力節減モードで、前記第1及び第2動作部より高い周波数で動作することを特徴とする請求項14に記載の集積回路装置。 - 前記第3動作部は、
アドレスに応答するキャッシュメモリと、
前記アドレスに応答するラインバッファと、
前記キャッシュメモリに連結され、前記動作モード信号に応答して動作するキャッシュメモリイネーブル回路と、
前記ラインバッファに連結され、前記動作モード信号に応答して動作するラインバッファイネーブル回路と、を備えることを特徴とする請求項15に記載の集積回路装置。 - 前記ラインバッファは、出力制御信号を発生させ、前記キャッシュメモリイネーブル回路は、前記出力制御信号に応答して動作することを特徴とする請求項16に記載の集積回路装置。
- 動作モード信号が正常動作モードを表わす時には、同一の電圧レベルを有する第1、第2及び第3電力供給電圧を発生させ、前記動作モード信号が電力節減モードを表わす時には、前記第1、第2及び第3電力供給電圧の電圧レベルが同一でなく、低い電圧レベルを有させることによって、前記動作モード信号に応答する電力供給電圧発生部と、
前記正常動作モードまたは電力節減モードの間、前記第1、第2及び第3電力供給電圧のそれぞれが供給されて動作する第1、第2及び第3動作部と、
正常動作モードである場合、前記動作モード信号を第1レベルに発生させ、前記電力節減モードである場合、前記動作モード信号を第2レベルに発生させる動作モード選択部と、を備えることを特徴とする集積回路装置。 - 前記第3動作部は、前記動作モード信号に応答することを特徴とする請求項18に記載の集積回路装置。
- 前記第3動作部は、
前記電力節減モードで、前記第1及び第2動作部より高い周波数で動作することを特徴とする請求項18に記載の集積回路装置。 - ダイナミック電圧スケーリング動作モードであるか否かを決定するための動作モード信号を発生させる動作モード選択部と、
前記動作モード信号に応答して、動作電圧の電圧レベルを増加または減少させる動作電圧発生部と、
前記ダイナミック電圧スケーリング動作モードである場合、相異なる電圧レベルを有する動作電圧に応答して動作される動作ブロックと、を備えることを特徴とする集積回路装置。 - 前記動作モード選択部は、
正常動作モードである場合、前記動作モード信号を第1レベルに発生させ、前記ダイナミック電圧スケーリング動作モードである場合、前記動作モード信号を第2レベルに発生させ、
前記動作電圧発生部は、
前記動作モード信号が第2レベルである場合、前記動作モード信号が第1レベルである場合の前記動作電圧の電圧レベルと相異なり、所定の電圧レベルを有する第1動作電圧と第2動作電圧とを発生させることを特徴とする請求項21に記載の集積回路装置。 - 前記動作ブロックは、
前記第1動作電圧に応答して動作する少なくとも一つの第1動作部と、
前記第2動作電圧に応答して動作する少なくとも一つの第2動作部と、を備え、
前記少なくとも一つの第1動作部は、動作可能な前記動作電圧の最小レベルが前記第2動作部の動作可能な前記動作電圧の最小レベルに比べて高く、
前記第1動作電圧の電圧レベルは、前記第2動作電圧の電圧レベルより高いことを特徴とする請求項22に記載の集積回路装置。 - 前記動作電圧発生部は、
前記動作モード信号が第2レベルである場合にも、前記動作モード信号が第1レベルである場合の前記動作電圧の電圧レベルと同一の電圧レベルを有する第3動作電圧をさらに発生させ、
前記動作ブロックは、
前記動作モード信号が第2レベルであっても、前記第3動作電圧に応答して動作する少なくとも一つの第3動作部をさらに備えることを特徴とする請求項23に記載の集積回路装置。 - 前記第3動作部は、
データを保存するキャッシュメモリと、
前記キャッシュメモリに保存されたデータのうち一部のデータを保存するラインバッファと、
前記動作モード信号が第1論理レベルであれば、前記キャッシュメモリを続けてイネーブルさせ、前記動作モード信号が第2論理レベルであれば、所定のラインバッファ出力信号を受信する場合にのみ前記キャッシュメモリをイネーブルさせるキャッシュメモリイネーブル信号を発生させるキャッシュメモリイネーブル回路と、
前記動作モード信号が第1論理レベルであれば、前記ラインバッファを続けてディセーブルさせ、前記動作モード信号が第2論理レベルであれば、前記ラインバッファを続けてイネーブルさせるラインバッファイネーブル信号を発生させるラインバッファイネーブル回路と、を備え、
前記動作モード信号が第1論理レベルであれば、アドレス信号に応答して前記キャッシュメモリのみ接近される第1動作が行われ、前記動作モード信号が第2論理レベルであれば、前記アドレス信号に応答して前記ラインバッファと前記キャッシュメモリとが順次に接近される第2動作が行われ、
前記第2動作は、前記第3動作部の動作周波数と、前記第1及び第2動作部の動作周波数との差によって発生する動作余裕時間を利用して行われることを特徴とする請求項24に記載の集積回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040011324A KR101035077B1 (ko) | 2004-02-20 | 2004-02-20 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
KR2004-011324 | 2004-02-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235223A true JP2005235223A (ja) | 2005-09-02 |
JP4764026B2 JP4764026B2 (ja) | 2011-08-31 |
Family
ID=34858766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005042860A Active JP4764026B2 (ja) | 2004-02-20 | 2005-02-18 | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7412613B2 (ja) |
JP (1) | JP4764026B2 (ja) |
KR (1) | KR101035077B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011229311A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Ltd | 半導体装置 |
US8319544B2 (en) | 2010-07-06 | 2012-11-27 | SK Hynix Inc. | Determining and using dynamic voltage scaling mode |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806284B1 (ko) | 2005-12-08 | 2008-02-22 | 한국전자통신연구원 | 동적 전압 스케일링을 적용한 고효율 프로세서 |
CN100346306C (zh) * | 2006-01-06 | 2007-10-31 | 浙江大学 | 基于动态调频技术的节能编译方法 |
KR100766376B1 (ko) * | 2006-06-12 | 2007-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 전압 생성 장치 |
KR100852188B1 (ko) | 2007-02-27 | 2008-08-13 | 삼성전자주식회사 | 동적 전압 스케일링 시스템 및 방법 |
US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
US8145923B2 (en) * | 2008-02-20 | 2012-03-27 | Xilinx, Inc. | Circuit for and method of minimizing power consumption in an integrated circuit device |
US20100138684A1 (en) * | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Memory system with dynamic supply voltage scaling |
KR101197591B1 (ko) * | 2008-12-22 | 2012-11-08 | 한국전자통신연구원 | 저전력 프로세서 |
US8004922B2 (en) * | 2009-06-05 | 2011-08-23 | Nxp B.V. | Power island with independent power characteristics for memory and logic |
CN102591438A (zh) * | 2011-01-13 | 2012-07-18 | 鸿富锦精密工业(深圳)有限公司 | 中央处理器供电电路 |
KR102164099B1 (ko) | 2014-03-28 | 2020-10-12 | 삼성전자 주식회사 | 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치 |
US9742209B2 (en) * | 2014-10-24 | 2017-08-22 | Silicon Laboratories Inc. | System and apparatus for improving the utility of regulators and associated methods |
KR20170124017A (ko) | 2016-04-29 | 2017-11-09 | 삼성전자주식회사 | 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법 |
US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
US10310572B2 (en) | 2016-06-10 | 2019-06-04 | Microsoft Technology Licensing, Llc | Voltage based thermal control of processing device |
US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265597A (ja) * | 1992-03-16 | 1993-10-15 | Fujitsu Ltd | 低電圧動作マイクロコントローラ |
JPH0895676A (ja) * | 1994-09-22 | 1996-04-12 | Toshiba Corp | ポータブルコンピュータ |
JPH08221158A (ja) * | 1995-02-20 | 1996-08-30 | Tokimec Inc | 電源回路 |
JP2001298558A (ja) * | 2000-04-17 | 2001-10-26 | Murata Mach Ltd | 画像処理装置 |
JP2002182799A (ja) * | 2000-12-19 | 2002-06-26 | Fujitsu Kiden Ltd | 電源切り替え装置 |
JP2002215274A (ja) * | 2001-01-17 | 2002-07-31 | Nec Eng Ltd | 消費電力低減方式 |
JP2002297271A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体装置 |
JP2002328836A (ja) * | 2001-02-28 | 2002-11-15 | Fujitsu Ltd | メモリ装置 |
JP2003280776A (ja) * | 2002-01-16 | 2003-10-02 | Hewlett Packard Co <Hp> | マルチプロセッサ集積回路の電力を節約するための方法および装置 |
JP2004023912A (ja) * | 2002-06-18 | 2004-01-22 | Ricoh Co Ltd | 電源装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05266224A (ja) | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 半導体集積回路、及びそのレイアウト方法 |
KR0167648B1 (ko) * | 1995-10-10 | 1999-01-15 | 김광호 | 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법 |
KR200215119Y1 (ko) * | 1997-12-01 | 2001-03-02 | 윤종용 | 절전동작모드를위한기준신호발생회로를구비하는전원공급장치 |
US6064223A (en) * | 1998-07-08 | 2000-05-16 | Intel Corporation | Low leakage circuit configuration for MOSFET circuits |
JP2001052476A (ja) * | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | 半導体装置 |
KR100603926B1 (ko) * | 1999-10-25 | 2006-07-24 | 삼성전자주식회사 | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 |
JP2001326327A (ja) | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | 半導体集積回路 |
US6836824B1 (en) * | 2000-09-26 | 2004-12-28 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a cache memory system |
AU2002234157A1 (en) * | 2000-10-20 | 2002-04-29 | University Of Southern California | Sequential decoder for decoding of convolutional codes |
US6735707B1 (en) * | 2000-10-27 | 2004-05-11 | Sun Microsystems, Inc. | Hardware architecture for a multi-mode power management system using a constant time reference for operating system support |
KR100371181B1 (ko) * | 2000-11-28 | 2003-02-06 | 엘지전자 주식회사 | 휴대용 기기의 절전방법 |
US6509788B2 (en) * | 2001-03-16 | 2003-01-21 | Hewlett-Packard Company | System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption |
JP2002288984A (ja) | 2001-03-22 | 2002-10-04 | Tadayoshi Enomoto | 低電力半導体集積回路 |
US6586963B2 (en) * | 2001-03-26 | 2003-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same |
US6636083B1 (en) * | 2001-04-24 | 2003-10-21 | Pacesetter, Inc. | Leakage current cancellation technique for low power switched-capacitor circuits |
KR100424484B1 (ko) * | 2001-07-05 | 2004-03-24 | 엘지전자 주식회사 | 중앙 처리 장치용 전원 공급기 |
JP4974202B2 (ja) * | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6515530B1 (en) * | 2001-10-11 | 2003-02-04 | International Business Machines Corporation | Dynamically scalable low voltage clock generation system |
US6992405B2 (en) * | 2002-03-11 | 2006-01-31 | Intel Corporation | Dynamic voltage scaling scheme for an on-die voltage differentiator design |
KR100460459B1 (ko) * | 2002-07-30 | 2004-12-08 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
GB2395625B (en) * | 2002-11-20 | 2005-01-12 | Toshiba Res Europ Ltd | Reduced power consumption signal processing methods and apparatus |
US8086884B2 (en) * | 2002-12-16 | 2011-12-27 | Hewlett-Packard Development Company, L.P. | System and method for implementing an integrated circuit having dynamically variable power limit |
US7143381B2 (en) * | 2002-12-31 | 2006-11-28 | Intel Corporation | Resonance reduction arrangements |
US20040190210A1 (en) * | 2003-03-26 | 2004-09-30 | Leete Brian A. | Memory back up and content preservation |
US7248522B2 (en) * | 2003-09-04 | 2007-07-24 | United Memories, Inc. | Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM) |
US6917555B2 (en) * | 2003-09-30 | 2005-07-12 | Freescale Semiconductor, Inc. | Integrated circuit power management for reducing leakage current in circuit arrays and method therefor |
-
2004
- 2004-02-20 KR KR1020040011324A patent/KR101035077B1/ko active IP Right Grant
-
2005
- 2005-02-18 JP JP2005042860A patent/JP4764026B2/ja active Active
- 2005-02-18 US US11/060,838 patent/US7412613B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265597A (ja) * | 1992-03-16 | 1993-10-15 | Fujitsu Ltd | 低電圧動作マイクロコントローラ |
JPH0895676A (ja) * | 1994-09-22 | 1996-04-12 | Toshiba Corp | ポータブルコンピュータ |
JPH08221158A (ja) * | 1995-02-20 | 1996-08-30 | Tokimec Inc | 電源回路 |
JP2001298558A (ja) * | 2000-04-17 | 2001-10-26 | Murata Mach Ltd | 画像処理装置 |
JP2002182799A (ja) * | 2000-12-19 | 2002-06-26 | Fujitsu Kiden Ltd | 電源切り替え装置 |
JP2002215274A (ja) * | 2001-01-17 | 2002-07-31 | Nec Eng Ltd | 消費電力低減方式 |
JP2002328836A (ja) * | 2001-02-28 | 2002-11-15 | Fujitsu Ltd | メモリ装置 |
JP2002297271A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体装置 |
JP2003280776A (ja) * | 2002-01-16 | 2003-10-02 | Hewlett Packard Co <Hp> | マルチプロセッサ集積回路の電力を節約するための方法および装置 |
JP2004023912A (ja) * | 2002-06-18 | 2004-01-22 | Ricoh Co Ltd | 電源装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011229311A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Ltd | 半導体装置 |
US8890362B2 (en) | 2010-04-21 | 2014-11-18 | Fujitsu Limited | Semiconductor device |
US8319544B2 (en) | 2010-07-06 | 2012-11-27 | SK Hynix Inc. | Determining and using dynamic voltage scaling mode |
Also Published As
Publication number | Publication date |
---|---|
US7412613B2 (en) | 2008-08-12 |
KR20050082761A (ko) | 2005-08-24 |
KR101035077B1 (ko) | 2011-05-19 |
JP4764026B2 (ja) | 2011-08-31 |
US20050188233A1 (en) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764026B2 (ja) | ダイナミック電圧スケーリングによる低消費電力集積回路装置 | |
KR100518376B1 (ko) | 프로세서 전력 관리를 개선하기 위한 방법 및 장치 | |
US10026475B2 (en) | Adaptive configuration of non-volatile memory | |
JP5060487B2 (ja) | ダイナミックメモリサイジングのレイテンシを最適化する方法、システムおよびプログラム | |
US6889331B2 (en) | Dynamic voltage control method and apparatus | |
US10948969B2 (en) | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system | |
KR101324885B1 (ko) | 복수의 회로들에서의 성능 파라미터들 조정 | |
US9377830B2 (en) | Data processing device with power management unit and portable device having the same | |
KR102190453B1 (ko) | 전력 관리 장치 및 이를 포함하는 시스템 온 칩 | |
CN107924225B (zh) | 用于动态地调整存储器状态转变定时器的系统和方法 | |
US20070268756A1 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
JP2007102994A (ja) | 電流消耗を減少させる内部電源電圧発生回路を有するマルチチップ半導体メモリ装置 | |
KR20150016097A (ko) | 듀얼 서플라이 메모리 | |
JP4806509B2 (ja) | 種々の動作モードを具備する集積回路およびそのための方法 | |
KR20070061086A (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
US7051144B2 (en) | Portable computer system and control method for reducing power consumption therein | |
US20160109922A1 (en) | Novel low cost, low power high performance smp/asmp multiple-processor system | |
KR100940260B1 (ko) | 다이나믹 주파수 스케일링에 따라 동작 모드의 제어가가능한 반도체 시스템 및 동작 모드 제어 방법 | |
US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
JP2006107507A (ja) | 命令語キャッシュと命令語変換参照バッファの制御器、及びその制御方法 | |
US7254729B2 (en) | Processing system and memory module having frequency selective memory | |
CN109375543B (zh) | Dvs电压管理装置、系统及方法、存储介质、计算机设备 | |
JP2005182473A (ja) | 周波数制御方法および情報処理装置 | |
EP2992400B1 (en) | Frequency power manager |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4764026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |