JP2002215274A - 消費電力低減方式 - Google Patents

消費電力低減方式

Info

Publication number
JP2002215274A
JP2002215274A JP2001008517A JP2001008517A JP2002215274A JP 2002215274 A JP2002215274 A JP 2002215274A JP 2001008517 A JP2001008517 A JP 2001008517A JP 2001008517 A JP2001008517 A JP 2001008517A JP 2002215274 A JP2002215274 A JP 2002215274A
Authority
JP
Japan
Prior art keywords
power supply
device group
power
power consumption
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001008517A
Other languages
English (en)
Inventor
Masayuki Takeda
誠進 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2001008517A priority Critical patent/JP2002215274A/ja
Publication of JP2002215274A publication Critical patent/JP2002215274A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】比較的低電圧の動作電源で動作する第1デバイ
ス群と比較的高電圧の動作電源で動作する第2デバイス
群を含む装置の待機状態の消費電力を低減すると共に待
機解除時には迅速に動作する装置の消費電力低減方式を
提供する。 【解決手段】装置10の第1デバイス群20には比較的
低電圧の動作電源VAを供給する。一方、第2デバイス
群30には、規定(又は通常)状態では、比較的高電圧
の動作電源VBにて動作し、待機状態では、上述した動
作電源VAと実質的に等しい電源電圧で動作させる。待
機状態又は規定状態は、タイマ回路23および解除トリ
ガ検出部24の検出信号で動作する制御部22にて制御
される電源制御部25により第2デバイス群30への電
源を制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は消費電力低減方式、
特に2以上の異なる電源電圧で動作する複数の半導体デ
バイスにより構成される装置の待機状態等における装置
の消費電力を低減する消費電力低減方式に関する。
【0002】
【従来の技術】比較的使用頻度の高い電子機器又は電子
応用機器等にあっては、常時規定の通電(オン)状態と
すると、必要時に直ちに使用可能であるので便利である
が、待機時に不要な電力を消費するので、電力を浪費す
る。一方、通常非通電(オフ)状態とし、使用の都度通
電すると、通電時から使用可能状態になるまでのウォー
ミングアップ時間が必要となり、直ちに使用できないの
で、時間の無駄が生じると共に電源スイッチ等を頻繁に
オン/オフ操作することによる故障の発生を誘発する虞
がある。そこで、待機(又は使用待ち受け)状態時に
は、電源電圧を低下させ、使用時に規定の高電源電圧に
切替えることにより、装置の消費電力を低減することは
一般に実施されている。斯かる電子機器の例は、携帯電
話機等の内蔵電池で動作する携帯電子機器および複写機
(コピー機)やファクシミリ(FAX)装置等のオフィ
ス機器である。
【0003】斯かる従来技術は、例えば特開平6−23
2349号公報の「半導体集積回路」(以下、第1従来
技術という)、特開平8−274911号公報の「ファ
クシミリ装置」(以下、第2従来技術という)および特
開平6−131876号公報の「半導体記憶装置」(以
下、第3従来技術という)等に開示されている。即ち、
上述した第1従来技術は、半導体集積回路(LSI)の
内部において使用されていない機能ブロックの電源供給
を電源切替回路により停止させ、半導体集積回路全体の
消費電力を低減させる技術を開示している。
【0004】また、第2従来技術は、図4に示す如く、
制御部101、ROM(読み出し専用メモリ)102、
RAM(ランダムアクセスメモリ)103、読取原稿検
出部105を含む読取部104、2次電池106および
主電源108を含む供給電源114、供給電源切替部1
07、記録部109、通信部110および操作部111
により構成されるファクシミリ装置100を開示してい
る。制御部101は、供給電源切替部107を制御し
て、ファクシミリ装置100のスタンバイ時に、必要な
回路(読取原稿検出部105等)にのみ2次電池106
から電源を供給する。そして、読取原稿検出部105に
より原稿が検出されたとき、制御部101は、供給電源
切替部107により供給電源114を2次電池106か
ら主電源108へ切り替えて原稿の読取動作を行う。一
連の動作終了後又は所定時間T1経過後に供給電源11
4を2次電池106に切り替える。これにより、スタン
バイ(待機)時におけるファクシミリ装置100の消費
電力を低減する技術を開示している。更に、第3従来技
術は、長時間データにアクセスせず、単にデータを保持
している保持状態時には低電源電圧を供給し、読み出し
又は書き込み動作時に高電源電圧を供給する半導体記憶
装置(メモリ)を開示している。
【0005】
【発明が解決しようとする課題】しかし、上述の如き従
来技術には、次の如き幾つかの課題を有する。第1に、
不要な回路の電源を遮断するには、回路設計が複雑にな
る。その理由は、半導体デバイスのラッチアップ対策や
端子保護等の保護回路が必要となるためである。通常半
導体デバイスは、自己の動作電源電圧以上の電位が端子
に印加されることを禁止し、デバイスをラッチアップや
端子破壊等による破壊から保護している。また、デバイ
スの電源をオフにするには、電源オフ時にそのデバイス
の端子に過度の電位が印加されないこと又はデバイスの
電源電圧以上の電位が端子に印加されても壊れないこと
を保証しているデバイスであることが条件になる。この
条件を満足できれば問題ないが、実際には電源をオフに
するデバイスは、アクティブ(電源が供給されていて動
作しているデバイス)と接続されていることが多いの
で、この条件を満足するのは困難である。
【0006】また、実際のシステムでは、動作電圧の異
なる複数のデバイスで構成されている場合が多い。例え
ば、図5に示す如く、装置200は、CPU(中央処理
装置)およびASIC(特定用途集積回路)等の常時動
作する必要があり電源電圧VAが供給されているデバイ
ス(A)と、例えばアナログ回路を含む周辺回路等であ
り、待機時には不動作であるデバイス(B)220と、
これら両デバイス210および220間に配置されたレ
ベル変換デバイス230と、これらデバイス(B)22
0およびレベル変換デバイス230に電源電圧VBを選
択的に供給し、装置待機時にはオフであるスイッチ24
0とにより構成される。一般的な装置、特にデジタル回
路およびアナログ回路が混在している回路においては、
デバイスの動作電圧が異なることが多いため、複数の電
源系統(電圧)が必要になる。このような回路を使用す
る装置では、上述の如く動作電圧が異なるデバイス間に
電圧レベル変換用のドライバICが必要となり、使用す
る電子デバイスが多くなるため、保護回路は一層複雑と
なる。また、レベル変換デバイス230の入力側に電源
オフ時に電位がかかると、ラッチアップ端子破壊等のデ
バイス破壊の原因となる。
【0007】第2に、システムの再起動に時間がかかる
ことである。その理由は、必要最低限の回路として、上
述の第2従来技術の如く、読取原稿検出部のセンサとそ
れを検出する検出回路のみを2次電池にて動作させ、そ
の他の回路電源は全て電源供給を遮断してしまうと、読
取原稿を検出してから実際に動作開始するまで(ユ−ザ
が操作を開始できるまで)、システムの再起動を行う必
要があるので、時間がかかる。ユーザは、この間待たさ
れるので、無駄な時間を浪費することとなり作業性が低
下する。
【0008】
【発明の目的】そこで、本発明の目的は、上述した課題
を克服し又は軽減して、複数の異なる電源電圧で動作さ
れるデバイス(又は回路)により構成される装置の消費
電力を低減する消費電力低減方式を提供することであ
る。
【0009】
【課題を解決するための手段】本発明の消費電力低減方
式は、規定動作状態では比較的低電圧の動作電源にて動
作する第1デバイス群および比較的高電圧の動作電源に
て動作する第2デバイス群を含む装置全体の消費電力低
減方式であって、装置が規定の動作をしていない待機状
態のとき、第2デバイス群の動作電圧を第1デバイス群
の動作電圧と実質的に等しい電源電圧とする。
【0010】また、本発明の消費電力低減方式の好適実
施形態によると、第2デバイス群の動作電源として、第
1デバイス群の動作電源を、ダイオードを介して供給す
る。第1デバイス群には、動作電源を制御する電源制御
部、経過時間をカウントするタイマ回路、待機状態の解
除条件を検出する解除トリガ検出部および電源制御部を
制御する制御部を備える。タイマ回路は、装置が一定時
間使用されていないことを検出するとき、制御部に制御
信号を出力する。装置は、第1デバイス群としてCPU
(中央処理装置)等を含み、第2デバイス群として周辺
回路等を含む。
【0011】
【発明の実施の形態】次に、本発明による消費電力低減
方式の好適実施形態の構成および動作を、添付図面を参
照して詳細に説明する。
【0012】先ず、図1は、本発明による消費電力低減
方式を適用する装置の基本構成を示すブロック図であ
る。この装置10は、第1デバイス群であるデバイス
(A)群20、第2デバイス群であるデバイス(B)群
30および電源40により構成される。デバイス(A)
群20は、CPUおよびASIC等の常時動作する必要
があり且つ比較的低電圧で動作するデバイス(A)2
1、制御部22、タイマ回路23、解除トリガ検出部2
4および電源制御部25を含んでいる。一方、デバイス
(B)群30は、例えばアナログ回路を含み比較的高電
圧で動作するむ周辺回路等のデバイス(B)31および
レベル変換デバイス32を含んでいる。電源40は、異
なる電源電圧VAおよびVBを供給する。
【0013】図1に示す装置10は、規定(又は通常)
動作中および待機中、常時動作電圧VAがデバイス
(A)群20の各構成素子21〜25に供給される。一
方、デバイス(B)群30のデバイス31および32に
は、規定動作時に上述したデバイス(A)群20への動
作電圧VAとは異なる(デバイス(A)群20より動作
電圧が高い)動作電圧VBが供給される。しかし、装置
10が待機時には、デバイス(B)群30の各デバイス
31、32は、デバイス(B)群30の各デバイス3
1、32は動作電圧VBの如き高い動作電圧を必要とし
ない。そこで、電源40は、2つの異なる動作電圧VA
およびVB(ここで、VA<VB)を出力する電源であ
る。
【0014】上述したデバイス(A)群20において、
制御部22は、システムの動作を制御する。電源制御部
25は、電源40を制御する。タイマ回路23は、一定
の経過時間をカウント(計数)する。「省電力制御」を
解除する解除トリガ検出部24は、装置10の省電力制
御を解除する。即ち、装置10が、待機状態であり且つ
タイマ回路23により一定時間経過を計時後に、制御部
22から電源制御部25へ電圧制御の指示が送出され
る。この指示により、電源制御部25は、一方の動作電
圧VBの電圧を低下させ、例えば略VA=VBとなるよう
に電源40を制御することにより、「省電力制御状態」
とする。また、省電力制御の解除は、装置10のユ−ザ
による操作又はファクシミリ呼出等の外部からの省電力
制御解除トリガを解除トリガ−検出部24にて検出した
とき、制御部22から電源制御部25へ指示が送出さ
れ、電源制御部25はVBを元の高電圧へ上昇させ、通
常状態に戻る制御を行う(通常状態:VA<VB)。
【0015】次に、図1に示す消費電力低減方式による
装置10の動作を、図3のフロ−チャ−トを参照して説
明する。先ず、装置10の電源を投入(オン)し、制御
動作を開始する(ステップS1)。このとき、装置10
は、通常状態であり、電源40の電源VAおよびVBの関
係は、VA<VBであり、全ての動作が可能な状態であ
る。次に、装置10が待機状態であるか否か判断する
(ステップS2)。装置10が、特に規定(又は通常)
動作を行っておらず待機状態にある場合(ステップS
2:YES)には、「省電力制御」を実行する(ステッ
プS3)。ここで、「省電力制御」とは、上述した如
く、電圧の高い方の電源電圧VBを低い方の電源電圧VB
と略同じ電圧へ低下制御することである(VA=VB)。
【0016】次に、装置10が待機状態でない場合(ス
テップS2:NO)、即ち装置10が使用されている場
合には、「省電力制御」は行わず、上述したステップS
1の通常状態に戻る。次に、省電力モ−ド中には、「省
電力制御解除トリガ」が発生したか否か判断する(ステ
ップS4)。ここで、「省電力制御解除トリガ」とは、
上述の如く、装置10のユ−ザの操作又はファクシミリ
呼出し等の外部からの起動が発生した状態を示す。「省
電力制御状態」では、装置10は規定の動作を行うこと
ができないので、省電力制御解除トリガが発生した場合
(ステップS4:YES)には、「省電力制御」を解除
し、装置10は通常状態に戻る(ステップS5)。解除
トリガが発生しない場合(ステップS4:NO)には、
上述のステップS3へ戻り、解除トリガの発生を待つ。
装置10が通常状態に戻った後に、ステップS4にて発
生したトリガ要因動作を実行する(ステップS6)。次
に、トリガ要因動作が完了したか否かを判断する(ステ
ップS7)。動作が完了した場合(ステップS7:YE
S)には、上述したステップS2へジャンプし、以下の
動作を繰り返す。動作完了でない場合(ステップS7:
NO)には、上述したステップS6へ戻る。
【0017】次に、図2は、本発明による消費電力低減
方式の第2実施形態の構成図を示す。この実施形態で
は、第1電源(VA)40Aおよび第2電源(VB)40
Bの2つの電源系統を有する。デバイス(A)群20の
デバイス(A)21には、第1電源40Aからの第1動
作電圧Vaが常時供給されている。このデバイス(A)
21の消費電流をIaとする。一方、デバイス(B)3
1には、スイッチ41を介して第2電源40Bが接続さ
れると共にダイオード42を介して第1電源40Aが接
続されている。そして、デバイス(B)31への供給電
圧をVb、消費電流をIbとする。
【0018】規定(又は通常)動作状態では、スイッチ
41は、制御部22からの制御信号により動作する電源
制御部25によりオン(閉)状態にされる。ここで、V
A<VBとすると、ダイオード42はオフであり、デバイ
ス(B)31への供給電圧Vbは、第2電源40Bから
の電圧VBと等しい。従って、装置全体の消費電力P1
は、次式(1)で与えられる。 P1=Va×Ia+Vb×Ib …(1) 一方、装置の待機状態では、スイッチ41は、電源制御
部25によりオフ(開)とされ、デバイス(B)31に
は、オン状態のダイオード42を介して第1電源40A
から動作電圧が供給される。この状態では、実質的にV
b=Vaであるので、装置全体の消費電力P2は、次式
(2)で与えられる。 P2=Va×Ia+Va×Ib=Va×(Ia+Ib) …(2)
【0019】従って、消費電力P1とP2の差P0は、
次式(3)で与えられる。 P0=P1−P2=(Vb−Va)×Ib …(3) 尚、実際には、デバイス(B)31の消費電流Ibは、
供給電圧がVbのときとVaのときとでは差がある。一
般に、デバイス(B)31への供給電圧Vbが高いほど
消費電流Ibも大きいので、消費電力差P0は、上記
(3)式より大きく、一層消費電力低減が可能である。
【0020】以上、本発明による消費電力低減方式の好
適実施形態の構成および動作を詳述した。しかし、斯か
る実施形態は、本発明の単なる例示に過ぎず、何ら本発
明を限定するものではないことに留意されたい。本発明
の要旨を逸脱することなく、特定用途に応じて種々の変
形変更が可能であること、当業者には容易に理解できよ
う。電源VAおよびVBは、電池でも又はスイッチングレ
ギュレータ等の電源装置であっても良い。また、ダイオ
ード42は、直列接続された1個以上のダイオード又は
ゼナーダイオードであっても良い。更に、装置が3個以
上のデバイス群に分離する場合には、3個以上の異なる
電源電圧を使用しても良い。
【0021】
【発明の効果】以上の説明から理解される如く、本発明
の消費電力低減方式によると、次の如き実用上の顕著な
効果が得られる。先ず、規定動作状態と待機状態を有す
る装置全体の消費電力を大幅に低減することが可能であ
る。その理由は、消費電力は、デバイスの動作電圧に比
例するので、動作電圧を低下することにより消費電力を
低減することが可能であるためである。次に、簡単な構
成により容易に実現可能である。その理由は、デバイス
のラッチアップや端子破壊等、デバイス破壊の危険性が
ないため、電子回路自体に対策部品等を必要としない。
つまり、既に設計されている電子回路においても電源制
御の仕組みのみを追加することにより容易に省電力回路
を実現することが可能であるためである。更に、待機状
態から最短の持ち時間で規定動作をさせることが可能で
ある。その理由は、規定動作時には高電圧で動作するデ
バイスに、低電圧で動作するデバイスへの動作電圧と実
質的に同じ低電圧を供給して待機状態にしているためで
ある。
【図面の簡単な説明】
【図1】本発明による消費電力低減方式の第1実施形態
の構成図である。
【図2】本発明による消費電力低減方式の第2実施形態
の構成図である。
【図3】本発明による消費電力低減方式の動作を示すフ
ローチャートである。
【図4】従来技術による待機機能付きファクシミリ装置
の構成図である。
【図5】複数の電源系統から構成されるシステムの構成
図である。
【符号の説明】 10 消費電力低減方式による装置 20 第1デバイス(デバイス(A))群 21 デバイス(A) 22 制御部 23 タイマ回路 24 解除トリガ検出部 25 電源制御部 30 第2デバイス(デバイス(B))群 31 デバイス(B) 40 電源 41 スイッチ 42 ダイオード

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】規定動作状態では比較的低電圧の動作電源
    にて動作する第1デバイス群および比較的高電圧の動作
    電源より動作する第2デバイス群を含む装置の消費電力
    低減方式において、 前記装置が規定の動作を行っていない待機状態のとき、
    前記第2デバイス群の動作電源電圧を、前記第1デバイ
    ス群の動作電源電圧と実質的に等しい電源電圧とするこ
    とを特徴とする消費電力低減方式。
  2. 【請求項2】前記第2デバイス群の動作電源として、前
    記第1デバイス群の動作電源を、ダイオードを介して供
    給することを特徴とする請求項1に記載の消費電力低減
    方式。
  3. 【請求項3】前記第1デバイス群には、前記動作電源を
    制御する電源制御部、経過時間をカウントするタイマ回
    路、待機状態の解除条件を検出する解除トリガ検出部お
    よび前記電源制御部を制御する制御部を備えることを特
    徴とする請求項1又は2に記載の消費電力低減方式。
  4. 【請求項4】前記タイマ回路は、前記装置が一定時間使
    用されていないことを検出するとき前記制御部に制御信
    号を出力することを特徴とする請求項3に記載の消費電
    力低減方式。
  5. 【請求項5】前記装置は、前記第1デバイス群としてC
    PU(中央処理装置)等を含み、前記第2デバイス群と
    して周辺回路等を含むことを特徴とする請求項1乃至4
    の何れかに記載の消費電力低減方式。
JP2001008517A 2001-01-17 2001-01-17 消費電力低減方式 Pending JP2002215274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001008517A JP2002215274A (ja) 2001-01-17 2001-01-17 消費電力低減方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008517A JP2002215274A (ja) 2001-01-17 2001-01-17 消費電力低減方式

Publications (1)

Publication Number Publication Date
JP2002215274A true JP2002215274A (ja) 2002-07-31

Family

ID=18876130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008517A Pending JP2002215274A (ja) 2001-01-17 2001-01-17 消費電力低減方式

Country Status (1)

Country Link
JP (1) JP2002215274A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235223A (ja) * 2004-02-20 2005-09-02 Samsung Electronics Co Ltd ダイナミック電圧スケーリングによる低消費電力集積回路装置
JP2007141038A (ja) * 2005-11-21 2007-06-07 Yamatake Corp 装置管理システム
JP2009105721A (ja) * 2007-10-24 2009-05-14 New Japan Radio Co Ltd レベルシフト回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235223A (ja) * 2004-02-20 2005-09-02 Samsung Electronics Co Ltd ダイナミック電圧スケーリングによる低消費電力集積回路装置
JP2007141038A (ja) * 2005-11-21 2007-06-07 Yamatake Corp 装置管理システム
JP2009105721A (ja) * 2007-10-24 2009-05-14 New Japan Radio Co Ltd レベルシフト回路

Similar Documents

Publication Publication Date Title
JP5021954B2 (ja) 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器
JP5039322B2 (ja) 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器
JP4523330B2 (ja) 電源回路及びその電源回路を有する機器
US20080143181A1 (en) Dependent power supplying apparatus and electronic instrument
US20140143562A1 (en) Information processing apparatus
JP4172217B2 (ja) 電源管理装置
KR102498254B1 (ko) 대기 전력을 줄이기 위한 방법 및 그 전자 장치
JP2002007000A (ja) 電子機器
KR20060071985A (ko) 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
JP2002215274A (ja) 消費電力低減方式
JPH0774863A (ja) ファクシミリ装置
US7193624B2 (en) Display apparatus with power saving capability
US5842121A (en) Power supply unit with switch-on/off facility for powering radio equipment
US20130194441A1 (en) Electronic device and imaging apparatus
JP2008114571A (ja) 制御装置およびデータ処理装置
JP2001022480A (ja) 情報処理装置
US5569965A (en) Control method for reducing quiescent current
JP2004173408A (ja) 携帯電話機及びそれに用いる充電方法
JP2990142B2 (ja) 電子機器の電源制御装置
JPS63288309A (ja) 電子機器の電源スイッチング制御回路
JP2021070164A (ja) 画像形成装置
JP2023051441A (ja) 制御装置、画像形成装置及び制御方法
JPH1185337A (ja) 携帯情報端末
JPH07129285A (ja) 電源制御回路
JP2015055912A (ja) ディスク装置